CN115249497A - 确定存储器装置温度的持续时间 - Google Patents
确定存储器装置温度的持续时间 Download PDFInfo
- Publication number
- CN115249497A CN115249497A CN202210252811.5A CN202210252811A CN115249497A CN 115249497 A CN115249497 A CN 115249497A CN 202210252811 A CN202210252811 A CN 202210252811A CN 115249497 A CN115249497 A CN 115249497A
- Authority
- CN
- China
- Prior art keywords
- temperature
- memory device
- memory
- duration
- operating temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
描述了与确定存储器装置温度的持续时间有关的方法、系统和设备。例如,控制器可耦合到存储器装置以监测所述存储器装置的操作温度。所述控制器可确定所述操作温度超出阈值温度。所述控制器可确定所述温度超出所述阈值温度的持续时间。所述控制器可将对应于所述操作温度和所述持续时间的数据提供到请求装置。
Description
技术领域
本公开大体上涉及半导体存储器和方法,并且更具体地说,涉及用于确定存储器装置温度的持续时间的设备、系统和方法。
背景技术
通常将存储器装置提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器装置,包含易失性存储器装置和非易失性存储器装置。易失性存储器装置可能会需要电力以维持数据(例如主机数据、误差数据等)并且可以包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等。非易失性存储器装置可通过在未被供电时保持所存储数据来提供永久数据,并且可以包含NAND快闪存储器、NOR快闪存储器和电阻可变存储器,例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁阻性随机存取存储器(MRAM),例如自旋力矩转移随机存取存储器(STT RAM)等等。
存储器装置可以耦合到主机(例如主机计算装置)以存储数据、命令和/或指令以在操作计算机或电子系统时供主机使用。例如,数据、命令和/或指令可在计算机或其它电子系统的操作期间在主机与一或多个存储器装置之间传送。
发明内容
本公开的一个实施例提供了一种用于确定存储器装置温度的持续时间的方法,所述方法包括:监测存储器装置的操作温度;确定所述操作温度超出阈值温度;确定所述操作温度超出所述阈值温度的持续时间;以及将对应于所述操作温度和所述持续时间的数据提供到请求装置。
本公开的另一实施例提供了一种用于确定存储器装置温度的持续时间的设备,所述设备包括:存储器装置,其包含:存储器阵列;温度传感器;以及温度跟踪组件,其被配置成:从所述温度传感器接收所述存储器装置的操作温度;响应于确定所述存储器装置的所述操作温度中的操作温度超出阈值温度,确定所述操作温度超出所述阈值温度的持续时间;并且将对应于所述操作温度和所述操作温度超出所述阈值温度的所述持续时间的数据存储在所述存储器装置的寄存器中。
本公开的又一实施例提供了一种用于确定存储器装置温度的持续时间的系统,所述系统包括:主机;以及存储器系统,其包含:第一存储器装置,所述第一存储器装置包括:温度传感器;包含寄存器的计数逻辑;以及振荡器;第二存储器装置,其包含存储器阵列;以及控制器,其耦合到所述主机和所述存储器系统以进行以下操作:经由所述温度传感器监测所述第一存储器装置的操作温度;确定所述第一存储器装置的所述操作温度超出阈值温度;确定所述第一存储器装置的所述操作温度超出所述阈值温度的持续时间;以及将对应于所述操作温度和所述操作温度超出所述阈值温度的所述持续时间的数据存储在所述第一存储器装置的寄存器中。
附图说明
图1示出根据本公开的多个实施例的包含存储器系统的示例计算系统。
图2示出根据本公开的多个实施例的包含存储器装置的计算系统的另一实例。
图3示出根据本公开的多个实施例的对应于确定存储器装置温度的持续时间的流程图。
图4示出根据本公开的多个实施例的表示用于确定存储器装置温度的持续时间的示例方法的图。
具体实施方式
与确定存储器装置温度的持续时间有关的方法、系统和设备。不同类型的存储器技术具有不同属性,例如操作期间的容量、硬件成本、时延和/或不同的热分布。此外,在操作期间,存储器系统和其中的存储器装置的温度可以变化(例如,升高)。例如,存储器装置的相应温度可取决于存储器装置上的负载(例如,存储器操作的数目和/或类型)而升高。
然而,存储器系统的温度升高可能导致存储器系统的降级(例如,存储器系统中的存储器装置的降级)。在升高的温度下使持续时间延长会加剧此类降级。因此,可通过在较低温度下操作存储器系统(例如,处理命令)并且尤其通过限制或考虑存储器系统处于升高的温度的持续时间来延长存储器系统的寿命。
一些先前方法可监测存储器系统的温度,例如,以努力在较低温度下操作。基于监测到的温度,此类方法可执行后续操作(例如,更改风扇速度、更改总线通信量等)。因此,此类先前方法可试图降低存储器系统在给定时刻经历的温度。然而,此类方法可能不监测或考虑温度超出阈值温度的持续时间。此外,此类方法可不存储监测到的温度/持续时间和/或可易于丢失所存储的温度/持续时间数据(例如,响应于断电事件的数据丢失)。
因此,本公开涉及确定存储器装置温度的持续时间。例如,本文中的实施例包含确定存储器装置的温度超出阈值温度并且确定温度超出阈值温度的持续时间。本文中的各种实施例包含存储对应于操作温度和操作温度超出阈值温度的持续时间(即,持续的时间)的数据。例如,数据可初始地存储在存储器装置的寄存器中并且随后存储在存储器阵列(例如,存储在非易失性存储器装置的存储器阵列中)中以确保甚至响应于断电事件数据仍保持存储。
与不考虑存储器装置温度的持续时间的方法和/或易于响应于断电事件而丢失数据的其它方法相比,对存储器装置的温度的持续时间的确定可改进存储器系统性能。例如,对存储器装置温度的持续时间的确定可准许至少基于所确定的存储器装置温度的持续时间而分析和/或重新配置存储器系统(例如,更改存储器系统和/或存储器装置的特性)。本文中的实施例可应用于移动存储器部署中以进一步改进在移动计算架构中部署的存储器系统的可靠性。
在本公开的以下详细描述中,参考形成本公开的一部分的附图,并且附图中通过说明的方式示出可以实践本公开的一或多个实施例的方式。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本公开的实施例,并且应理解,可利用其它实施例并且可在不脱离本公开的范围的情况下进行过程、电气和结构性改变。
如本文所使用,例如“C”、“P”、“I”、“S”等的例如特定地关于图式中的附图标号的指定符指示可以包含的特定特征的数目。还应理解,本文所使用的术语仅出于描述特定实施例的目的,而不旨在是限制性的。如本文所使用,除非上下文另外明确规定,否则单数形式“一(a/an)”和“所述(the)”可包含单个指示物和多个指示物两者。另外,“多个”、“至少一个”和“一或多个”(例如数个声音装置)可以指一或多个声音装置,而“多个”意图指多于一个此类事物。此外,贯穿本申请以容许意义(即,有可能、能够)而非以强制性意义(即,必须)使用单词“可能”和“可”。术语“包含”和其派生词指“包含但不限于”。视上下文而定,术语“耦合(coupled/coupling)”意味着物理上直接或间接地连接或用于访问和移动(传输)命令和/或数据。
本文中的图遵循编号惯例,其中前一或多个数字对应于图式编号,且其余的数字标识图中的元件或组件。可通过使用类似数字来标识不同图式之间的类似的元件或组件。例如,140可表示图1中的元件“40”,并且相似元件可在图2中表示为240。如将了解,可添加、交换和/或去除本文中的各个实施例中示出的元件,以便提供本公开的若干额外实施例。另外,图中提供的元件的比例和/或相对尺度意图说明本公开的某些实施例,并且不应被视作限制性意义。
图1示出根据本公开的多个实施例的包含存储器系统110的示例计算系统100。如本文所使用,“设备”可以指但不限于多种结构或结构的组合中的任何一种,例如电路或电路系统、一或多个裸片、一或多个模块、一或多个装置或一或多个系统。在一些实施例中,计算系统100可包含存储器系统110,所述存储器系统包含控制器115、第一存储器装置130和第二存储器装置140。然而,在一些实施例中,在不存在如图2中所描述的第一存储器装置的情况下,计算系统可包含具有控制器和第二存储器装置的存储器系统。
在一些实施例中,控制器115可被配置成管理第一存储器装置130和/或可管理第二存储器装置140。在一些情况下,控制器115可以是寄存器时钟驱动器(RCD),例如RDIMM或LRDIMM上采用的RCD。
第二存储器装置140和/或第一存储器装置130可提供用于计算系统100的主存储器,或可在整个计算系统100中用作额外存储器或存储装置。在一些实施例中,第一存储器装置130可以是铁电场效应晶体管(FeFET)存储器装置、动态随机存取存储器(DRAM)、铁电随机存取存储器(FeRAM)或电阻性随机存取存储器(ReRAM)装置或其任何组合。
第一存储器装置130和第二存储器装置140可分别包含例如易失性存储器单元或非易失性存储器单元之类的存储器单元的一或多个存储器阵列。例如,第一存储器装置可包含存储器阵列145,而第二存储器装置还可包含存储器阵列(例如,图2所示的非易失性存储器阵列245)。在各种实施例中,第一存储器装置130可包含易失性存储器单元的至少一个阵列,而第二存储器装置140可包含非易失性存储器单元的至少一个阵列。实施例不限于特定类型或数目的存储器装置。尽管示出为两个不同的存储器装置130、140,但应了解,在本公开的范围内涵盖一个存储器装置或三个或更多个装置。
存储器系统110可以是存储装置与存储器模块的混合。第二存储器装置140的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡和硬盘驱动器(HDD)。在一些实例中,第二存储器装置140可以是三维交叉点(“3D交叉点”)存储装置,其为非易失性存储器单元的交叉点阵列。存储器模块的实例包含双列直插式存储器模块(DIMM)和/或小型DIMM(SO-DIMM)。
第一存储器装置130和第二存储器装置140可包含不同类型的易失性存储器装置和非易失性存储器装置的任何组合。易失性存储器装置的实例可以为但不限于随机存取存储器(RAM),例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。非易失性存储器装置的实例可以包含但不限于只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、“或非”(NOR)快闪存储器以及电可擦除可编程只读存储器(EEPROM)。
计算系统100可以是计算装置,例如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、运载工具(例如,飞机、无人机、火车、汽车或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如,交通工具、工业设备或联网商业装置中包含的嵌入式计算机),或包含存储器和处理装置的这类计算装置。
计算系统100可包含耦合到一或多个存储器系统110的主机系统120(即,主机)。在一些实施例中,主机系统120耦合到不同类型的存储器系统110。如本文所使用,“耦合到”或“与……耦合”通常是指组件之间的连接,所述连接可以是间接通信连接(例如,具有中间组件)或直接通信连接(例如,不具有中间组件),不管有线还是无线的,包含例如电气、光学、磁性等的连接。
主机系统120可包含由处理器芯片组执行的处理器芯片组和软件堆栈。处理器芯片组可包含一或多个核心、一个或多个高速缓存器、存储器控制器(例如,SSD控制器)以及存储协议控制器(例如,PCIe控制器、SATA控制器)。主机系统120使用例如存储器系统110来执行命令。如本文所使用,术语“命令”是指来自存储器系统的用以执行任务或功能的指令。例如,存储器系统110的控制器115可以使处理装置117基于给定命令而执行任务。在一些实施例中,命令可包含存储器请求。也就是说,命令可以是从存储器装置(例如,第一存储器装置130和/或第二存储器装置140)读取数据和/或将数据写入到存储器装置的请求。主机系统120可以例如基于命令(例如,存储器请求)将数据写入到存储器系统110并且从存储器系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如,支持双数据速率(DDR)的DIMM套接接口)、开放NAND闪存接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR),或任何其它接口。物理主机接口可以用于在主机系统120与存储器系统110之间传输数据。当存储器系统110通过PCIe接口与主机系统120耦合时,主机系统120可以进一步利用NVM高速(NVMe)接口来存取组件(例如,第一存储器装置130、第二存储器装置140)。物理主机接口可提供用于在存储器系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。通常,主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器系统。
控制器115可以与存储器装置130、140通信以执行操作,例如在存储器装置130、140处读取数据、写入数据或擦除数据和其它此类操作。控制器115可包含硬件,例如一或多个集成电路和/或离散组件、缓冲存储器,或其组合。硬件可包含具有专用(即,硬译码)逻辑的数字电路系统以执行本文所描述的操作。控制器115可以是微控制器、专用逻辑电路(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。
在一些实施例中,控制器115可以驻存在存储器系统110上,如图1所示。然而,尽管示例存储器系统110已在图1中示出为包含控制器115,但在本公开的另一实施例中,存储器系统110不包含控制器115,且可以替代地依赖于(例如,由外部主机或由与存储器系统分离的处理器或控制器提供的)外部控制。
通常,控制器115可从主机系统120接收命令或操作,并且可将命令或操作转换成指令或适当命令以实现对第一存储器装置130和/或第二存储器装置140的期望存取。控制器115可以负责其它操作,例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作,以及与第一存储器装置130和/或第二存储器装置140相关联的逻辑地址(例如,逻辑块地址(LBA)、名字空间)与物理地址(例如,物理块地址、物理媒体位置等)之间的地址翻译。控制器115还可包含主机接口电路系统,以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成命令指令以存取存储器装置130和/或140,并且将与存储器装置130、140相关联的响应转换成用于主机系统120的信息。
控制器115可被配置成将如本文所描述的数据和/或事件存储在计数逻辑124中。控制器115还可被配置成修改存储在计数逻辑124中的数据。计数逻辑124可在控制器115内部和/或控制器115外部。例如,如图1所示,计数逻辑124示出为在控制器115外部。在计数逻辑124既在控制器115内部也在控制器115外部的情况下,计数逻辑124可被配置成在控制器115内部存储某些类型的数据,并且在控制器115外部存储不同类型的数据。控制器115可删除和/或修改存储在计数逻辑124中的数据。例如,控制器115可在数据被存取和/或存储在其它地方,例如存储在第二存储器装置140的存储器阵列中之后删除和/或修改存储在计数逻辑124中的数据。控制器115可以每隔一段时间删除和/或修改数据。控制器115可以随机删除和/或修改数据。
计数逻辑124可存储与一或多个温度事件相关联的数据。例如,计数逻辑124可响应于多个温度事件的相应发生而监测温度。在一些实施例中,可基于温度事件中的相应温度事件之间的经过的时钟循环的数目来实例化温度事件。例如,在一些实施例中,所经过的时钟循环可对应于或基于由振荡器144发射的信号。因此,可基于由振荡器发射的信号周期性地监测温度事件和所得温度。在一些实施例中,多个温度事件中的相应温度事件中的每一个之间的经过的循环的数目(以及由此而来的时间量)可能相同。例如,在给定循环次数之后,可发生第一温度事件(并且可以监测第一温度),在给定循环次数的后续迭代之后,可发生第二温度事件(并且可以监测第二温度)等等,以用于多个温度事件。例如,在一些实施例中,可针对振荡器发射信号的每个实例来实例化温度事件。例如,可针对自刷新振荡器发射自刷新信号的每个实例来实例化温度事件。然而,在一些实施例中,可在出现阈值数目个振荡器信号时实例化温度事件(例如,响应于由振荡器发射的每两个、三个、四个信号等而实例化温度事件)。
在各种实施例中,第一存储器装置130和/或第二存储器装置140可以是采用存储器的刷新的存储器类型。例如,第一存储器装置130和/或第二存储器装置140可以是DRAM和/或FeRAM,以及刷新存储器装置中的数据的其它类型存储器。例如,在一些实施例中,第一存储器装置可以是DRAM。在一些实施例中,第二存储器装置可以是FeRAM。
计数逻辑124可以包括可存储数据的存储器,例如寄存器125。数据可以存储为特定的数据实例,或者多个数据实例可以存储在相同数目的寄存器中。例如,第一温度和第二温度可分别存储在包含于寄存器125中的第一寄存器和第二寄存器中,或第一温度和第二温度的表示可存储在第一寄存器和第二寄存器中。
数据可以存储为经编码或未经编码数据。例如,对应于存储器系统110的温度的数据可作为经编码或未经编码数据存储在计数逻辑124中。例如,经编码数据的多个实例可由控制器115处理以产生可存储在计数逻辑124中的数据的单个经编码实例。
未经编码数据提供由未更改的数据的源提供的未更改的数据,所述源例如产生数据的传感器。经编码数据提供在由传感器提供之后更改的数据。在一些实例中,相较于未经编码数据,经编码数据可减小数据的大小。例如,温度数据可以使用三个或更多位来提供,而经编码数据可以使用一个位来提供,等等。编码可以包括使用阈值将数据划分为存储桶,并且为每个存储桶分配一个位值。高于阈值温度的温度可用“0”位值编码,而等于或低于阈值温度的温度可用“1”位值编码。经编码数据可包括多于一个的位。
通过组合数据实例的值,可以将数据的多个实例存储在一起。例如,温度数据的多个实例的中间值或平均值可由控制器115计算。控制器115可随后将组合多个数据实例的计算值存储在计数逻辑124的一或多个寄存器125中。在各种实施例中,所确定的温度可以是从多个点温度数据产生的点温度数据或统计温度数据。
如本文中详述,在一些实施例中,温度超出阈值温度的持续时间可基于或等于与多个温度中的至少两个温度相关联的相应时间之间经过的时间量。所述至少两个温度的相应时间可存储在计数逻辑124的寄存器125中。相应时间可指代与存储器系统110的温度相关联的当前时间。例如,按分钟/小时/秒等计的第一时间可与存储器系统的第一温度相关联,并且第二后续时间可与存储器系统的第二后续温度相关联。在此类情况下,持续时间可等于第一时间与第二时间之间经过的时间量。然而,在一些实施例中,持续时间可基于或等于多个时钟循环,例如振荡器144的多个时钟循环。
在一些实施例中,存储器系统110的温度可由温度传感器132监测。温度传感器的实例包含采用红外(IR)传感器和/或采用热电偶和/或热敏电阻的那些传感器,以及其它类型的温度传感器。
在一些实施例中,温度传感器132可驻存在裸片上。例如,温度传感器132可连同第一存储器装置130和/或第二存储器装置140驻存在裸片上。换句话说,温度传感器132和第一存储器装置130和/或第二存储器装置140可驻存在同一裸片上。在一些实施例中,温度传感器132可驻存在DIMM上,以及温度传感器132的其它可能位置。
监测到的温度可对应于存储器单元、阵列、块、装置和/或存储器系统110的温度。例如,监测到的温度可以是第一存储器装置130的温度、第二存储器装置140的温度或存储器系统110的温度。
虽然示出为单独的温度传感器132,但存储器系统110可包含多个温度传感器。在一些实施例中,每个第一存储器装置130和/或第二存储器装置140可具有相应温度传感器。在此类实施例中,可通过相应温度传感器来监测每个第一存储器装置130和/或第二存储器装置140的温度。在一些实施例中,可以针对存储器装置中的每个裸片和/或每组裸片监测温度。
存储器系统110可包含串行存在检测(SPD)集线器119或简称为“集线器”。SPD集线器119可包含温度传感器(例如,温度传感器132)、时钟功能、隔离电路系统(例如,将模块上的总线隔离的能力,例如,将总线与其它总线或与主机系统120隔离)。
存储器系统110可包含电力管理集成电路(PMIC)113。PMIC 113可被配置成输出一或多个电压以用于操作存储器子系统110。可以基于将PMIC电源电压转换成一或多个降低的电压来确定要输出的电压,所述降低的电压对应于与系统110的一或多个组件的操作兼容的电压,所述系统110可包含控制器115、例如第一存储器装置130和/或第二存储器装置140之类的存储器组件,和/或与之相关联的电路系统,例如控制电路系统、输入/输出(I/O)电路系统、地址电路系统等。
在一些实施例中,可监测从PMIC 113到存储器系统110和/或存储器系统110的一或多个组件的电压输入量和/或电压输出量。例如,可监测来自PMIC的电压输入和/或输出,并且将其与电压阈值进行比较以确定电压何时高于/低于电压阈值和/或确定电压高于/低于电压阈值的持续时间。可以本文中类似于温度数据的方式存储电压信息(例如,电压是否高于/低于电压阈值等)。
在一些实施例中,存储器装置130包含本地媒体控制器147,其结合控制器115操作以对存储器装置130的存储器阵列145执行操作。在一些实施例中,外部控制器(例如,控制器115)可在外部管理第一存储器装置130和/或第二存储器装置140。
存储器系统110还可包含未示出的额外电路系统或组件。在一些实施例中,存储器系统110可包含高速缓冲存储器或缓冲器(例如,DRAM)和地址电路系统(例如,行解码器和列解码器),其可从控制器115接收地址并且对所述地址进行解码以存取例如第一存储器装置130。
如本文所论述的,与不执行确定存储器装置温度的持续时间的其它方法相比,控制器115可以允许确定存储器装置温度的持续时间以改进存储器系统的功能。例如,控制器115可以经由温度传感器监测存储器装置的温度。例如,除其它可能性之外,控制器115可从温度传感器132接收对应于存储器装置(例如,第一存储器装置130)的温度的模拟信号和/或数据。
基于监测到的温度,控制器115可确定监测到的温度是否超出阈值温度。阈值温度可以是预定值(例如,50摄氏度)或可以是可调整的值。阈值温度可存储在计数逻辑124中或可存储在其它地方,例如存储在存储器系统110中的熔丝或其它类型存储器中。
在一些实施例中,存储器系统110、第一存储器装置130和第二存储器装置140可具有相同的阈值温度。然而,在其它实施例中,存储器系统110、第一存储器装置130和第二存储器装置140中的至少一个可具有不同阈值温度。例如,第一存储器装置130可具有第一阈值温度,而第二存储器装置140可具有不同于(例如,高于或低于)第一阈值温度的第二阈值温度。
在一些实施例中,温度阈值可包含于多个温度阈值中。在此类实施例中,可将监测到的温度与多个温度阈值中的一或多温度阈值进行比较。响应于确定监测到的操作温度超出多个温度阈值中的一或多个温度阈值,可以确定监测到的温度超出多个温度阈值中的一或多个温度阈值的持续时间。例如,当监测到的温度超出例如第一温度阈值和第二温度阈值之类的两个温度阈值时,可以确定第一温度阈值和第二温度阈值两者的相应持续时间。
控制器115可使用存储器装置执行存储器操作。例如,控制器115可以使得第一存储器装置130中的存储器单元集合激活以将数据写入到第一存储器装置130,和/或控制器可以使得存储器单元集合激活以读取存储于第一存储器装置130上的数据。如本文所使用,术语“激活”是指打开行、集合和/或页以准许在打开后对所述行、集合和/或页进行数据读取和/或写入的动作。例如,可在存储器单元的行、集合和/或页上确证一或多个行存取命令,以使得由存储器单元存储的数据(例如,电荷)由与第一存储器装置130相关联的电路系统读取。类似地,控制器115可使用第二存储器装置140执行各种存储器操作,例如写入/读取操作。
在各种实施例中,可在应用程序的运行时间执行期间发送和接收第一存储器装置103和/或第二存储器装置140的温度。如本文所使用,应用程序的“运行时间执行”是指由例如主机系统120上的处理装置之类的处理装置对应用程序的指令/代码的执行。因此,本文中存储器装置温度的持续时间的确定可以允许实时改变存储器系统110的特性和/或允许跟踪和存储存储器系统110经历的实时操作温度。在一些实施例中,控制器115可在应用程序的运行时间执行期间执行确定存储器装置温度的持续时间的一些或所有方面。
图2示出根据本公开的多个实施例的包含存储器装置的实例计算系统201。主机系统220、计数逻辑224、温度传感器232、存储器装置240和振荡器244可类似于主机系统120、计数逻辑124、温度传感器132、存储器装置140和振荡器144,如本文中的图1所示。
在各种实施例中,温度跟踪组件249可以通信方式耦合到存储器系统210以执行确定存储器装置温度的持续时间的方面。温度跟踪组件249可包含硬件,例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即,硬译码)逻辑的数字电路系统以执行本文所描述的操作。例如,温度跟踪组件249可包含控制逻辑223和/或计数逻辑224以执行确定存储器装置温度的持续时间的方面。
在各种实施例中,温度跟踪组件249可监测存储器装置240的温度。例如,温度跟踪组件249可经由温度传感器232监测存储器装置240的温度。温度传感器,例如温度传感器232可输出表示例如存储器装置240的温度之类的温度的模拟电压和/或数据。
温度跟踪组件249可监测由温度传感器232输出的模拟信号,并且可基于模拟信号确定存储器装置,例如存储器装置240的监测到的温度。温度跟踪组件249可以将存储器装置240的温度与温度阈值进行比较。在一些情况下,温度跟踪组件249可确定存储器装置240的温度超出阈值温度。例如,温度跟踪组件249可将监测到的温度与阈值温度进行比较以确定监测到的温度超出阈值温度。
响应于确定温度超出阈值温度,温度跟踪组件249可确定温度超出阈值温度的持续时间。例如,温度跟踪组件249可监测温度超出阈值温度的总数目个循环(例如,振荡器244的循环)。以此方式,温度超出阈值温度的持续时间可以等于或从温度超出阈值温度的总数目个循环中推断出来。
温度跟踪组件249可将对应于操作温度和操作温度超出阈值温度的持续时间的数据存储在寄存器中,例如存储在存储器装置240的寄存器225中。例如,温度跟踪组件249可将对应于操作温度和操作温度超出的阈值温度的持续时间的数据存储在计数逻辑224中的寄存器225中,并且可在一些实施例中随后将来自寄存器225的数据存储在其它地方,例如存储在非易失性存储器阵列245中。例如,温度跟踪组件249可以将对应于操作温度和操作温度超出阈值温度的持续时间的数据存储在寄存器225中,并且响应于断电事件,随后将数据存储在存储器装置240的非易失性存储器阵列245中的寄存器225中。
图3示出根据本公开的多个实施例的对应于确定存储器装置温度的持续时间的流程图311。在331处,流程图311包含接收存储器装置的操作温度。例如,接收操作温度可以包含接收指示对应于存储器装置的多个温度的数据的信令。在一些实施例中,接收操作温度并且包含接收指示对应于存储器装置的多个温度的数据和/或对应于多个温度中的每个温度的相应发生时间的数据的信令。
在337处,流程图311可响应于在331处接收到指示数据的信令,确定多个温度中的温度超出阈值温度,如本文中详述。在339处,流程图311可响应于确定温度超出阈值温度,确定温度超出阈值温度的持续时间,如本文中详述。
在341处,流程图311可存储对应于操作温度和操作温度超出阈值温度的持续时间的数据。在此类实施例中,以持续方式(例如,响应于断电事件而保持存储)将数据存储在非易失性存储器装置的存储器阵列中。在各种实施例中,可通过对存储在寄存器中的数据执行读取操作并且执行后续写入操作以将来自寄存器的数据存储在非易失性存储器装置的存储器阵列中而将数据存储在非易失性存储器装置中。
虽然上文描述了单独的存储器装置,但应理解,存储器装置可包含于多个存储器装置中。在此类实例中,所述多个存储器装置中的一或多个存储器装置可经选择以存储对应于操作温度和操作温度超出阈值温度的持续时间的数据。
图4示出根据本公开的多个实施例的表示用于确定存储器装置温度的示例方法470的图。如结合图4所描述,计算机系统(例如,计算系统100)可以包含控制器(例如,图1的控制器115)和处理装置(例如,图1的处理装置117)。控制器可使得处理装置执行确定存储器装置温度的持续时间的方面。
在471处,方法470描述了控制器可监测存储器装置的操作温度。例如,控制器可响应于命令(例如,响应于来自请求装置的命令)和/或响应于使用存储器装置执行存储器操作而监测存储器装置的温度。
在473处,方法470描述了控制器可确定如在471处监测到的操作温度超出阈值温度。例如,与第一时间(t1)时的第一温度事件相关联的第一温度(例如,52摄氏度)可超出阈值温度(例如,45摄氏度)。在第一温度事件之后,可确定额外温度事件和对应温度。例如,与第二时间(t2)时的第二温度相关联的第二温度(例如,51摄氏度)也可超出阈值温度。以此方式,可能出现后续温度事件,直到与监测到的温度相关联的温度小于阈值温度为止。例如,在第一温度和第二温度之后,可确定与第三时间(t3)时的第三温度事件相关联的第三温度(例如,43摄氏度)小于阈值温度。因而,温度超出阈值温度的持续时间可等于t3与t1之间的差。持续时间可以用时钟循环(例如,主机的时钟循环)和/或用经过的实时时间(即,实时或挂钟时间)来表示。
如所提及,确定温度超出阈值温度的持续时间可改进存储器系统性能。例如,在一些实施例中,可基于温度超出阈值温度的持续时间而调整存储器系统的特性。可基于查找表中的值、熔丝或对应于给定温度和/或给定温度超出阈值温度的持续时间的其它类型数据存储格式而调整存储器系统的特性(即,存储器特性)。例如,温度超出阈值温度的较长持续时间可对逐步调整的特性进行对应调整。例如,第一持续时间可以改变(例如,节流)总线通信量和/或改变(例如,降低)电源电压(例如,由PMIC或其它方式提供)第一量,而第二持续时间(长于第一持续时间)可以改变总线通信量和/或改变电源电压第二量(大于第一量)以逐步改变(例如,减少)特性。例如,在一些实施例中,PMIC输出可基于超出温度阈值的监测到的操作温度、监测到的温度超出阈值的持续时间或监测到的操作温度与持续时间的组合而调整的多个电压信号。类似地,例如基于温度超出阈值温度的持续时间而对其它特性进行渐步调整也是可能的。
另外,确定温度超出阈值温度的持续时间可辅助存储器系统的设计和/或重新配置。例如,确定温度超出阈值温度的持续时间可辅助后续存储器系统的设计和/或可准许具有不同存储器组件的现有存储器系统的重新配置。例如,经历温度超出阈值温度的长持续时间的存储器系统可(例如,通过更换DIMM和/或存储器模块)与具有不同热分布的DIMM和/或存储器模块的不同类型存储器进行重新配置以减少重新配置的存储器系统具有超出阈值温度的温度的持续时间。
在475处,方法470描述了控制器可确定操作温度超出阈值温度的持续时间,如本文中详述。在477处,方法470描述了控制器可将对应于操作温度和持续时间的数据提供到请求装置。请求装置可以是主机处理器(例如,如图1所描述的主机系统120的主机处理器)或外部控制器等。在一些实施例中,方法470描述了控制器可执行存储器操作以(例如,在存储器装置的寄存器中和/或在存储器装置的存储器阵列中)存储对应于操作温度和操作温度超出阈值温度的持续时间的数据。
尽管已在本文中说明并描述了具体实施例,但所属领域的一般技术人员应了解,经计算以实现相同结果的布置可取代所的具体实施例。本公开意图涵盖本公开的一或多个实施例的修改或变化形式。应理解,以上描述是以说明性方式而非限制性方式进行。对于本领域的技术人员而言在审阅上述描述之后上述实施例的组合和本文中未具体描述的其它实施例将是显而易见的。本公开的一或多个实施例的范围包含其中使用以上结构和过程的其它应用。因此,本公开的一或多个实施例的范围应参考所附权利要求书以及此类权利要求被赋予的等同物的完整范围而确定。
在前述具体实施方式中,出于简化本公开的目的而将一些特征一起分组在单个实施例中。此公开方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述使用更多特征的意图。相反,如所附权利要求书所反映,本发明主题在于比单个所公开实施例的所有特征少。因此,所附权利要求书特此并入于具体实施方式中,其中每项权利要求就其自身而言作为单独的实施例。
Claims (20)
1.一种用于确定存储器装置温度的持续时间的方法,其包括:
监测存储器装置(130、240)的操作温度;
确定所述操作温度超出阈值温度;
确定所述操作温度超出所述阈值温度的持续时间;以及
将对应于所述操作温度和所述持续时间的数据提供到请求装置(120)。
2.根据权利要求1所述的方法,其进一步包括经由温度传感器(132)监测所述存储器装置的所述操作温度。
3.根据权利要求1所述的方法,其中所述存储器装置耦合到电力管理集成电路PMIC(113),并且其中所述PMIC被配置成将多个电压信号输出到所述存储器装置。
4.根据权利要求1至3中任一权利要求所述的方法,其中至少基于所述操作温度超出所述阈值温度的所述持续时间调整所述PMIC的输出电压。
5.根据权利要求1至3中任一权利要求所述的方法,其中基于所述操作温度和所述操作温度超出所述阈值温度的所述持续时间调整所述PMIC的输出电压。
6.根据权利要求1至3中任一权利要求所述的方法,其中所述持续时间是基于与所述存储器装置的至少两个温度相关联的相应时间之间经过的时间量来确定的。
7.一种用于确定存储器装置温度的持续时间的设备(100、201),其包括:
存储器装置(130、140、240),其包含:
存储器阵列(145、245);
温度传感器(132、232);以及
温度跟踪组件(249),其被配置成:
从所述温度传感器接收所述存储器装置的操作温度;
响应于确定所述存储器装置的所述操作温度中的操作温度超出阈值温度,确定所述操作温度超出所述阈值温度的持续时间;并且
将对应于所述操作温度和所述操作温度超出所述阈值温度的所述持续时间的数据存储在所述存储器装置的寄存器(125、225)中。
8.根据权利要求7所述的设备,其进一步包括振荡器(144、244),所述振荡器位于所述存储器装置上并且被配置成发射信号。
9.根据权利要求8所述的设备,其中所述振荡器是被配置成发射自刷新信号的自刷新振荡器。
10.根据权利要求8所述的设备,其中所述温度跟踪组件包括计数逻辑,所述计数逻辑被配置成基于所述信号对循环计数。
11.根据权利要求8所述的设备,其中所述存储器装置包含动态随机存取存储器DRAM或铁电随机存取存储器FeRAM。
12.根据权利要求7所述的设备,其中所述存储器装置是非易失性存储器装置。
13.根据权利要求12所述的设备,其中控制器进一步将来自所述存储器装置的所述寄存器的所述数据存储在所述非易失性存储器装置的所述存储器阵列中。
14.根据权利要求7所述的设备,其中所述温度阈值包含于多个温度阈值中,并且所述设备进一步包括:
将监测到的操作温度与所述多个温度阈值中的每一个温度阈值进行比较;
确定所述监测到的操作温度超出所述多个温度阈值中的一或多个温度阈值;并且
响应于确定所述监测到的操作温度超出所述多个温度阈值中的所述一或多个温度阈值,确定所述监测到的操作温度超出所述多个温度阈值中的所述一或多个温度阈值的持续时间。
15.一种用于确定存储器装置温度的持续时间的系统(100、201),其包括:
主机(120、220);以及
存储器系统(110、240),其包含:
第一存储器装置(130),所述第一存储器装置包括:
温度传感器(132);
计数逻辑(124、224),其包含寄存器(125、225);以及
振荡器(144);
第二存储器装置(140),其包含存储器阵列(145、245);以及
控制器(115),其耦合到所述主机和所述存储器系统以进行以下操作:
经由所述温度传感器监测所述第一存储器装置的操作温度;
确定所述第一存储器装置的所述操作温度超出阈值温度;
确定所述第一存储器装置的所述操作温度超出所述阈值温度的持续时间;以及
将对应于所述操作温度和所述操作温度超出所述阈值温度的所述持续时间的数据存储在所述第一存储器装置的寄存器(125)中。
16.根据权利要求15所述的系统,其中:
所述第一存储器装置是易失性存储器装置;并且
所述第二存储器装置是非易失性存储器装置。
17.根据权利要求16所述的系统,其中所述控制器进一步将来自所述第一存储器装置的所述寄存器的所述数据存储在所述第二存储器装置的所述存储器阵列中。
18.根据权利要求17所述的系统,其中所述控制器进一步响应于断电事件而将来自所述第一存储器装置的所述寄存器的所述数据存储在所述第二存储器装置的所述存储器阵列中。
19.根据权利要求15所述的系统,其中所述控制器将基于对应于所述操作温度和所述持续时间的所述数据而更改所述存储器系统的特性、所述第一存储器装置的特性或所述第二存储器装置的特性。
20.根据权利要求15所述的系统,其中所述控制器将响应于由所述振荡器产生的信号而周期性地监测所述第一存储器装置的所述操作温度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/243,357 | 2021-04-28 | ||
US17/243,357 US11449267B1 (en) | 2021-04-28 | 2021-04-28 | Determination of durations of memory device temperatures |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115249497A true CN115249497A (zh) | 2022-10-28 |
Family
ID=83286301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210252811.5A Pending CN115249497A (zh) | 2021-04-28 | 2022-03-15 | 确定存储器装置温度的持续时间 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11449267B1 (zh) |
CN (1) | CN115249497A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI746336B (zh) * | 2021-01-04 | 2021-11-11 | 仁寶電腦工業股份有限公司 | 儲存裝置以及儲存裝置管理方法 |
US11797190B2 (en) * | 2021-12-03 | 2023-10-24 | Western Digital Technologies, Inc. | Data storage device and method for providing a temperature-driven variable storage capacity point |
KR20230108445A (ko) * | 2022-01-11 | 2023-07-18 | 에스케이하이닉스 주식회사 | 듀얼 인라인 메모리 모듈 및 듀얼 인라인 메모리 모듈의 동작방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6480982B1 (en) | 1999-06-04 | 2002-11-12 | International Business Machines Corporation | Computer RAM memory system with enhanced scrubbing and sparing |
US6799241B2 (en) | 2002-01-03 | 2004-09-28 | Intel Corporation | Method for dynamically adjusting a memory page closing policy |
US6741515B2 (en) * | 2002-06-18 | 2004-05-25 | Nanoamp Solutions, Inc. | DRAM with total self refresh and control circuit |
US7953991B2 (en) * | 2006-02-27 | 2011-05-31 | Freescale Semiconductor, Inc. | Processing system and methods for use therewith |
JP5470608B2 (ja) * | 2008-12-30 | 2014-04-16 | マイクロン テクノロジー, インク. | 不揮発性メモリのための温度警報および低レートリフレッシュ |
US8363443B2 (en) | 2010-02-01 | 2013-01-29 | Unity Semiconductor Corporation | Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays |
US20120311228A1 (en) | 2011-06-03 | 2012-12-06 | Advanced Micro Devices, Inc. | Method and apparatus for performing memory wear-leveling using passive variable resistive memory write counters |
JP2015032325A (ja) * | 2013-07-31 | 2015-02-16 | マイクロン テクノロジー, インク. | 半導体装置 |
US10401935B2 (en) * | 2016-05-03 | 2019-09-03 | Samsung Electronics Co., Ltd. | Storage device with a power source and persistent store that provides backup power to DRAM in a power loss event |
KR20190088184A (ko) | 2018-01-18 | 2019-07-26 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
-
2021
- 2021-04-28 US US17/243,357 patent/US11449267B1/en active Active
-
2022
- 2022-03-15 CN CN202210252811.5A patent/CN115249497A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11449267B1 (en) | 2022-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9916087B2 (en) | Method and system for throttling bandwidth based on temperature | |
US11449267B1 (en) | Determination of durations of memory device temperatures | |
US10379747B2 (en) | Automated latency monitoring | |
US8099543B2 (en) | Methods of operarting memory devices within a communication protocol standard timeout requirement | |
US11809721B2 (en) | Memory sub-system temperature regulation by modifying a data parameter | |
CN114400034A (zh) | 存储器装置的降压操作 | |
EP4396668A1 (en) | Unified sequencer concurrency controller for a memory sub-system | |
CN117677925A (zh) | 策略存储器单元可靠性管理 | |
US11762553B2 (en) | Runtime selection of memory devices and storage devices in a disaggregated memory system | |
US11704047B2 (en) | Temperature readings for memory devices to reduce temperature compensation errors | |
CN113377285B (zh) | 用于读取干扰的预测性媒体管理 | |
US20240126449A1 (en) | Buffer threshold monitoring to reduce data loss | |
US20240143552A1 (en) | Defrag levels to reduce data loss | |
US11829218B1 (en) | Solid-state device with multiple thermal power states | |
US20240126448A1 (en) | Adaptive read disturb scan | |
US20230131347A1 (en) | Managing thermal throttling in a memory sub-system | |
US11468949B2 (en) | Temperature-dependent operations in a memory device | |
US20230110664A1 (en) | Managing a memory sub-system based on composite temperature | |
US20240194279A1 (en) | Managing asynchronous power loss in a memory device | |
US11735272B2 (en) | Noise reduction during parallel plane access in a multi-plane memory device | |
US20230229317A1 (en) | Temperature profile tracking for adaptive data integrity scan rate in a memory device | |
US11520657B1 (en) | Defect detection in memory based on active monitoring of read operations | |
US20230367377A1 (en) | Solid-state device with multi-tier extreme thermal throttling | |
US11734094B2 (en) | Memory component quality statistics | |
US20230393760A1 (en) | Safe area for critical control data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |