CN114400034A - 存储器装置的降压操作 - Google Patents
存储器装置的降压操作 Download PDFInfo
- Publication number
- CN114400034A CN114400034A CN202111160438.2A CN202111160438A CN114400034A CN 114400034 A CN114400034 A CN 114400034A CN 202111160438 A CN202111160438 A CN 202111160438A CN 114400034 A CN114400034 A CN 114400034A
- Authority
- CN
- China
- Prior art keywords
- memory device
- memory
- mode
- controller
- voltage threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本申请案是针对存储器装置的降压操作。存储器装置可基于所述存储器装置的电源电压的值以不同的操作模式操作。例如,当所述电源电压的所述值超过第一阈值电压及第二阈值电压时,所述存储器装置可以正常操作模式操作。当所述电源电压的所述值在所述第一阈值电压与所述第二阈值电压之间时,所述存储器装置可以低电压操作模式操作,所述低电压操作模式可为相对于所述正常操作模式的缩减性能模式。当所述电源电压的所述值低于所述第二阈值电压时,可去激活所述存储器装置。
Description
交叉参考
本专利申请案主张由哈茨(Hartz)等人于2020年10月7日提交申请的标题为“存储器装置的降压操作(REDUCED-VOLTAGE OPERATION OF A MEMORY DEVICE)”的美国专利申请案第17/065,359号的优先权,所述美国专利申请案转让给本发明受让人且其以全文引用的方式明确并入本文中。
技术领域
本技术领域涉及存储器装置的降压操作。
背景技术
存储器装置广泛地用于在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中存储信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如,二进制存储器单元可被编程为两个支持状态中的一个,通常对应于逻辑1或逻辑0。在一些实例中,单个存储器单元可支持多于两个可能状态,其中任何一个可由存储器单元存储。为了存取由存储器装置存储的信息,组件可读取或感测所述存储器装置内的一或多个存储器单元的状态。为了存储信息,组件可将存储器装置内的一或多个存储器单元写入或编程为对应状态。
存在各种类型的存储器装置,包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)、快闪存储器、相变存储器(PCM)、3维交叉点存储器(3D交叉点)、或非(NOR)及与非(NAND)存储器装置及其它装置。存储器装置可为易失性或非易失性。易失性存储器单元(例如,DRAM单元)可随时间丢失其经编程状态,除非其由外部电源定期刷新。即使在没有外部电源的情况下,非易失性存储器单元(例如,NAND存储器单元)也可在延长时间段内维持其经编程状态。
发明内容
描述一种设备。所述设备可包含存储器装置及在所述存储器装置内的控制器。控制器可经配置以致使设备至少部分地基于存储器装置的电源电压超过第一电压阈值及第二电压阈值以第一模式操作存储器装置;在以第一模式操作存储器装置的同时,检测电源电压在第一电压阈值与第二电压阈值之间;及至少部分地基于检测到电源电压在第一电压阈值与第二电压阈值之间以第二模式操作存储器装置,第二模式对应于相对于第一模式存储器装置的缩减性能。
描述一种设备。所述设备可包含主机装置,所述主机装置可经配置以与存储器装置耦合。主机装置可经配置以向存储器装置发射多个存取命令,在发射多个存取命令之后接收存储器装置的电源电压在第一电压阈值与第二电压阈值之间的指示,及响应于所述指示,至少部分地基于存储器装置的电源电压在第一电压阈值与第二电压阈值之间向存储器装置发送信令。
描述一种非暂时性计算机可读媒体。非暂时性计算机可读媒体可存储包括指令的代码。在由电子装置的处理器执行时,所述指令可致使电子装置至少部分地基于存储器装置的电源电压超过第一电压阈值及第二电压阈值以第一模式操作存储器装置;在以第一模式操作存储器装置的同时,检测电源电压在第一电压阈值与第二电压阈值之间;及至少部分地基于检测到电源电压在第一电压阈值与第二电压阈值之间以第二模式操作存储器装置,第二模式对应于相对于第一模式存储器装置的缩减性能。
附图说明
图1说明根据如本文中所公开的实例的支持存储器装置的降压操作的系统的实例。
图2及3说明根据如本文中所公开的实例的支持存储器装置的降压操作的状态图的实例。
图4到6说明根据如本文中所公开的实例的支持存储器装置的降压操作的框图的实例。
图7及8展示说明根据如本文中所公开的实例的支持存储器装置的降压操作的一或多种方法的流程图。
具体实施方式
存储器装置可经配置以使用在所支持的电压值范围内的电源电压来操作。例如,一或多个存储器裸片或其任何数量的组件可直接或间接地由电源电压供电(例如,由使用电源电压产生的电压供电)。如果电源电压在所支持范围之外,那么存储器装置可无法操作,至少根据一或多个可靠性或性能准则。
如果存储器装置的电源电压下降低于阈值电压,那么一些存储器装置可被去激活(例如,自主地),所述阈值电压可被称为去激活阈值或复位阈值。当存储器装置由于电源电压下降而去激活时,包含所述存储器装置的系统可经历延迟或以其它方式对其性能产生不利影响。例如,系统可不得不重新激活(例如,重新初始化)存储器装置,不得不重复存储器装置的一或多个操作,或两者,以及其它可能缺点。
如本文中所描述,可为存储器装置引入额外电压阈值,其可被称为低电压操作阈值且可大于存储器装置的去激活阈值。当存储器装置的电源电压高于去激活阈值及低电压操作阈值时,存储器装置可正常操作(例如,以正常操作模式)。当存储器装置的电源电压下降到低于低电压操作阈值时,而不是被去激活,存储器装置可进入低电压操作模式。低电压操作模式可对应于缩减性能模式。例如,当以低电压操作模式操作时,存储器装置可支持每存储器裸片或横跨多个存储器裸片的减少数量的并发(例如并行)操作。
以低电压操作模式操作存储器装置可优于存储器装置被去激活。且在至少一些状况下,以低电压操作模式操作存储器装置可减少存储器装置或其组件的电流消耗(例如,通过每单位时间执行更少的操作),这可避免进一步降低电源电压(例如,通过限制或缩减与电源电压相关联的IR压降,其中IR压降可指代与电源电压的电压源的内阻相关联的压降或在电源电压的电压源与存储器装置或其组件之间的信号路径中任何地方的压降)。因此,低电压操作模式可避免电源电压进一步下降低于去激活阈值,这可帮助避免存储器装置的去激活。另外或替代地,在一些状况下,经配置以基于低电压操作阈值支持低电压操作模式的存储器装置可能够具有相对于其它存储器装置(例如,基于低电压操作阈值不支持低电压操作阈值的存储器装置)具有较低去激活阈值,这可帮助避免存储器装置的去激活。所属领域的普通技术人员可了解本文中教示内容的这些及其它益处。
首先在如参考图1所描述的系统的上下文中描述本公开的特征。在参考图2到4所描述的上下文状态图及框图中描述本公开的特征。本公开的这些及其它特征通过参考如参考图5到8所描述的与用于存储器装置的降压操作有关的设备图及流程图进一步进行说明及描述。
图1为根据如本文中所公开的实例的支持存储器装置的降压操作的系统100的实例。系统100包含与存储器系统110耦合的主机系统105。
存储器系统110可为或包含任何装置或装置集合,其中所述装置或装置集合包含至少一个存储器阵列。例如,存储器系统110可为或包含通用快闪存储(UFS)装置、嵌入式多媒体控制器(eMMC)装置、快闪装置、通用串行总线(USB)快闪装置、安全数字(SD)卡、固态驱动器(SSD)、硬盘驱动器(HDD)、双列直插式存储器模块(DIMM),小型DIMM(SO-DIMM)或非易失性DIMM(NVDIMM),以及其它可能性。
系统100可包含在计算装置中,例如台式计算机、膝上型计算机、网络服务器、移动装置、运载工具(例如,飞机、无人机、火车、汽车或其它交通工具)、支持物联网(IoT)的装置、嵌入式计算机(例如,包含在运载工具、工业设备或联网商用装置中的计算机),或包含存储器及处理装置的任何计算装置。
系统100可包含主机系统105,其可与存储器系统110耦合。在一些实例中,此耦合可包含与主机系统控制器106的接口,所述主机系统控制器可为经配置以致使主机系统105根据如本文中所描述的实例执行各种操作的控制组件的实例。主机系统105可包含一或多个装置,且在一些状况下可包含处理器芯片组及由处理器芯片组执行的软件堆栈。例如,主机系统105可包含经配置用于与存储器系统110或其中的装置进行通信的应用程序。处理器芯片组可包含一或多个核心、一或多个高速缓冲存储器(例如,主机系统105本地或包含在主机系统105中的存储器)、存储器控制器(例如,NVDIMM控制器)及存储协议控制器(例如,PCIe控制器、SATA控制器)。主机系统105可使用存储器系统110,例如,以将数据写入到存储器系统110并从存储器系统110读取数据。尽管在图1中展示一个存储器系统110,但应理解,主机系统105可与任何数量的存储器系统110耦合。
主机系统105可经由至少一个物理主机接口与存储器系统110耦合。在一些状况下,主机系统105及存储器系统110可经配置以使用相关联协议经由物理主机接口进行通信(例如,在存储器系统110与主机系统105之间交换或以其它方式传递控制、地址、数据及其它信号)。物理主机接口的实例可包含但不限于串行先进技术总线附属(SATA)接口、UFS接口、eMMC接口、快速外围组件互连(PCIe)接口、USB接口、光纤通道、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、双倍数据速率(DDR)、双列直插式存储器模块(DIMM)接口(例如支持DDR的DIMM套接字接口)、开放式NAND快闪接口(ONFI),低功耗双倍数据速率(LPDDR)。在一些实例中,一或多个此类接口可包含在主机系统105的主机系统控制器106与存储器系统110的存储器系统控制器115之间中或以其它方式支持在其之间。在一些实例中,主机系统105可经由用于包含在存储器系统110中的每一存储器装置130或存储器装置140的相应物理主机接口,或经由用于包含在存储器系统110中的每一类型存储器装置130或存储器装置140的相应物理主机接口与存储器系统110耦合(例如,主机系统控制器106可与存储器系统控制器115耦合)。
存储器系统110可包含存储器系统控制器115、存储器装置130及存储器装置140。存储器装置130可包含一或多个第一类型存储器单元(例如,非易失性存储器单元类型)的存储器阵列,且存储器装置140可包含一或多个第二类型存储器单元(例如,易失性存储器单元类型)的存储器阵列。尽管在图1的实例中展示一个存储器装置130及一个存储器装置140,但应理解,存储器系统110可包含任何数量的存储器装置130及存储器装置140,且在一些状况下,存储器系统110可缺少存储器装置130或存储器装置140。
存储器系统控制器115可与主机系统105耦合并与其通信(例如,经由物理主机接口),且可为经配置以致使存储器系统110根据如本文中所描述的实例执行各种操作的控制组件的实例。存储器系统控制器115还可与存储器装置130或存储器装置140耦合且与其通信,以在存储器装置130或存储器装置140处执行例如读取数据、写入数据、擦除数据或刷新数据的操作,以及其它此类操作,所述此类操作通常可被称为存取操作。在一些状况下,存储器系统控制器115可从主机系统105接收命令,且与一或多个存储器装置130或存储器装置140通信以执行此类命令(例如,在一或多个存储器装置130或存储器装置140内的存储器阵列处)。例如,存储器系统控制器115可从主机系统105接收命令或操作,且可将命令或操作转换为指令或适当命令以实现对存储器装置130或存储器装置140的期望存取。且在一些状况下,存储器系统控制器115可与主机系统105以及与一或多个存储器装置130或存储器装置140交换数据(例如,响应于或以其它方式与来自主机系统105的命令相关联)。例如,存储器系统控制器115可将与存储器装置130或存储器装置140相关联的响应(例如,数据包或其它信号)转换为用于主机系统105的对应信号。
存储器系统控制器115可经配置用于与存储器装置130或存储器装置140相关联的其它操作。例如,存储器系统控制器115可执行或管理操作,例如损耗平衡操作、无用信息收集操作、例如错误检测操作或错误校正操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、运行状况监测,以及与来自主机系统105的命令相关联的逻辑地址(例如,逻辑块地址(LBA))与存储器装置130或存储器装置140内的存储器单元相关联的物理地址(例如,物理块地址)之间的地址转换。
存储器系统控制器115可包含例如一或多个集成电路或离散组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(例如,硬编码)逻辑的电路系统,以执行本文中属于存储器系统控制器115的操作。存储器系统控制器115可为或包含微控制器、专用逻辑电路系统(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)、数字信号处理器(DSP))或任何其它合适的处理器或处理电路系统。
存储器系统控制器115还可包含本地存储器120。在一些状况下,本地存储器120可包含只读存储器(ROM)或其它存储器,其可存储可由存储器系统控制器115执行以执行本文中属于存储器系统控制器115的功能的操作代码(例如,可执行指令)。在一些状况下,本地存储器120可另外或替代地包含静态随机存取存储器(SRAM)或可由存储器系统控制器115用于例如与本文中属于存储器系统控制器115的功能有关的内部存储或计算的其它存储器。另外或替代地,本地存储器120可用作存储器系统控制器115的高速缓冲存储器。例如,数据可在从存储器装置130或存储器装置140读取或写入到存储器装置130或存储器装置140时存储到本地存储器120中,且可用于本地存储器120内,以供由主机系统105(例如,相对于存储器装置130或存储器装置140具有缩减等待时间)根据高速缓冲策略随后进行检索或操纵(例如,更新)。
尽管图1中的存储器系统110的实例已被说明为包含存储器系统控制器115,但在一些状况下,存储器系统110可不包含存储器系统控制器115。例如,存储器系统110可另外或替代地依赖于外部控制器(例如,由主机系统105实施)或一或多个本地控制器135或本地控制器145,其可分别在存储器装置130或存储器装置140内部,以执行本文中属于存储器系统控制器115的功能。通常,在一些状况下,本文中属于存储器系统控制器115的一或多个功能替代地可由主机系统105、本地控制器135或本地控制器145或其任何组合执行。
存储器装置140可包含一或多个易失性存储器单元阵列。例如,存储器装置140可包含随机存取存储器(RAM)存储器单元,例如动态RAM(DRAM)存储器单元及同步DRAM(SDRAM)存储器单元。在一些实例中,存储器装置140可相对于存储器装置130支持具有缩减等待时间的随机存取操作(例如,通过主机系统105),或可相对于存储器装置130提供一或多个其它性能差异。
存储器装置130可包含一或多个非易失性存储器单元阵列。例如,存储器装置130可包含NAND(例如,NAND快闪)存储器、ROM、相变存储器(PCM)、自选存储器、其它基于硫属化物的存储器、铁电RAM(FeRAM)、磁RAM(MRAM)、NOR(例如,NOR快闪)存储器、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)及电可擦除可编程ROM(EEPROM)。
在一些实例中,存储器装置130或存储器装置140可分别包含(例如,在同一裸片上或在同一封装内)本地控制器135或本地控制器145,所述本地控制器可对存储器装置130或存储器装置140的一或多个存储器单元执行操作。本地控制器135或本地控制器145可结合存储器系统控制器115操作,或可执行本文中属于存储器系统控制器115的一或多个功能。在一些状况下,存储器装置130或包含本地控制器135或本地控制器145的存储器装置140可被称为受管理存储器装置且可包含存储器阵列及与本地(例如,裸片上或封装内)控制器(例如,本地控制器135或本地控制器145)组合的有关电路系统。受管理存储器装置的实例为受管理NAND(MNAND)装置。
在一些状况下,存储器装置130可为或包含NAND装置(例如,NAND快闪装置)。存储器装置130可为或包含存储器裸片160。例如,在一些状况下,存储器装置130可为包含一或多个裸片160的封装。在一些实例中,裸片160可为从晶片切割的一片电子级半导体(例如,从硅晶片切割的硅裸片)。每一裸片160可包含一或多个平面165,且每一平面165可包含相应的一组块170,其中每一块170可包含相应的一组页175,且每一页175可包含一组存储器单元。
在一些状况下,NAND存储器装置130可包含经配置以各自存储一位信息的存储器单元,其可被称为单层级单元(SLC)。另外或替代地,NAND存储器装置130可包含经配置以各自存储多位信息的存储器单元,所述存储器单元可在经配置以各自存储两位信息的情况下被称为多层级单元(MLC),在经配置以各自存储三位信息的情况下被称为三层级单元(TLC),在经配置以各自存储四位信息的情况下被承杯四层级(QLC),或更一般地被成为多层级存储器单元。多层级存储器单元可相对于SLC存储器单元提供更大的存储密度,但在一些状况下可涉及较窄的读取或写入容限或较高的支持电路系统复杂性。
在一些状况下,平面165可指代块170的组,且在一些状况下,并发操作可在不同平面165内进行。例如,可对不同块170内的存储器单元执行并发操作,只要不同块170在不同平面165中即可。在一些状况下,在不同平面165中执行并发操作可受到一或多个限制,例如对不同页175内的存储器单元执行相同操作,所述存储器单元在其相应平面165内具有相同页地址(例如,与命令解码、页地址解码电路系统或在横跨平面165共享的其它电路系统)。
在一些状况下,块170可包含组织成行(页175)及列(例如,字符串,未展示)的存储器单元。例如,相同页175中的存储器单元可共享(例如,与其耦合)共用字线,且同一字符串中的存储器单元可共享(例如,与其耦合)共用数字线(其可替代地被称为位线)。
对于一些NAND架构,存储器单元可以第一粒度级别(例如,以页粒度级别)读取及编程(例如,写入),但可以第二粒度级别(例如,以块粒度级别)擦除。即,页175可为最小存储器单位(例如,存储器单元组),其可单独地被编程或读取(例如,作为单个编程或读取操作的一部分并发地被编程或读取),且块170可为最小存储器单位(例如,存储器单元组),其可单独地被擦除(例如,作为单个擦除操作的一部分同时被擦除)。此外,在一些状况下,NAND存储器单元可在可用新数据重写之前被擦除。因此,例如,在一些状况下,使用的页175可未被更新,直到包含页175的整个块170已被擦除为止。
系统100可包含支持存储器装置的降压操作的任何数量的非暂时性计算机可读媒体。例如,主机系统105、存储器系统控制器115、存储器装置130,或存储器装置140可包含或以其它方式可存取一或多个非暂时性计算机可读媒体,所述非暂时性计算机可读媒体存储用于执行本文中属于主机系统105、存储器系统控制115、存储器装置130或存储器装置140的功能的指令(例如,固件)。例如,此类指令,当由主机系统105(例如,由主机系统控制器106)、由存储器系统控制器115、由存储器装置130(例如,由本地控制器135)或由存储器装置140(例如,通过本地控制器145)执行时,可致使主机系统105、存储器系统控制器115、存储器装置130或存储器装置140执行如本文中所描述的一或多个相关联的功能。
存储器系统110的一或多个组件可由电压源(未展示)供电,其中电压源或其电压可被称为电源电压。例如,电源电压可为存储器系统控制器115或其任何组件、存储器装置130或其任何组件、存储器装置140或其任何组件或其任何组合供电。存储器系统110或其组件(例如存储器装置130或存储器装置140)的操作可至少部分地取决于电源电压如何与至少第一电压阈值及第二电压阈值(其可分别被称为去激活阈值及低电压操作阈值)进行比较。
当电源电压高于去激活阈值及低电压操作阈值时,存储器系统110或其组件可以正常操作模式操作。例如,当存储器系统110或其组件以正常操作模式操作时,存取操作可在裸片160内多达特定数量的平面165中并发执行,或存取操作可横跨多达特定数量的裸片160并发执行。当电源电压低于去激活阈值时,存储器系统110或其组件可被去激活(例如,通过存储器系统控制器115、通过本地控制器135、通过本地控制器145或通过主机系统105,例如响应于来自存储器系统110的指示)。当电源电压在去激活阈值与低电压操作阈值之间时,存储器系统110或其组件可以低电压操作模式(例如,相对于正常操作模式具有缩减性能)操作。例如,当存储器系统110或其组件以低电压操作模式操作时,存取操作可在裸片160内多达缩减数量的平面165(例如,一个平面165)中并发执行,或存取操作可横跨多达缩减数量的裸片160(例如,一个裸片160)并发执行。另外或替代地,存储器系统110内的控制器可延迟一或多个存取操作的执行,或主机系统105可延迟一或多个存取命令或与一或多个存取命令相关联的一定数量的数据发布,以及其它可能性。
当电源电压低于低电压操作阈值时,以此类低电压操作模式操作存储器系统110或其组件可避免超过存储器系统110或其组件的一或多个能力(例如,可避免原本在当电源电压为低时尝试执行过量并发操作的情况下可能发生的错误)。另外或替代地,以此类低电压操作模式操作存储器系统110或其组件可缩减或限制由存储器系统110或其组件消耗的电流量,这可避免电源电压进一步下降到低于去激活阈值,以及所属领域的普通技术人员可了解的其它益处。
图2说明根据如本文中所公开的实例的支持存储器装置的降压操作的状态图200的实例。状态图200可说明存储器装置(例如,如参考图1所描述的存储器系统110、存储器装置130或存储器装置140)的操作的方面。控制器(例如,参考图1所描述的存储器系统控制器115、本地控制器135或本地控制器145)、主机装置(例如,如参考图1所描述的主机系统105)或其组合可经配置以根据状态图200管理存储器装置的操作。
电压输入205可对应于(例如,表示)电源电压的值(例如,电压、量级)。当电压输205高于低电压操作阈值230时,存储器装置可以正常操作模式210操作。当存储器装置以正常操作模式210操作时,存取命令可从主机装置(例如,如参考图1所描述的主机系统105)接收且可由存储器装置以全容量(例如,就带宽来说)进行处理。另外或替代地,当存储器装置接收到针对跨越存储器裸片或多个存储器裸片的多个平面的数据的存取命令时,可并发存取横跨多个平面或多个存储器裸片的存储器单元。此外,另外或替代地,如下文参考图3所描述,可将存储器装置的电流限制设置为第一值(例如,电平)。
当电压输入205低于去激活阈值225时,存储器装置可进入(例如,开始操作)去激活模式215。一旦在去激活模式215中,存储器装置可以安全方式被去激活、断电或以其它方式未初始化(例如,以最小化丢失数据或对存储器装置或包含存储器装置的更广泛系统的其它不利性能影响的方式)。在一些状况下,可自主地去激活存储器装置(例如,通过存储器系统110内的控制器)。在其它状况下,存储器装置可向主机装置指示电压输入205低于去激活阈值225,且主机装置可去激活存储器装置(例如,存储器装置进入去激活模式215的命令)。例如,为了向主机装置指示电压输入205低于去激活阈值225,存储器系统内的控制器可向主机装置发射有关信令(例如,状态旗标),且在一些状况下设置可由主机装置读取的存储器系统110内的存储器装置或另一存储器装置处的寄存器(例如,状态寄存器)内的一或多个旗标(例如,位)。在一些情况下,在变得去激活之前,存储器装置可指示(例如,向主机装置或存储器系统控制器)由存储器装置执行的最后一个操作或一组操作。因此,当重新激活存储器装置时,可基于由存储器装置执行的最后一个操作或一组操作来恢复存取操作。
在由于进入去激活模式215而被去激活之后,存储器装置(例如,基于监视电压输入205)或主机装置(例如,基于发送到存储器装置的信令)可尝试重新激活并重新初始化存储器装置。然而,如果电压输入205保持低于去激活阈值225或某一其它阈值,那么此类尝试可失败,且因此在一些状况下,此类重复尝试可引入额外等待时间。一旦电压输入205足够高,存储器装置可进入初始化模式220并完成初始化程序。
当电压输入205大于去激活阈值225且小于低电压操作阈值230时,存储器装置可以低电压操作模式235操作。在一些状况下,当电压输入205从高于低电压操作阈值230下降到低于低电压操作阈值230时,存储器装置可自主地(例如,在存储器系统110内的控制器的指导下)进入低电压操作模式235。另外或替代地,存储器装置可向主机装置指示存储器装置已进入低电压操作模式235。在一些状况下,存储器装置可向主机装置指示电压输入205已下降低于低电压操作阈值230,且主机装置可命令存储器装置进入低电压操作模式235。
在一些状况下,以低电压操作模式235操作可包含以缩减电流限制或以其它方式缩减电流消耗进行操作,如本文中别处所描述,包含参考图3。另外或替代地,以低电压操作模式235操作可包含从支持横跨多个存储器裸片或存储器裸片的多个平面的并发存取操作切换到同时支持单个存储器裸片或存储器裸片的单个平面内的存取操作(或以其它方式缩减可并发存取的裸片、平面或存储器单元的数量)。另外或替代地,以低电压操作模式235操作可包含延迟一或多个命令操作(例如,存取操作)的执行,且因此及时扩展操作。例如,存储器控制器可将执行任何一个存取命令延迟一段时间,可等待执行与第一存储器裸片相关联的存取命令,直到已在第二存储器裸片处执行了第二存取操作,或可等待执行与存储器裸片的第一平面相关联的存取命令,直到已在同一存储器裸片的第二平面内执行第二存取操作。
且在一些状况下,存储器装置可向主机装置指示电压输入205已下降低于低电压操作阈值230,且主机装置可调整其发送到存储器装置的后续命令以便根据低电压操作模式235管理存储器装置(例如,在存储器装置未做出低电压操作模式235的显式确定的情况下,或在存储器装置尚未接收到低电压操作模式235的显式指示)。例如,主机装置可从发布与第一数量的数据或第一数量的平面或裸片相关联的存取命令切换到发布与第二较低数量的数据或第二较低数量的平面或裸片相关联的存取命令。作为另一实例,主机装置可从以第一速率(例如,每单位时间的存取命令的数量)发出存取命令切换到以第二速率发出存取命令,或以其它方式增加连续存取命令之间的延迟,且因此及时扩展操作。
一般来说,可通过向主机装置发射有关信令、设置在存储器装置或存储器系统内的另一存储器装置处的寄存器的一或多个位的值或其任一组合来由存储器装置执行本文中所论述的对主机装置的任何指示。
以低电压操作模式235(例如,保持激活但处于缩减带宽或以其它方式缩减性能)下操作存储器装置可为去激活的替代,且在一些状况下可防止存储器装置关闭,这可原本导致重新激活延迟及/或需要重复与存储器装置相关的某些操作。另外或替代地,以低电压操作模式235操作存储器装置可避免电压输入205的进一步降低(例如,通过减少或限制与存储器装置相关联的电流消耗),且因此可避免去激活。
图3说明根据如本文中所公开的实例的支持存储器装置的降压操作的状态图300的实例。状态图300可说明存储器装置(例如,如参考图1所描述的存储器系统110、存储器装置130或存储器装置140)的操作的方面。控制器(例如,参考图1所描述的存储器系统控制器115、本地控制器135或本地控制器145)、主机装置(例如,如参考图1所描述的主机系统105)或其组合可经配置以根据状态图300管理存储器装置的操作。
电流输入305可对应于(例如,表示)与存储器装置相关联的电流消耗的值(例如,量级)。例如,电流输入305可表示由一或多个存储器裸片或存储器裸片的一或多个组件消耗的电流的量级。
用于存储器装置的控制器(例如,如参考图1所描述的存储器系统控制器115、本地控制器135或本地控制器145)可经配置以监视当前输入305且将当前输入305维持为等于或低于电流限制320。例如,控制器可识别待由存储器装置执行的一或多个操作(例如,基于从主机装置接收的对应命令)。控制器可确定使用正常操作模式310执行一或多个操作是否将导致电流输入305超过电流限制320。
如果控制器确定使用正常操作模式310执行一或多个操作将不会导致电流输入305超过电流限制320,那么控制器可致使存储器装置使用正常操作模式310执行一或多个操作。使用正常操作模式310执行一或多个操作可包含在操作或其方面之间没有任何附加延迟的情况下执行一或多个操作,横跨未缩减数量的存储器裸片或平面执行一或多个操作或其方面,或其任一组合,以及其它实例。通常,使用正常操作模式310执行一或多个操作可包含基于电流限制320在没有任何等待时间或其它限制的情况下执行一或多个操作。
如果控制器确定使用正常操作模式310执行一或多个操作将导致电流输入305超过电流限制320,那么控制器可致使存储器装置使用缩减操作模式315执行一或多个操作。使用缩减操作模式315执行一或多个操作可包含在时间上延迟或错开一或多个操作或其方面以便避免导致电流输入305超过电流限制320。例如,存储器装置可在开始第二存储器裸片处的第二操作之前,等待直到第一存储器裸片(或其方面)处的第一操作完成为止,或存储器装置可在开始对存储器裸片的第二平面内的存储器单元执行第二操作之前等待直到对存储器裸片(或其方面)的第一平面内的存储器单元执行第一操作完成为止。通常,使用缩减操作模式315执行一或多个操作可包含基于电流限制320在任何形式的附加等待时间(例如,延迟)或其它限制的情况下执行一或多个操作。
在一些状况下,电流限制320可为可配置的(例如,基于与存储器装置相关联的一或多个熔丝或反熔丝设置)。另外或替代地,电流限制320可由主机装置设置或调整(例如,基于设置存储器装置的模式寄存器或其它寄存器内的一或多个位)。
在一些状况下,当存储器装置的电源电压在存储器装置的低电压操作阈值与去激活阈值之间时(例如,从高于低电压操作阈值转变为低于低电压操作阈值),存储器装置可切换到如本文中所描述的低电压操作模式(例如,如参考图2所描述的低电压操作模式235)。在一些状况下,切换到低电压操作模式235可包含调整(例如,缩减)电流限制320。例如,在存储器装置切换到低电压操作模式235之前(例如,当存储器装置以正常操作模式210操作时),电流限制320可处于第一值(例如,电平、限制),且在存储器装置切换到低电压操作模式235之后,电流限制320可处于第二更低值。例如,第一值可为默认值,且可已基于与存储器装置相关联的一或多个熔丝或反熔丝设置预先设置或可已由主机装置预先设置。
因此,响应于电源电压超过电压阈值,可调整(例如,缩减)存储器装置的电流限制320。在一些状况下,电流限制320可被调整绝对量(例如,可减去绝对量,或电流限制320可被设置为特定新值)。在其它状况下,电流限制320可通过定标因子来调整(例如,减少百分之五十)。在一些状况下,电流限制320可基于存储器装置处或存储器系统110内别处的寄存器中的一或多个位的值,且调整电流限制320可包含将一或多个新值写入(例如,覆盖)到寄存器的这些位。在一些状况下,存储器装置的控制器可基于存储器装置切换到低电压操作模式235来调整电流限制320。在此类状况下,存储器装置可或可不向主机装置指示电流限制的调整。在一些状况下,存储器装置的主机装置可基于从存储器装置接收到电源电压已下降低于低电压操作阈值但保持高于去激活阈值的指示来调整电流限制320(例如,通过向存储器装置发送指示电流限制320的新值的信令)。
通过缩减电流限制320并将电流输入305维持低于电流限制320,电源电压(例如,如参考图2所描述的电压输入205)可不太可能下降(例如,归因于与对应于电流输入305的电流消耗相关联的IR压降)低于去激活阈值,这可防止存储器装置关闭及相关联重新激活延迟或重复操作,以及所属领域的普通技术人员可了解的其它益处。
图4说明根据如本文中所公开的实例的支持存储器装置的降压操作的存储器装置405的框图400的实例。在一些实例中,存储器装置405可包含控制器410,其可为本文中所论述的任何控制器的实例(例如,如参考图1所描述的存储器系统控制器115、本地控制器135或本地控制器145)。存储器装置405可包含第一比较器415及第二比较器420,所述第一比较器及第二比较器各自与电源电压425耦合,所述电源电压可为如本文中别处所描述的电源电压的实例(例如,对应于如参考图2所描述的电压输入205)。存储器装置405可包含任何数量的存储器裸片430(例如,如参考图1所描述的存储器裸片160)。存储器裸片430中的一或多个可包含一或多个寄存器435,其可包含本文中所论述的任何寄存器。
在一些实例中,第一比较器415及第二比较器420可将相应信号发射到控制器410以指示电源电压425是高于还是低于相应阈值,以使得控制器410可将存储器装置405调整为如本文中所描述的低电压操作模式、如本文中所描述的将有关指示发射到主机装置(未展示)或其任何组合。
在一些实例中,第一比较器415可将电源电压425与第一电压阈值(例如,如参考图2所描述的去激活阈值225)进行比较。如果电源电压425超过去激活阈值,那么第一比较器415可向控制器410输出指示电源电压425超过去激活阈值的信令。如果电源电压425没有超过第一电压阈值,那么第一比较器415可输出指示电源电压425没有超过去激活阈值的信令。
在一些实例中,第二比较器420可将电源电压425与第二电压阈值(例如,如参考图2所描述的低电压操作阈值230)进行比较。如果电源电压425超过低电压操作阈值,那么第二比较器420可向控制器410输出指示电源电压425超过低电压操作阈值的信令。如果电源电压425不超过低电压操作阈值,那么第二比较器420可向控制器410输出指示电源电压425不超过低电压操作阈值的信令。
控制器410因此可基于由第一比较器415及第二比较器420产生的信号来确定电源电压425如何与去激活阈值及低电压操作阈值进行比较且可因此如本文中所描述管理存储器装置的操作(例如,如果电源电压425超过去激活阈值及低电压操作阈值两者,那么处于正常操作模式,且如果电源电压425在去激活阈值与低电压操作阈值之间,那么处于低电压操作模式)。
图5展示根据如本文中所公开的实例的支持存储器装置的降压操作的存储器装置505的框图500。存储器装置505可为如参考图2到4所描述的存储器装置的方面的实例。存储器装置505可包含操作组件510、检测组件515、缩减组件520、指示组件525、接收组件530、延迟组件535、存取组件540、去激活组件545、比较组件550、设置组件555及写入组件560。这些模块中的每一个可彼此直接或间接地通信(例如,经由一或多个总线)。
操作组件510可基于存储器装置的电源电压超过第一电压阈值及第二电压阈值以第一模式操作存储器装置。在一些实例中,基于检测到电源电压在第一电压阈值与第二电压阈值之间,操作组件510可以第二模式操作存储器装置,第二模式对应于相对于第一电压阈值的存储器装置的缩减性能。在一些实例中,操作组件510可限制与存储器装置相关联的电流消耗。
在一些实例中,以第二模式操作存储器装置包含将与存储器装置相关联的电流消耗限制为低于电流限制。在一些状况下,当以第一模式操作时,存储器装置支持对存储器裸片内的第一数量的平面的并发存取。在一些状况下,当以第二模式操作时,存储器装置支持对存储器裸片内的第二数量的平面的并发存取,第二数量小于第一数量。
检测组件515可在以第一模式操作存储器装置的同时检测电源电压在第一电压阈值与第二电压阈值之间。在一些实例中,检测组件515可在以第二模式操作存储器装置的时检测到电源电压低于第一电压阈值。
降低组件520可基于检测到电源电压在第一电压阈值与第二电压阈值之间来缩减与存储器装置相关联的电流限制,其中以第二模式操作存储器装置包含将电流消耗限制为低于电流限制。
在一些状况下,电流消耗与存储器装置内的一组存储器裸片相关联。在一些状况下,电流消耗与存储器装置内的存储器裸片相关联。
指示组件525可向存储器装置的主机装置指示缩减电流限制。在一些实例中,指示组件525可向存储器装置的主机装置指示存储器装置的电源电压低于第二电压阈值。
在一些状况下,以第二模式操作存储器装置的指示包含减少与存储器装置相关联的电流限制的指示。
接收组件530可在以第二模式操作存储器装置时接收在存储器装置处执行存取操作的命令,其中限制存储器装置的电流消耗包含延迟存取操作的执行。在一些实例中,接收组件530可在以第一模式操作存储器装置同时接收用于来自横跨存储器裸片的一组平面的第一数据的第一组一或多个存取命令。
在一些实例中,接收组件530可在以第二模式操作存储器装置同时接收用于来自横跨存储器裸片的所述组平面的第二数据的第二组一或多个存取命令。在一些实例中,接收组件530可基于所述指示从主机装置接收以第二模式操作存储器装置的指示,其中以第二模式操作存储器装置基于接收所述指示。
延迟组件535可延迟存取操作的执行,包含等待在所述组存储器裸片中的第一存储器裸片处执行存取操作,直到已在所述组存储器裸片中的第二存储器裸片处执行第二存取操作。
在一些实例中,延迟存取操作的执行包含等待在存储器裸片的第一平面内执行存取操作,直到已在存储器裸片的第二平面内执行第二存取操作。
基于以第一模式操作存储器装置,存取组件540可响应于第一组一或多个存取命令从所述组平面中的第一平面存取第一数据的第一子集,同时从所述组平面中的第二平面存取第一数据的第二子集。在一些实例中,基于以第二模式操作存储器装置,存取组件540可响应于第二组一或多个存取命令在从第一平面存取第二数据的第一子集之后从第二平面存取第二数据的第二子集。
去激活组件545可基于检测到电源电压低于第一电压阈值来去激活存储器装置。
比较组件550可将电源电压与第一电压阈值进行比较,其中控制器经配置以基于来自第一比较器的输出来检测电源电压高于第一电压阈值。在一些状况下,比较组件550可将电源电压与第二电压阈值进行比较,其中控制器经配置以基于来自第二比较器的输出来检测电源电压低于第二电压阈值。
设置组件555可基于从主机装置或与控制器耦合的一组一或多个一次性可编程存储元件接收的信令来设置第一电压阈值、第二电压阈值或两者的值。
写入组件560可将缩减电流限制的指示写入到存储器装置处的寄存器。
图6展示根据如本文中所公开的实例的支持存储器装置的降压操作的主机装置605的框图600。主机装置605可为如参考图2到4所描述的主机装置的方面的实例。主机装置605可包含发射组件610及接收组件615。这些模块中的每一个可彼此直接或间接地通信(例如,经由一或多个总线)。
发射组件610可将存取命令集发射到存储器装置。在一些实例中,发射组件610可响应于所述指示向存储器装置发射基于存储器装置的电源电压在第一电压阈值与第二电压阈值之间的信令。在一些实例中,发射组件610可向存储器装置发射减少与存储器装置相关联的电流限制的指示。
在一些实例中,发射组件610可向存储器装置发射第一存取命令。在一些实例中,发射组件610可相对于第一存取命令延迟地向存储器装置发射第二存取命令,其中延迟基于存储器装置的电源电压在第一电压阈值与第二电压阈值之间。
在一些实例中,发射信令包含发射存取命令集,所述存取命令各自用于来自存储器裸片的相应平面的数据。在一些实例中,发射信令包含发射存取命令集,每一存取命令对应于小于第一数据量的第二数据量。在一些状况下,存取命令集包含一或多个存取命令,每一存取命令用于来自横跨存储器裸片的一组平面的数据。在一些状况下,存取命令集包含一或多个存取命令,每一存取命令对应于第一数据量。
接收组件615可在发射存取命令集之后接收存储器装置的电源电压在第一电压阈值与第二电压阈值之间的指示。在一些实例中,接收组件615可从存储器装置接收指示与存储器装置相关联的缩减电流限制的信令。
图7展示说明根据本公开的方面的支持存储器装置的降压操作的一或多种方法700的流程图。方法700的操作可由如本文中所描述的存储器装置或其组件实施。举例来说,方法700的操作可由如参考图5所描述的存储器装置执行。在一些实例中,存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述功能。另外或替代地,存储器装置可使用专用硬件来执行所描述功能的方面。
一或多种方法700的方面可由控制器以及其它组件来实施。另外或替代地,方法700的方面可实施为存储在存储器中的指令(例如,如参考图4所描述,存储在与控制器410耦合的存储器中的固件)。例如,指令在由控制器(例如,控制器410)执行时可致使控制器执行一或多种方法700的操作。
在705处,存储器装置可基于存储器装置的电源电压超过第一电压阈值及第二电压阈值以第一模式操作。705的操作可根据本文中所描述的方法来执行。在一些实例中,705的操作的方面可由如参考图5所描述的操作组件来执行。
在710处,在以第一模式操作存储器装置的同时,可检测第一电压阈值与第二电压阈值之间。710的操作可根据本文中所描述的方法来执行。在一些实例中,710的操作的方面可由如参考图5所描述的检测组件来执行。
在715处,基于检测到电源电压在第一电压阈值与第二电压阈值之间,存储器装置可以第二模式操作,第二模式对应于相对于第一模式的存储器装置的缩减性能。715的操作可根据本文中所描述的方法来执行。在一些实例中,715的操作的方面可由如参考图5所描述的操作组件来执行。
在一些实例中,如本文中所描述的设备可执行一或多种方法,例如方法700。所述设备可包含用于以下操作的特征、装置或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):基于存储器装置的电源电压超过第一电压阈值及第二电压阈值以第一模式操作存储器装置;在以第一模式操作存储器装置的同时,检测电源电压在第一电压阈值与第二电压阈值之间;及基于检测到电源电压在第一电压阈值与第二电压阈值之间以第二模式操作存储器装置,第二模式对应于相对于第一模式存储器装置的缩减性能。
在本文中所描述的方法700及设备的一些实例中,用于以第二模式操作存储器装置的操作、特征、装置或指令可包含用于限制与存储器装置相关联的电流消耗的操作、特征、装置或指令。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:可基于检测到电源电压可在第一电压阈值与第二电压阈值之间来缩减与存储器装置相关联的电流限制,其中以第二模式操作存储器装置包含将电流消耗限制为低于电流限制。
本文中所描述的方法700及设备的一些实例可进一步包含用于向存储器装置的主机装置指示缩减电流限制的操作、特征、装置或指令。在本文中所描述的方法700及设备的一些实例中,用于向主机装置指示缩减电流限制的操作、特征、装置或指令可包含用于将缩减电流限制的指示写入到存储器装置处的寄存器的操作、特征、装置或指令。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:在以第二模式操作存储器装置时接收在存储器装置处执行存取操作的命令,其中限制存储器装置的电流消耗包含延迟存取操作的执行。
在本文中所描述的方法700及设备的一些实例中,电流消耗可与存储器装置内的一组存储器裸片相关联,且用于延迟存取操作的执行的操作、特征、装置或指令可包含用于等待在所述组存储器裸片的第一存储器裸片处执行存取操作直到可已在所述组存储器裸片的第二存储器裸片处执行第二存取操作的操作、特征、装置或指令。
在本文中所描述的方法700及设备的一些实例中,电流消耗可与存储器装置内的存储器裸片相关联,且用于延迟存取操作的执行的操作、特征、装置或指令可包含用于等待在所述存储器裸片的第一平面内执行存取操作直到可已在所述存储器裸片的第二平面内执行第二存取操作的操作、特征、装置或指令。
在本文中所描述的方法700及设备的一些实例中,当以第一模式操作时,存储器装置支持对存储器裸片内的第一数量的平面的并发存取,且当以第二模式操作时,存储器装置支持对存储器裸片内的第二数量的平面的并发存取,第二数量小于第一数量。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:在以第一模式操作存储器装置时,接收对来自横跨存储器裸片的一组平面的第一数据的第一组一或多个存取命令;基于以第一模式操作存储器装置,响应于第一组一或多个存取命令,从所述组平面中的第一平面存取第一数据的第一子集,同时从所述组平面中的第二平面存取第一数据的第二子集;在以第二模式操作存储器装置时,接收对来自横跨存储器裸片的所述平面的第二数据的第二组一或多个存取命令;基于以第二模式操作存储器装置,响应于第二组一或多个存取命令,在从第一平面存取第二数据的第一子集之后,存取第二数据的第二子集。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:向存储器装置的主机装置指示存储器装置的电源电压低于第二电压阈值,且基于所述指示从主机装置接收以第二模式操作存储器装置的指示,其中以第二模式操作存储器装置可基于接收所述指示。
在本文中所描述的方法700及设备的一些实例中,以第二模式操作存储器装置的指示包含用以缩减与存储器装置相关联的电流限制的指示,及用于以第二模式操作存储器装置的操作、特征、装置或指令可包含用于限制与存储器装置相关联的电流消耗低于电流限制的操作、特征、装置或指令。
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:在以第二模式操作存储器装置同时检测到电源电压低于第一电压阈值,且基于检测到电源电压低于第一电压阈值去激活存储器装置
本文中所描述的方法700及设备的一些实例可进一步包含用于进行以下操作的操作、特征、装置或指令:基于从主机装置或与控制器耦合的一组一或多个一次性可编程存储元件接收的信令来设置第一电压阈值、第二电压阈值或两者的值。
在本文中所描述的方法700及设备的一些实例中,存储器装置包含第一比较器,其与电源电压及控制器耦合且经配置以将电源电压与第一电压阈值进行比较,其中控制器可经配置以基于来自第一比较器的输出检测电源电压高于第一电压阈值,且存储器装置包含第二比较器,所述第二比较器与电源电压及控制器耦合且经配置以将电源电压与第二电压阈值进行比较,其中控制器可经配置以基于来自第二比较器的输出来检测电源电压低于第二电压阈值。
图8展示说明根据本公开的方面的支持存储器装置的降压操作的一或多种方法800的流程图。方法800的操作可由如本文中所描述的主机装置或其组件实施。例如,方法800的操作可由如参考图6所描述的主机装置执行。在一些实例中,主机装置可执行指令集来控制主机装置的功能元件以执行所描述的功能。另外或替代地,主机装置可使用专用硬件来执行所描述功能的方面。
在805处,主机装置可向存储器装置发射存取命令集。805的操作可根据本文中所描述的方法来执行。在一些实例中,805的操作的方面可由参考图6所描述的发射组件来执行。
在810处,主机装置可在发射存取命令集之后接收存储器装置的电源电压在第一电压阈值与第二电压阈值之间的指示。810的操作可根据本文中所描述的方法来执行。在一些实例中,810的操作的方面可由如参考图6所描述的接收组件执行。
在815处,主机装置可响应于所述指示向存储器装置发射基于存储器装置的电源电压在第一电压阈值与第二电压阈值之间的信令。815的操作可根据本文中所描述的方法来执行。在一些实例中,815的操作的方面可由参考图6所描述的发射组件来执行。
在一些实例中,如本文中所描述的设备可执行一或多种方法,例如方法800。所述设备可包含用于以下操作的特征、装置或指令(例如,存储可由处理器执行的指令的非暂时性计算机可读媒体):向存储器装置发射存取命令集,在发射存取命令集之后接收存储器装置的电源电压在第一电压阈值与第二电压阈值之间的指示,及响应于所述指示,基于存储器装置的电源电压在第一电压阈值与第二电压阈值之间向存储器装置发射信令。
在本文中所描述的方法800及设备的一些实例中,用于发射信令的操作、特征、装置或指令可包含用于向存储器装置发射缩减与存储器装置相关联的电流限制的操作、特征、装置或指令。
本文中所描述的方法800及设备的一些实例可进一步包含用于从存储器装置接收指示与存储器装置相关联的缩减电流限制的信令的操作、特征、装置或指令。
在本文中所描述的方法800及设备的一些实例中,存取命令集包含一或多个存取命令,每一存取命令用于来自横跨存储器裸片的一组平面的数据,及用于发射信令的操作、特征、装置或指令可包含用于发射存取命令集的操作、特征、装置或指令,存取命令集可各自用于来自存储器裸片的相应平面的数据。
在本文中所描述的方法800及设备的一些实例中,用于发射信令的操作、特征、装置或指令可包含用于进行以下操作的操作、特征、装置或指令:向存储器装置发射第一存取命令,及相对于第一存取命令延迟地向存储器装置发射第二存取命令,其中延迟可基于存储器装置的电源电压在第一电压阈值与第二电压阈值之间。
在本文中所描述的方法800及设备的一些实例中,存取命令集包含一或多个存取命令,每一存取命令对应于第一数据量,及用于发射信令的操作、特征、装置或指令可包含用于发射存取命令集的操作、特征、装置或指令,每一存取命令对应于可小于第一数据量的第二数据量。
应注意,上文所描述方法描述可能实施方案,且可重新布置或以其它方式修改操作及步骤,且其它实施方案为可能的。此外,可组合来自两个或多于两个方法的部分。
描述一种设备。所述设备可包含控制器,所述控制器经配置以基于存储器装置的电源电压超过第一电压阈值及第二电压阈值以第一模式操作存储器装置;在以第一模式操作存储器装置的同时,检测电源电压在第一电压阈值与第二电压阈值之间;及基于检测到电源电压在第一电压阈值与第二电压阈值之间以第二模式操作存储器装置,第二模式对应于相对于第一模式存储器装置的缩减性能。
在一些实例中,为了以第二模式操作存储器装置,控制器可经配置以限制与存储器装置相关联的电流消耗。
在一些实例中,控制器可经配置以至少部分地基于检测到电源电压在第一电压阈值与第二电压阈值之间来缩减与存储器装置相关联的电流限制,其中为了以第二模式操作存储器装置,控制器可经配置以将电流消耗限制为低于电流限制。
在一些实例中,控制器可经配置以向存储器装置的主机装置指示缩减电流限制。
在一些实例中,为了向主机装置指示缩减电流限制,控制器可经配置以将缩减电流限制的指示写入到存储器装置处的寄存器。
在一些实例中,控制器可经配置以在以第二模式操作存储器装置时接收在存储器装置处执行存取操作的命令,其中为了限制存储器装置的电流消耗,控制器可经配置以延迟存取操作的执行。
在一些实例中,电流消耗可与存储器装置内的多个存储器裸片相关联,且为了延迟存取操作的执行,控制器可经配置以等待在存储器裸片的第一平面内执行存取操作,直到已在存储器裸片的第二平面内执行第二存取操作。
在一些实例中,电流消耗可与存储器装置内的存储器裸片相关联,且为了延迟存取操作的执行,控制器可经配置以等待在存储器裸片的第一平面内执行存取操作,直到已在存储器裸片的第二平面内执行第二存取操作。
在一些实例中,当以第一模式操作时,存储器装置支持对存储器裸片内的第一数量的平面的并发存取,且当以第二模式操作时,存储器装置支持对存储器裸片内的第二数量的平面的并发存取,第二数量小于第一数量。
在一些实例中,控制器可经配置以在以第一模式操作存储器装置时,接收对来自横跨存储器裸片的多个平面的第一数据的第一组一或多个存取命令;至少部分地基于以第一模式操作存储器装置,响应于第一组一或多个存取命令,从多个平面中的第一平面存取第一数据的第一子集,同时从多个平面中的第二平面存取第一数据的第二子集;在以第二模式操作存储器装置时,接收对来自横跨存储器裸片的多个平面的第二数据的第二组一或多个存取命令;及至少部分地基于以第二模式操作存储器装置,响应于第二组一或多个存取命令,在从第一平面存取第二数据的第一子集之后,从第二平面存取第二数据的第二子集。
在一些实例中,控制器可经配置以向存储器装置的主机装置指示存储器装置的电源电压低于第二电压阈值,且至少部分地基于所述指示从主机装置接收以第二模式操作存储器装置的指示,其中以第二模式操作存储器装置至少部分地基于接收所述指示。
在一些实例中,以第二模式操作存储器装置的指示包括缩减与存储器装置相关联的电流限制的指示,且为了以第二模式操作存储器装置,控制器经配置以将与存储器装置相关联的电流消耗限制为低于电流限制。
在一些实例中,控制器可经配置以在以第二模式操作存储器装置同时检测到电源电压低于第一电压阈值,且至少部分地基于检测到电源电压低于第一电压阈值去激活存储器装置。
在一些实例中,控制器可经配置以至少部分地基于从主机装置或与控制器耦合的一组一或多个一次性可编程存储元件接收的信令来设置第一电压阈值、第二电压阈值或两者的值。
在一些实例中,所述设备可包含第一比较器,其与电源电压及控制器耦合且经配置以将电源电压与第一电压阈值进行比较,其中控制器经配置以至少部分地基于来自第一比较器的输出检测电源电压高于第一电压阈值;及第二比较器,其与电源电压及控制器耦合且经配置以将电源电压与第二电压阈值进行比较,其中控制器经配置以至少部分地基于来自第二比较器的输出来检测电源电压低于第二电压阈值。
描述一种设备。所述设备可为经配置以与存储器装置耦合的主机装置。所述设备可经配置以向存储器装置发射存取命令集,在发射存取命令集之后接收存储器装置的电源电压在第一电压阈值与第二电压阈值之间的指示,及响应于所述指示,基于存储器装置的电源电压在第一电压阈值与第二电压阈值之间向存储器装置发射信令。
在一些实例中,为了发射信令,所述设备可经配置以向存储器装置发射用于缩减与存储器装置相关联的电流限制的指示。
在一些实例中,所述设备可经配置以从存储器装置接收指示与存储器装置相关联的缩减电流限制的信令。
在一些实例中,存取命令集包含一或多个存取命令,每一存取命令用于来自横跨存储器裸片的一组平面的数据,且为了发射信令,所述设备可经配置以发射存取命令集,所述存取命令可各自用于来自存储器裸片的相应平面的数据。
在一些实例中,为了发射信令,所述设备可经配置以向存储器装置发射第一存取命令,及相对于第一存取命令延迟地向存储器装置发射第二存取命令,其中延迟可基于存储器装置的电源电压在第一电压阈值与第二电压阈值之间。
在一些实例中,存取命令集包含一或多个存取命令,每一存取命令对应于第一数据量,且为了发射信令,所述设备可经配置以发射存取命令集,每一存取命令各自对应于可小于第一数据量的第二数据量。
可使用多种不同技术及技艺中的任一个来表示本文中所描述的信息及信号。例如,可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示可贯穿上文描述所参考的数据、指令、命令、信息、信号、位、符号及码片。一些图式可将信号说明为单一信号;然而,所属领域的一般技术人员将理解,信号可表示信号的总线,其中总线可具有各种位宽度。
术语“电子通信”、“导电触点”、“连接”及“耦合”可指代支持组件之间信号流的组件之间的关系。如果组件之间存在任何可随时支持组件之间信号流的导电路径,那么认为组件彼此电子通信(或与其导电接触或连接或耦合)。在任何给定时间,基于包含所连接组件的装置的操作,彼此电子通信(或与其导电接触或连接或耦合)的组件之间的导电路径可以为开路或闭路。所连接的组件之间的导电路径可为组件之间的直接导电路径,或所连接组件之间的导电路径可为间接导电路径,所述间接导电路径可包含中间组件,例如开关、晶体管或其它组件。在一些实例中,例如,使用例如开关或晶体管的一或多个中间组件,可将所连接组件之间的信号流中断一段时间。
术语“耦合”指代从组件之间的开路关系(其中信号目前不能够在经由导电路径在组件之间通信)移动到组件之间闭路关系(其中信号能够经由导电路径在组件之间通信)的状态。当组件(例如控制器)将其它组件耦合在一起时,所述组件会启动一个改变,所述改变允许信号经由先前不允许信号流动的导电路径在其它组件之间流动。
术语“隔离”指代组件之间的关系,其中信号当前不能够在组件之间流动。如果组件之间存在开路,那么将组件彼此隔离。例如,当开关断开时,由位于组件之间的开关分离的两个组件彼此隔离。当控制器将两个组件隔离时,控制器会影响改变,所述改变会阻止信号使用先前允许信号流动的导电路径在组件之间流动。
本文中所论述的装置,包含存储器阵列,可形成在半导体衬底上,例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中,衬底为半导体晶片。在其它实例中,衬底可为绝缘体上硅(SOI)衬底,例如玻璃上硅(SOG)或蓝宝石上硅(SOP),或另一衬底上的半导体材料的外延层。可通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如,金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如,简并)半导体区域。源极及漏极可由轻掺杂半导体区域或沟道分开。如果沟道为n型(即,多数载子为电子),那么FET可被称作为n型FET。若沟道为p型(即,多数载子为电洞),那么FET可被称作为p型FET。沟道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极来控制沟道电导率。例如,分别将正电压或负电压施加到n型FET或p型FET可致使沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时,晶体管可“关断”或“撤销激活”。
本文中所阐明的描述结合随附图式描述实例配置,且并不表示可被实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意谓“用作实例、例项或说明”,而非意谓“优选”或“优于其它实例”。为了提供对所描述技术的理解,详细描述包含特定细节。然而,可在无这些特定细节的情况下实践这些技术。在一些状况下,以框图形式展示熟知的结构及装置以避免混淆所描述实例的概念。
在附图中,相似组件或特征可具有相同参考标签。此外,可通过在参考标签后接着破折号及在类似组件当中进行区分的第二标签而区分同一类型的各种组件。如果在说明书中仅使用第一参考标号,那么所述说明便适用于具有相同第一参考标号的类似组件中的任一个,而不管第二参考标号如何。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任一组合来实施。如果以由处理器执行的软件予以实施,那么所述功能可作为一或多个指令或代码而存储于计算机可读媒体上或经由计算机可读媒体进行发射。其它实例及实施方案在本公开及随附权利要求书的范围内。例如,由于软件的性质,可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一者的组合来实施上文所描述的功能。实施功能的特征也可实际上位于各种位置处,包含经分布使得在不同物理部位处实施功能的部分。
例如,结合本文中的公开内容所描述的各种说明性块及模块可运用经设计以执行本文中所描述的功能的以下各项来实施或执行:通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件,或其任何组合。通用处理器可为微处理器,但在替代方案中,处理器可为任何处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合(例如,DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此类配置)。
此外,如本文中(包含在权利要求书中)所使用,如在物项列表(例如,后面接以例如“中的至少一个”或“中的一或多个”的短语的物项列表)中所使用的“或”指示包含性列表,使得(例如,A、B或C中的至少一个的列表意谓A或B或C或AB或AC或BC或ABC(即,A及B及C)。此外,如本文中所使用,短语“基于”不应被认作对条件的闭集的参考。例如,被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者而不脱离本公开的范围。换句话说,如本文中所使用,短语“基于”应在方式上应被认作与短语“至少部分地基于”相同。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者,包含促进将计算机程序从一个地方传送到另一地方的任一媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。作为实例而非限制,非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、紧密光盘(CD)ROM或其它光盘存储器、磁盘存储器或其它磁性存储装置,或可用以载运或存储呈指令或数据结构形式的所要程序码装置且可由一般用途或特殊用途计算机或一般用途或特殊用途处理器存取的任何其它非暂时性媒体。此外,可将任何连接恰当地称为计算机可读媒体。例如,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源发射软件,那么所述同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波等无线技术皆包含于媒体的定义中。如本文中所使用,磁盘及光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘通过激光以光学方式再现数据。以上各项的组合还包含于计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制作或使用本公开。在不脱离本公开的范围的情况下,对本公开的各种修改对于所属领域的技术人员来说将显而易见,且本文中所定义的一般原理可应用于其它变化形式。因此,本公开并不限于本文中所描述的实例及设计,而是应符合与本文中所揭示的原理及新颖特征相一致的最广泛范围。
Claims (25)
1.一种设备,其包括:
存储器装置;及
控制器,其在所述存储器装置内且经配置以致使所述设备:
至少部分地基于所述存储器装置的电源电压超过第一电压阈值及第二电压阈值,以第一模式操作所述存储器装置;
在以所述第一模式操作所述存储器装置时,检测所述电源电压在所述第一电压阈值与所述第二电压阈值之间;及
至少部分地基于检测到所述电源电压在所述第一电压阈值与所述第二电压阈值之间,以第二模式操作所述存储器装置,所述第二模式对应于相对于所述第一模式的所述存储器装置的缩减性能。
2.根据权利要求1所述的设备,其中为了以所述第二模式操作所述存储器装置,所述控制器经配置以致使所述设备:
限制与所述存储器装置相关联的电流消耗。
3.根据权利要求2所述的设备,其中所述控制器进一步经配置以致使所述设备:
至少部分地基于检测到所述电源电压在所述第一电压阈值与所述第二电压阈值之间缩减与所述存储器装置相关联的电流限制,其中:
为了以所述第二模式操作所述存储器装置,所述控制器经配置以致使所述设备将所述电流消耗限制为低于所述电流限制。
4.根据权利要求3所述的设备,其中所述控制器进一步经配置以:
向所述存储器装置的主机装置指示所述缩减电流限制。
5.根据权利要求4所述的设备,其中为了向所述主机装置指示所述缩减电流限制,所述控制器经配置以致使所述设备:
将所述缩减电流限制的指示写入到所述存储器装置处的寄存器。
6.根据权利要求2所述的设备,其中所述控制器进一步经配置以致使所述设备:
在以所述第二模式操作所述存储器装置时,接收在所述存储器装置处执行存取操作的命令,其中:
为了限制所述存储器装置的所述电流消耗,所述控制器经配置以致使所述设备延迟所述存取操作的执行。
7.根据权利要求6所述的设备,其中:
所述电流消耗与所述存储器装置内的多个存储器裸片相关联;及
为了延迟所述存取操作的执行,所述控制器经配置以致使所述设备等待在所述多个存储器裸片中的第一存储器裸片处执行所述存取操作,直到已在所述多个存储器裸片中的第二存储器裸片处执行第二存取操作。
8.根据权利要求6所述的设备,其中:
所述电流消耗与所述存储器装置内的存储器裸片相关联;且
为了延迟所述存取操作的执行,所述控制器经配置以致使所述设备等待在所述存储器裸片的第一平面内执行所述存取操作,直到已在所述存储器裸片的第二平面内执行第二存取操作。
9.根据权利要求1所述的设备,其中:
当以所述第一模式操作时,所述存储器装置支持对存储器裸片内的第一数量的平面的并发存取;且
当以所述第二模式操作时,所述存储器装置支持对所述存储器裸片内的第二数量的平面的并发存取,所述第二数量小于所述第一数量。
10.根据权利要求1所述的设备,其中所述控制器进一步经配置以致使所述设备:
在以所述第一模式操作所述存储器装置同时,接收用于来自横跨存储器裸片的多个平面的第一数据的第一组一或多个存取命令;
至少部分地基于以所述第一模式操作所述存储器装置,响应于所述第一组一或多个存取命令从所述多个平面中的第一平面存取所述第一数据的第一子集,同时从所述多个平面中的第二平面存取所述第一数据的第二子集;
在以所述第二模式操作所述存储器装置同时,接收用于来自横跨所述存储器裸片的所述多个平面的第二数据的第二组一或多个存取命令;及
至少部分地基于以所述第二模式操作所述存储器装置,响应于所述第二组一或多个存取命令,在从所述第一平面存取所述第二数据的第一子集之后从所述第二平面存取所述第二数据的第二子集。
11.根据权利要求1所述的设备,其中所述控制器进一步经配置以致使所述设备:
向所述存储器装置的主机装置指示所述存储器装置的所述电源电压低于所述第二电压阈值;及
至少部分地基于所述指示从所述主机装置接收以所述第二模式操作所述存储器装置的指示,其中以所述第二模式操作所述存储器装置至少部分地基于接收所述指示。
12.根据权利要求11所述的设备,其中:
以所述第二模式操作所述存储器装置的所述指示包括减少与所述存储器装置相关联的电流限制的指示;及
为了以所述第二模式操作所述存储器装置,所述控制器经配置以致使所述设备将与所述存储器装置相关联的电流消耗限制为低于所述电流限制。
13.根据权利要求1所述的设备,其中所述控制器进一步经配置以致使所述设备:
在以所述第二模式操作所述存储器装置同时,检测所述电源电压低于所述第一电压阈值;及
至少部分地基于检测到所述电源电压低于所述第一电压阈值来去激活所述存储器装置。
14.根据权利要求1所述的设备,其中所述控制器进一步经配置以致使所述设备:
至少部分地基于从主机装置或与所述控制器耦合的一组一或多个一次性可编程存储元件接收的信令来设置所述第一电压阈值、所述第二电压阈值或两者的值。
15.根据权利要求1所述的设备,其进一步包括:
第一比较器,其与所述电源电压及所述控制器耦合,且经配置以将所述电源电压与所述第一电压阈值进行比较,其中所述控制器经配置以致使所述设备至少部分地基于来自所述第一比较器的输出来检测所述电源电压高于所述第一电压阈值;及
第二比较器,其与所述电源电压及所述控制器耦合,且经配置以将所述电源电压与所述第二电压阈值进行比较,其中所述控制器经配置以致使所述设备至少部分地基于来自所述第二比较器的输出来检测所述电源电压低于所述第二电压阈值。
16.一种设备,其包括:
主机装置,其经配置以与存储器装置耦合,其中所述主机装置经配置以:
将多个存取指令发射到所述存储器装置;
在发射所述多个存取指令之后,接收所述存储器装置的电源电压在第一电压阈值与第二电压阈值之间的指示;及
响应于所述指示,向所述存储器装置发射至少部分地基于所述存储器装置的所述电源电压在所述第一电压阈值与所述第二电压阈值之间的信令。
17.根据权利要求16所述的设备,其中为了发射所述信令,所述主机装置经配置以:
向所述存储器装置发射减缩与所述存储器装置相关联的电流限制的指示。
18.根据权利要求16所述的设备,其中所述主机装置进一步经配置以:
从所述存储器装置接收指示与所述存储器装置相关联的缩减电流限制的信令。
19.根据权利要求16所述的设备,其中:
所述多个存取命令包括一或多个存取命令,所述存取命令各自用于来自横跨存储器裸片的多个平面的数据;及
为了发射所述信令,所述主机装置经配置以发射存取命令集,所述存取命令各自用于来自所述存储器裸片的相应平面的数据。
20.根据权利要求16所述的设备,其中为了发射所述信令,所述主机装置经配置以:
将第一存取指令发射到所述存储器装置;及
相对于所述第一存取命令延迟地向所述存储器装置发射第二存取命令,其中所述延迟至少部分地基于所述存储器装置的所述电源电压在所述第一电压阈值与所述第二电压阈值之间。
21.根据权利要求16所述的设备,其中:
所述多个存取命令包括一或多个存取命令,所述存取命令各自对应于第一数据量;且
为了发射所述信令,所述主机装置经配置以发射存取命令集,所述存取命令各自对应于小于所述第一数据量的第二数据量。
22.一种非暂时性计算机可读媒体,其存储包括指令的代码,所述指令在由电子装置的处理器执行时致使所述电子装置:
至少部分地基于所述存储器装置的电源电压超过第一电压阈值及第二电压阈值,以第一模式操作存储器装置;
在以所述第一模式操作所述存储器装置时,检测所述电源电压在所述第一电压阈值与所述第二电压阈值之间;及
至少部分地基于检测到所述电源电压在所述第一电压阈值与所述第二电压阈值之间,以第二模式操作所述存储器装置,所述第二模式对应于相对于所述第一模式的所述存储器装置的缩减性能。
23.根据权利要求22所述的非暂时性计算机可读媒体,其中以所述第二模式操作所述存储器装置的所述指令在由所述电子装置的所述处理器执行时致使所述电子装置:
限制与所述存储器装置相关联的电流消耗。
24.根据权利要求22所述的非暂时性计算机可读媒体,其中:
以所述第一模式操作所述存储器装置的所述指令在由所述电子装置的所述处理器执行时致使所述电子装置支持对所述存储器装置的存储器裸片内的第一数量的平面的并发存取;及
以所述第二模式操作所述存储器装置的所述指令在由所述电子装置的所述处理器执行时致使所述电子装置支持对所述存储器裸片内的第二数量的平面的并发存取,所述第二数量小于所述第一数量。
25.根据权利要求22所述的非暂时性计算机可读媒体,其中所述指令在由所述电子装置的所述处理器执行时进一步致使所述电子装置:
向所述存储器装置的主机装置指示所述存储器装置的所述电源电压低于所述第二电压阈值;
至少部分地基于所述指示从所述主机装置接收以所述第二模式操作所述存储器装置的指示;及
至少部分地基于接收到所述指示以所述第二模式操作所述存储器装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/065,359 US11393542B2 (en) | 2020-10-07 | 2020-10-07 | Reduced-voltage operation of a memory device |
US17/065,359 | 2020-10-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114400034A true CN114400034A (zh) | 2022-04-26 |
Family
ID=80932583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111160438.2A Pending CN114400034A (zh) | 2020-10-07 | 2021-09-30 | 存储器装置的降压操作 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11393542B2 (zh) |
CN (1) | CN114400034A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3104276B1 (fr) * | 2019-12-05 | 2022-04-29 | St Microelectronics Grenoble 2 | Procédé de contrôle d’alimentation |
US11393542B2 (en) * | 2020-10-07 | 2022-07-19 | Micron Technology, Inc. | Reduced-voltage operation of a memory device |
US11763860B2 (en) * | 2021-12-16 | 2023-09-19 | Microsoft Technology Licensing, Llc | Multi-port SDRAM |
US20230266899A1 (en) * | 2022-02-23 | 2023-08-24 | Nvidia Corporation | System level hardware mechanisms for dynamic assist control |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120117391A1 (en) * | 2010-11-10 | 2012-05-10 | Stmicroelectronics Sa | Method and System for Managing the Power Supply of a Component |
CN103198861A (zh) * | 2012-01-06 | 2013-07-10 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与控制方法 |
JP2014123185A (ja) * | 2012-12-20 | 2014-07-03 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
CN104380381A (zh) * | 2012-05-14 | 2015-02-25 | 桑迪士克科技股份有限公司 | 存储器芯片电力管理 |
US9461562B1 (en) * | 2012-02-24 | 2016-10-04 | Cypress Semiconductor Corporation | Low voltage detector |
US9477586B1 (en) * | 2011-11-03 | 2016-10-25 | Altera Corporation | Power-aware memory controller circuitry |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8228753B2 (en) * | 2009-07-29 | 2012-07-24 | Stec, Inc. | System and method of maintaining data integrity in a flash storage device |
US9471120B1 (en) * | 2015-07-27 | 2016-10-18 | Freescale Semiconductor, Inc. | Power management controller for integrated circuit |
US11393542B2 (en) * | 2020-10-07 | 2022-07-19 | Micron Technology, Inc. | Reduced-voltage operation of a memory device |
-
2020
- 2020-10-07 US US17/065,359 patent/US11393542B2/en active Active
-
2021
- 2021-09-30 CN CN202111160438.2A patent/CN114400034A/zh active Pending
-
2022
- 2022-07-13 US US17/864,041 patent/US11763897B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120117391A1 (en) * | 2010-11-10 | 2012-05-10 | Stmicroelectronics Sa | Method and System for Managing the Power Supply of a Component |
US9477586B1 (en) * | 2011-11-03 | 2016-10-25 | Altera Corporation | Power-aware memory controller circuitry |
CN103198861A (zh) * | 2012-01-06 | 2013-07-10 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与控制方法 |
US9461562B1 (en) * | 2012-02-24 | 2016-10-04 | Cypress Semiconductor Corporation | Low voltage detector |
CN104380381A (zh) * | 2012-05-14 | 2015-02-25 | 桑迪士克科技股份有限公司 | 存储器芯片电力管理 |
JP2014123185A (ja) * | 2012-12-20 | 2014-07-03 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20220415410A1 (en) | 2022-12-29 |
US20220108755A1 (en) | 2022-04-07 |
US11763897B2 (en) | 2023-09-19 |
US11393542B2 (en) | 2022-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11763897B2 (en) | Reduced-voltage operation of a memory device | |
CN113760183A (zh) | 存储器系统的存取操作状态信令 | |
US11714563B2 (en) | Volatile register to detect power loss | |
US20220398024A1 (en) | Dynamic interval for a memory device to enter a low power state | |
US20230043140A1 (en) | Status check using chip enable pin | |
US11886266B2 (en) | Dynamic power control | |
US20230266909A1 (en) | Operating memory die based on temperature data | |
US11995342B2 (en) | Host initiated garbage collection | |
US11682469B2 (en) | Techniques for data programming | |
US11934692B2 (en) | Write booster buffer and hibernate | |
US20220229574A1 (en) | Data migration techniques | |
US11899938B2 (en) | Techniques to reduce write amplification | |
CN115705915A (zh) | 用于存储器系统的动态错误控制配置 | |
US20230359538A1 (en) | Performance benchmark for host performance booster | |
US11726863B2 (en) | Memory data correction using multiple error control operations | |
US11929107B2 (en) | Techniques for memory cell refresh | |
US11662943B2 (en) | Adjustable media management | |
WO2022226783A1 (en) | Dynamic voltage supply for memory circuit | |
WO2022193272A1 (en) | Determining offsets for memory read operations | |
CN115376572A (zh) | 用于受管理存储器的高级断电通知 | |
CN115731976A (zh) | 存储器接口的速率调整 | |
CN116364157A (zh) | 受管理存储器系统的电压检测 | |
CN114077399A (zh) | 检测页面错误通信量 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20220426 |