CN117677925A - 策略存储器单元可靠性管理 - Google Patents

策略存储器单元可靠性管理 Download PDF

Info

Publication number
CN117677925A
CN117677925A CN202280049827.4A CN202280049827A CN117677925A CN 117677925 A CN117677925 A CN 117677925A CN 202280049827 A CN202280049827 A CN 202280049827A CN 117677925 A CN117677925 A CN 117677925A
Authority
CN
China
Prior art keywords
memory
memory cells
flip
precharge
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280049827.4A
Other languages
English (en)
Inventor
M·斯福尔津
D·巴卢智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN117677925A publication Critical patent/CN117677925A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本文描述与预充电时翻转停用操作相关的系统、设备及方法。在实例中，预充电时翻转停用操作可包含激活存储器装置中的一组存储器单元以执行存储器存取。所述存储器装置能够包含对应于所述存储器装置的存储器单元阵列的相应部分的多组存储器单元。所述预充电时翻转停用操作能够进一步包含接收指示对所述多组存储器单元中的一组的预充电操作的命令的信令。所述信令能够包含指示是否停用对所述一组存储器单元的随机执行的翻转操作的一或多个位。所述预充电时翻转停用操作能够包含，响应于所述一或多个位指示停用所述翻转操作，在不对所述一组存储器单元随机执行所述翻转操作的情况下执行所述预充电操作。

Description

策略存储器单元可靠性管理
技术领域
本公开大体上涉及用于管理策略存储器单元可靠性的设备、系统及方法。
背景技术
存储器装置通常被提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器可需要电力来维护其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未被供电时留存所存储数据来提供持久数据并且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。
存储器装置可耦合到主机(例如，主机计算装置)以存储数据、命令及/或指令供主机在计算机或电子系统操作时使用。举例来说，在计算或其它电子系统的操作期间，可在主机与存储器装置之间传送数据、命令及/或指令。
附图说明
图1说明根据本公开的数个实施例的包含存储器系统的实例计算系统。
图2说明根据本公开的数个实施例的包含布置成行的存储器单元的实例功能图。
图3是根据本公开的数个实施例的用于执行存储器操作的实例功能框时序图。
图4说明根据本公开的数个实施例的对应于策略存储器单元可靠性管理的流程图。
图5说明根据本公开的数个实施例的表示用于存储器激活时序管理的实例方法的图。
具体实施方式
本文描述与经由停用预充电时翻转操作来进行策略存储器单元可靠性管理相关的系统、设备及方法。存储器装置的存储器单元可被编程为目标(例如，所需)数据状态。例如，可在页面中的存储器单元的电荷存储结构(例如，浮动栅极或替换栅极)上放置电荷或从其移除电荷，以将存储器单元编程为特定数据状态(例如，存储数据)。为了提高装置可靠性，可在预充电操作期间翻转存储在存储器装置中的一行数据的数据模式(例如，可逆转数据模式或使其相反，例如每一“0”可被更改为“1”，且每一“1”可更改为“0”)。此翻转可被称为预充电时翻转(FOP)操作。如此做，可抵消由存储在存储器单元中的数据所产生的印记。印记可指代由相同数据值存储在存储器单元中达特定时间段或相同数据值反复存储到存储器单元从而在存储器单元中引起所述数据值的印记而引起的效应。此外，可抵消增强印记及疲劳现象。
虽然在预充电操作期间对数据模式执行翻转可抵消印记问题，但在执行错误校正操作时，存储器单元的数据的状态(无论翻转还是未翻转)可能会成为问题。错误校正操作可用于检测存储在存储器单元中的数据中的错误，且确定是否恢复数据、替换不再可靠的存储器页面及/或执行额外存储器错误补救。作为实例，错误校正操作可通过写入及读取不同模式(例如，全0、全1、棋盘)来执行数个检查，以检查整行单元、整列单元等以确定存储器单元是否运转失灵或因使用而磨损。如果确定行或列出错，那么可执行邻近行及/或列的检查。“全0”模式可指代将“0”写入到存储器单元的全部或特定部分，且“全1”模式可指代将“1”写入到存储器单元的全部或特定部分。棋盘模式可指代类似棋盘的模式且可由以下位矩阵指示：
010101
101010
010101
101010
然而，确定存储在存储器单元中的数据是否被翻转可使错误校正过程复杂化。通过提供在执行此类错误校正操作时停用FOP操作的能力，可简化错误校正操作且提高结果的准确性。此外，在停用FOP操作时，可更容易检测“固定1”或“固定0”存储器单元(例如，出现错误使得不能分别覆写逻辑值“1”或逻辑值“0”的存储器单元)。
在存储器单元激活时序的过程中，可对存储器单元执行激活操作以打开存储器单元用于读取。在激活之后，可对存储器单元执行读取操作。在激活及/或读取之后，可对存储器单元执行预充电操作以便关闭存储器单元。可结合预充电操作执行FOP操作。如本文所使用，打开页面是指根据打开页面策略操作的页面，所述打开页面策略允许存储器控制器在读取操作或写入操作之后使存储器页面保持打开达一定时间量。如本文所使用的，关闭页面是指根据关闭页面策略操作的页面，所述关闭页面策略确保存储器页面在读取操作或写入操作之后被立即关闭。
如本文所使用，“一组存储器单元”或“组”是指存储器单元的物理布置，例如一行存储器单元或一行存储器单元的一部分，以及存储器单元的其它可能配置。如本文所使用，“一行存储器单元”或“行”是指可(例如，经由存取线)一起激活的存储器单元的布置。每一行可包含数个页面。如本文所使用，术语“页面”及“存储器单元的页面”可互换使用。如本文所使用，“页面”是指被编程及/或感测的单位(例如，作为功能群组一起编程及/或感测的数个存储器单元)。在一些实施例中，每一行(或行的子集)可包括存储器单元的一个页面。
在一些实施例中，存储器系统可为与计算快速链路(CXL)兼容的存储器系统(例如，存储器系统可包含PCIe/CXL接口)。CXL是经设计以加速下一代数据中心性能的一种高速中央处理单元(CPU)到装置及CPU到存储器互连件。CXL技术维持CPU存储器空间与附接装置上的存储器之间的存储器一致性，这允许资源共享以实现更高的性能、降低的软件堆栈复杂性及更低的总体系统成本。
CXL经设计为用于高速通信的行业开放标准接口，因为加速器越来越多地用于补充CPU以支持例如人工智能及机器学习等的新兴应用。CXL技术构建在外围组件互连快速(PCIe)基础结构上，从而利用PCIe物理及电接口在例如输入/输出(I/O)协议、存储器协议(例如，最初允许主机与加速器共享存储器)及一致性接口的领域中提供高级协议。在一些实施例中，CXL技术可包含多个I/O通路，其经配置以按每秒大约三十二(32)千兆的传送速率将多个命令传输到存储器控制器外部的电路系统或从所述电路系统传送命令。在另一实施例中，CXL技术可包括耦合到多个I/O通路的外围组件互连快速(PCIe)5.0接口，其中存储器控制器用以根据计算快速链路存储器系统经由PCIe 5.0接口来接收涉及存储器装置、第二存储器装置或其任一组合中的至少一者的命令。
在本公开的以下详细描述中，参考形成本公开的一部分的附图，并且在附图中通过说明的方式展示可如何实践本公开的一或多个实施例。对这些实施例进行足够详细的描述以使所属领域的一般技术人员能够实践本公开的实施例，并且应理解，可利用其它实施例，并且在不脱离本公开的范围的情况下可进行过程改变、电气改变及/或结构改变。
如本文所使用，例如，特别是关于图式中的参考数字的例如“P”的指示符指示可包含一定数目的特定特征。还应理解，本文使用的术语是仅用于描述特定实施例的目的，并且不意在是限制性的。如本文所使用，单数形式“一(a/an)”及“所述”可包含单数及复数指示物，除非上下文另有明确指示。另外，“数个”、“至少一个”及“一或多个”(例如，数个声音装置)可指代一或多个声音装置，而“多个”希望指代多于一个此类事物。此外，贯穿本申请案以允许意义(即，有可能、能够)而不以强制意义(即必须)使用词语“可”及“可能”。术语“包含”及其派生词表示“包含(但不限于)”。术语“经耦合”及“耦合”表示直接或间接物理连接，或用于存取及移动(传输)命令及/或数据，视上下文而定。
本文中的图式遵循编号惯例，其中第一个或前几个数字对应于图号且其余数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。在本文中，一群组或多个类似元件或组件通常可用单个元件号来指代。举例来说，多个参考元件203-0、…、203-M(例如，203-0到203-M)可统称为203。将了解，在本文的各种实施例中展示的元件可被添加、交换及/或消除，以便提供本公开的数个额外实施例。另外，在图式中提供的元件的比例及/或相对尺度意在说明本公开的各种实施例，并且不应以限制性意义来理解。
图1说明根据本公开的数个实施例的包含存储器系统110的实例计算系统100。如本文所使用，举例来说，“设备”可指代(但不限于)各种结构或结构组合中的任一者，例如电路或电路系统、裸片或若干裸片、模块或若干模块、装置或若干装置或系统或若干系统。在一些实施例中，计算系统100可包含包括存储器控制器115及存储器装置130、140的存储器系统110。计算系统100可耦合到主机系统120。
在一些实施例中，存储器控制器115可经配置以管理DRAM存储器装置。存储器装置130、140可为计算系统100提供主存储器，或可在整个计算系统100中用作额外存储器或存储装置。在一些实施例中，存储器装置130、140可为铁电场效应晶体管(FeFET)存储器装置。在另一实施例中，存储器装置130、140可为动态随机存取存储器(DRAM)、铁电随机存取存储器(FeRAM)或电阻式随机存取存储器(ReRAM)装置或其任一组合。存储器装置130、140可包含一或多个存储器单元阵列，例如，易失性及/或非易失性存储器单元。在各种实施例中，存储器装置130、140可包含至少一个易失性存储器单元阵列。实施例不限于特定类型的存储器装置。例如，存储器装置可包含RAM、ROM、DRAM、SDRAM、PCRAM、RRAM及快闪存储器等。尽管展示为两个存储器装置130、140，但将了解，在本公开的范围内考虑单个存储器装置或三个或更多个存储器装置。
存储器系统110可为存储装置、存储器模块或存储装置及存储器模块的混合体。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可为计算装置，例如台式计算机、膝上型计算机、服务器、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它交通工具)、具有物联网(IoT)能力的装置、嵌入式计算机(例如，包含在交通工具、工业装备或联网商业装置中的计算机)，或包含存储器及处理装置的此类计算装置。
计算系统100可包含耦合到一或多个存储器系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器系统110。如本文使用，“耦合到”或“与…耦合”通常是指组件之间的连接，其可为间接通信连接(例如，具有中间组件)或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接及类似者的连接。
主机系统120可包含处理器芯片组及由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，SSD控制器)及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120例如使用存储器系统110来执行命令。如本文所使用，术语“命令”是指来自存储器系统的用以执行任务或功能的指令。例如，存储器系统110的存储器控制器115可使处理装置117基于给定命令来执行任务。在一些实施例中，命令可包含存储器请求。也就是说，命令可为从存储器装置(例如，第二存储器装置130及/或第一存储器装置140)读取数据及/或向所述存储器装置写入数据的请求。主机系统120例如可基于命令(例如，存储器请求)而将数据写入到存储器系统110且从存储器系统110读取数据。
主机系统120可经由物理主机接口耦合到存储器系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(SATA)接口、外围组件互连快速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)、小型计算机系统接口(SCSI)、双数据速率(DDR)存储器总线、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM插槽接口)、开放式NAND快闪接口(ONFI)、双数据速率(DDR)、低功率双数据速率(LPDDR)或任何其它接口。物理主机接口可用于在主机系统120与存储器系统110之间传输数据。主机系统120可进一步利用NVM快速(NVMe)接口来在存储器系统110通过PCIe接口与主机系统120耦合时存取组件(例如，存储器装置130、140)。所述物理主机接口可提供用于在存储器系统110与主机系统120之间传递控制、地址，数据及其它信号的接口。一般来说，主机系统120可经由同一通信连接、多个单独通信连接及/或通信连接的组合来存取多个存储器系统。
在各种实施例中，存储器控制器115可产生状态信息，其可例如经由边带通道157被传送到主机系统120或从主机系统120传送。边带通道157可独立于(例如，与之分离)可用于在主机系统120与存储器装置110之间传送(例如，传递)DDR命令及/或NVM命令的双倍数据速率(DDR)存储器接口及/或非易失性存储器快速(NVMe)接口。也就是说，在一些实施例中，边带通道157可用于将引起位向量操作的执行的命令从主机系统120传送到存储器装置110，而控制总线(未说明)用于将DRAM命令及/或NVM命令从主机系统120传送到存储器装置110。存储器装置130、140可包含不同类型的非易失性存储器装置及/或易失性存储器装置的任一组合。易失性存储器装置的实例可为(但不限于)随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)。
非易失性存储器装置的一些实例可包含(但不限于)只读存储器(ROM)、相变存储器(PCM)、自选择存储器、其它硫属化物基存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、氧化物基RRAM(OxRAM)、或非(NOR)快闪存储器以及电可擦除可编程只读存储器(EEPROM)。
存储器装置130、140中的一者可包含一或多个存储器单元阵列。一种类型的存储器单元(例如单电平单元(SLC))可每单元存储一个位。其它类型的存储器单元(例如多电平单元(MLC)、三电平单元(TLC)、四电平单元(QLC)及五电平单元(PLC))可每单元存储多个位。在一些实施例中，存储器装置130、140中的每一者可包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC或此任一组合。在一些实施例中，特定存储器装置可包含存储器单元的SLC部分及MLC部分、TLC部分、QLC部分或PLC部分。存储器装置130、140的存储器单元可被分组为可指代用于存储数据的存储器装置的逻辑单元的页面。在一些实施例中，存储器单元的页面可由一或多行存储器单元组成。另外，一行存储器单元可由一或多组存储器单元组成。
存储器控制器115(或为简单起见控制器115)可与存储器装置130、140通信以执行例如在存储器装置130、140处读取数据、写入数据或擦除数据的操作以及其它此类操作。存储器控制器115可包含例如一或多个集成电路及/或离散组件、缓冲存储器或其组合的硬件。硬件可包含具有专用(即，硬编码)逻辑的数字电路系统以执行本文所描述的操作。存储器控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)，专用集成电路(ASIC)等)或其它合适处理器。
尽管实例存储器系统110已在图1中被说明为包含存储器控制器115，但在本公开的另一实施例中，存储器系统110不包含存储器控制器115，而是可依赖于外部控制(例如，由外部主机或由与存储器系统分离的处理器或控制器提供)。
一般来说，存储器控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换为指令或适当命令以实现对存储器装置130及/或存储器装置140的期望存取。存储器控制器115可负责其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及错误纠正代码(ECC)操作、加密操作、高速缓存操作以及与存储器装置130、140相关联的逻辑地址(例如，逻辑块地址(LBA)、名称空间)与物理地址(例如，物理块地址、物理媒体地址)之间的地址转译。存储器控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收的命令转换为命令指令以存取第二存储器装置130及/或第一存储器装置140，以及将与第二存储器装置130及/或第一存储器装置140相关联的响应转换为用于主机系统120的信息。
存储器系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器系统110可包含可从存储器控制器115接收地址并解码所述地址以存取第二存储器装置130及/或第一存储器装置140的高速缓存或缓冲器(例如，DRAM)及地址电路系统(例如，行解码器及列解码器)。
如本文所论述，由于对一组存储器单元的重复存取，存储器系统110可经历电荷泄漏及/或寄生电流。在一些例子中，电荷泄漏及/或寄生电流可导致与所述一组存储器单元相关联的页面中的数据损坏及/或致使与所述一组存储器单元相关联的页磨损。在一些实施例中，存储器控制器115可使用错误检测操作来检测及缓解由于电荷泄漏及/或寄生电流而导致的数据中的错误。存储器控制器115还可引起所存储的数据在预充电时的翻转以便提高存储器系统110的可靠性。然而，(在FOP操作期间)数据的翻转可使错误校正操作复杂化或防止错误校正操作的完全完成。为了提高错误校正操作的可靠性及效率，存储器控制器115可在某些情况下(例如，在执行错误校正操作期间)以及在其它情形下导致FOP操作的停用。
例如，在一些实施例中，存储器控制器115可接收与存储器装置(例如，第二存储器装置130及/或第一存储器装置140)中的一组存储器单元相关联的第一命令，所述存储器装置包含对应于存储器的存储器单元阵列的相应部分的多组存储器单元。所述命令可与从存储器系统110读取数据的请求(例如，读取请求)或将数据写入到存储器系统110的请求(例如，写入请求)相关联。存储器控制器115可响应于所述命令而激活所述一组存储器单元以执行存储器的存储器存取。例如，存储器控制器115可致使所述一组存储器单元激活以将数据写入到存储器装置。类似地，存储器控制器115可致使所述一组存储器单元激活以读取存储在存储器装置上的数据。如本文所使用，术语“激活”是指打开行、组及/或页面以允许在打开后读取行、组或页面的数据及/或将数据写入到行、组或页面的动作。例如，可在存储器单元的行、组及/或页面上断言一或多个行存取命令以致使由存储器单元存储的数据(例如，电荷)由与存储器装置相关联的电路系统读取。
存储器控制器115可接收与一组存储器单元相关联的第二命令。第二及/或后续命令可响应于第二命令及/或后续命令而致使激活同一组存储器单元(例如，与和第一命令相关联的存储器单元相同的一组存储器单元)以执行存储器存取。在响应于第二命令执行存储器存取(即，第二存储器存取)之前，存储器控制器115可对一组存储器单元进行预充电。在一些实施例中，存储器控制器115可在响应于第一命令执行存储器存取之后对所述一组存储器单元进行预充电以去激活所述一组存储器单元。如本文所使用，术语“预充电”是指将电压施加到耦合到存储器单元的位线(例如，数字线)以关闭打开组、行及/或页面以将所述组、行或页面置于空闲状态的动作。在一些实例中，例如当执行不与错误校正相关的操作时，可执行预充电时翻转(FOP)操作以便提高所述一组存储器单元的可靠性(例如，通过在每一存取/读取/预充电周期处存储不同数据值)。在一些实例中，当执行错误校正操作时，可停用FOP操作以便高效且可靠地执行错误校正操作。
存储器控制器115可在预充电操作之后响应于第二命令而激活一组存储器单元以执行第二存储器存取(执行或未执行FOP操作，这取决于正被执行的存储器操作的类型)。在一些实施例中，存储器控制器115可通过将感测电压施加到一组存储器单元中的存储器单元来执行第二存储器存取。例如，存储器控制器115可通过将感测电压施加到一组存储器单元施加来激活一组存储器元件以从存储器系统110读取数据(例如，读取请求)或将数据写入到存储器系统110的请求(例如，写入请求)。在其中执行不与错误校正相关的存储器操作的实例中，可存取用于指示数据是否已被翻转的一或多个位(例如，数据单位)并使用所述位来确定是使用所存储的实际数据值还是翻转所存储数据值以便供存储器系统110使用。在其中执行错误校正操作的实例中，存储在执行预充电操作的命令内的一或多个位(例如，数据单位)可指示停用FOP操作。
图2说明根据本公开的数个实施例的包含布置成行的存储器单元的实例功能图221。功能图221可结合计算机系统(例如，图1的计算机系统100)使用。功能图221可在数个存储器装置(例如，例如图1中的存储器装置130、140)内。所述功能图可包含存储器单元203-0到203-M的阵列209、行解码器223、行缓冲器225、多个感测放大器206-1到206-U及多路复用器227。
阵列209包含耦合到存取线204-0、204-1、204-2、204-3、204-4、204-5、204-6、…、204-R(统称为存取线204)的行及感测线205-0、205-1、205-2、205-3、205-4、205-5、205-6、205-7、…、205-S(统称为感测线205)的列的存储器单元(统称为存储器单元203，且更具体地称为203-0到203-J)。存储器单元阵列209不限于特定数目个存取线及/或感测线，且术语“行”及“列”的使用并不意指存取线及/或感测线的特定物理结构及/或定向。尽管未绘出，但存储器单元的每一列可与一对对应互补感测线相关联。
存储器单元的每一列可耦合到数个相应感测放大器206-0、206-1、206-2、206-3、206-4、206-5、206-6、206-7…、206-U，所述感测放大器耦合到相应感测线205-0、205-1、205-2、205-3、205-4、205-5、205-6、205-7、…、205-S。相应感测放大器206中的每一者耦合到用于存储从存储器单元203存取的数据的行缓冲器225。作为实例，可通过解码线选择性地激活存储器单元203以将由相应感测放大器206-0到206-U感测的数据传送到行缓冲器255。
在一些实施例中，存储器控制器(例如图1中的存储器控制器115)可接收第一命令且在耦合到存取线204-)的第一行单元上启动第一激活。第一行单元的激活可启动一或多个存储器装置的存储器存取。如本文所使用，行的激活可包含所有行的激活或行的子集的激活。例如，行的激活可包含激活行中每一单元203-0、203-1、203-2、203-3、203-4、…、203-M的所有晶体管或可包含激活一行上的一些但不是所有晶体管(单元203-0到203-M的子集)。行的激活(或类似地行的子集的激活)可允许在行上存储信息或从行存取信息。
在一些实施例中，如在图2中所说明，多路复用器227可用于选择行缓冲器225中对应于一列单元的特定数据。作为实例，可将行地址输入到行解码器223以指示待存取哪个行且可将列地址输入到多路复用器227以指示待选择的与行缓冲器225中的列相关联的哪些数据，使得可选择来自特定单元的特定数据。所选择数据可从多路复用器227传送出来。
例如，存储器控制器可在第一行221-1上的第一激活225-1及第四时间段224-4之后更改逻辑状态(例如，将逻辑状态从“1”切换到“0”)。然而，如本文所使用，逻辑状态不限于“1”或“0”且可包含其它值/类型的逻辑状态。
图3是根据本公开的数个实施例的用于执行存储器操作的实例功能框时序图331。时序图331说明在执行一组存储器单元的激活(“ACT”)335(其打开所述一组或一行存储器单元)、读取操作(“READ”)336、预充电操作(“PRE”)337(其关闭所述行存储器单元)以及额外激活(“ACT”)338的特定时间段处的数据总线(例如，DQ总线)332及命令/地址(“CA”)总线333。激活335与读取操作336之间的第一时间段339-1被称为激活延时，其包含在感测放大器内执行激活及感测放大的时间。第二时间段339-2可为存取列的时间段且可被称为“tCL”。tCL代表CAS延时的时间且是读取已打开行的存储器存储器系统的第一位所需的周期数。所组合的第一时间段339-1及第二时间段339-2可被称为“tRCD”，其是指用于打开一行存储器单元及存取一列的最小时钟周期数。数据传送334发生在第二时间段339-2之后。在一些实例中，所组合的第一时间段339-1及第二时间段339-2对于新兴存储器可为大约75纳秒(ns)，对于LPDDR5可为18ns，且对于DDR5可为14ns。数据传送334可在大约8ns内发生。数据传送334可被称为tCCD(指由于突发I/O选通而导致的最小列到列命令延迟)且可为每秒突发长度(BL/s)。作为实例，BL可等于16或32且以秒为单位的速度可为I/O总线的速度。此外，作为实例，如果速度等于4千兆传送(GT)/秒)且BL＝32，那么tCCD＝32T/4GT/s＝8ns。
在一些实施例中，第三时间段339-3可指激活335与预充电操作337(“ROW CLOSE”)之间的时间段。第三时间段339-3可被称为恢复延时，其包含存储器单元的激活335、感测放大及恢复。此恢复延时可称为“tRAS”且是指行活动命令与发出预充电命令之间使用的最小周期数。在一些实例中，第三时间段339-3可为大约95ns。第四时间段339-4可为预充电操作337与另一行或一组存储器单元的额外激活(“ROW OPEN”)338之间的时间。第四时间段339-4可被称为预充电延时且包含预充电操作337与后续激活338之间的延时。执行这些操作的总时间段339-5可被称为“tRC”，其是指存储体周期时间且是存储器行完成整个周期所需的最小周期数。作为实例，新兴存储器的tRC可为60ns，针对LPDDR5的tRC可为约60ns，且针对DDR5的tRC可为约25ns。
如上文描述，在一些实施例中，可在预充电操作337之前或之后随机执行翻转操作以便以随机间隔改变存储在存储器单元中的内容以提高存储器单元的可靠性。如由箭头339-6所说明，随机预充电时翻转(FOP)可在预充电操作点处发生，且一或多个位(例如，数据单位)可存储在存储器系统中以便跟踪数据的哪些部分已被翻转。在从存储器系统读出数据时，可存取指示数据是否已被翻转的一或多个位(例如，数据单位)且可使数据保持原样(响应于数据单位指示数据未被翻转)或翻转(响应于数据单位指示数据已被翻转)。以此方式，主机或用户可接收适当数据且翻转操作可确保数据在存储在存储器系统中时更可靠。
然而，当对存储器单元执行错误校正操作时，检查存储在存储器单元中的数个不同模式的操作可在执行预充电操作时发生随机翻转操作的情况下被复杂化或者产生更多错误。例如，在错误校正操作期间可执行数个激活及预充电操作且如果错误校正操作试图在特定模式中存储全0、全1或两者的组合，那么当关于应存储在所述存储器单元中的内容进行检查时，所述位或模式的翻转可提供错误。为了避免这种情况，可通过将FOP数据单位(例如，位)插入请求错误校正操作的命令中来停用FOP操作。以此方式，错误校正命令将包含指示不执行随机FOP操作的数据单位且可在检测不到假错误的情况下执行错误校正操作。
图4说明根据本公开的数个实施例的对应于策略存储器单元可靠性管理的流程图441。在结合图4描述的实施例中，可使用耦合到主机(例如，主机120)且包含存储器控制器(例如，控制器115)、处理装置(例如，处理装置117)及存储器装置(例如，第一存储器装置140及第二存储器装置130)的计算机系统(例如，计算机系统100)。
在442处，流程图441包含激活存储器装置中的一组存储器单元以执行存储器存取。存储器装置可包含存储器阵列的多个存储器单元，如与上文图1相关联描述。取决于正被执行的存储器操作，可激活一行存储器单元、来自一行的随机数目个存储器单元、多行存储器单元等。
在443处，流程图441对所述一组存储器单元执行存储器存取。存储器存取可包含存储器单元的读取操作且数据可存储在行缓冲器(例如图2中的行缓冲器225)中。行解码器及列解码器可用于选择存储数据的特定单元或单元行。
在444处，流程图441包含接收对所述一组存储器单元执行预充电操作的命令。预充电操作可为关闭存储器单元且防止进一步存取存储在存储器单元中的数据的操作。预充电操作可在完成上文描述的存储器存取或读取操作时启动。
在445处，流程图441包含确定数据单位是指示执行随机翻转操作还是停用随机翻转操作。在446处，可在不对所述一组存储器单元执行翻转操作的情况下执行预充电操作。在447处，流程图441包含响应于数据单位指示预充电时翻转(FOP)操作已被停用而执行随机预充电时翻转(FOP)操作以及预充电操作。作为实例，数据单位“0”可指示不停用翻转操作且翻转操作可与预充电操作一起随机执行。此外，数据单位“1”可指示停用预充电时翻转(FOP)操作且借此在不翻转数据的情况下执行预充电操作。
在448处，流程图441包含，响应于未为此预充电操作选择翻转操作(因为翻转操作是随机的且因此在未被随机选择时未被执行)，在不反转数据值的情况下对存储在所述一组存储器单元中的数据值执行预充电操作。在449处，流程图441包含，响应于为此特定预充电操作随机选择翻转操作，反转存储在所述一组存储器单元中的数据值。作为实例，数据值“0000”的模式将被反转为“1111”，“01010”的模式将反转为“10101”，依此类推。在450处，流程图441包含对经反转数据值执行预充电操作。
图5说明根据本公开的数个实施例的表示用于预充电时翻转停用操作的实例方法551的图。在一些实施例中，计算机系统(例如，计算机系统100)可包含存储器控制器(例如，图1的存储器控制器115)及处理装置(例如，图1的处理装置117)。当对存储在一行存储器单元中的数据值执行预充电操作时，存储器控制器可使处理装置停用预充电时翻转操作。
在552处，方法551描述存储器控制器可激活存储器装置中的一组存储器单元以执行存储器存取。存储器装置可包含对应于存储器装置的存储器单元阵列的相应部分的多组存储器单元。所述一组存储器单元可对应于存储器系统中的一行存储器单元或一页存储器单元。存储器控制器可接收用于执行一组存储器单元的读取请求及/或写入请求的命令。存储器控制器可激活一行存储器单元以存取一或多个存储器装置。例如，存储器控制器可将感测电压施加到一行存储器单元以激活一行存储器单元。在一些实例中，存储器装置可为经配置以根据CXL协议操作的与计算快速链路(CXL)兼容的存储器装置。在所述方法的一些另外实例中，可在激活所述一组存储器单元之后且在对所述一组存储器单元进行预充电之前对所述一组存储器单元执行读取操作。
在554处，方法551描述存储器控制器可接收指示用于对所述一组存储器单元的预充电操作的命令的信令。指示用于预充电操作的命令的信令可包含指示是否停用对所述一组存储器单元的随机执行的翻转操作的数据单位。在一些实例中，所接收信令可与非用户命令相关联。例如，信令可由并非由用户启动的命令启动。
在556处，方法551描述存储器控制器可至少部分基于信令来对所述一组存储器单元执行预充电操作。可响应于数据单位指示停用随机翻转操作来执行预充电操作。在方法551的另外实例中，可通过对所述一组存储器单元随机执行翻转操作来执行预充电操作。可响应于数据单位指示不停用翻转操作来随机执行翻转操作。在所述方法的一些实例中，方法551可进一步包含执行错误校正操作。错误校正操作的执行可使数据单位指示停用翻转操作。执行错误校正操作可包含将数个不同数据模式写入到所述一组存储器单元。此外，执行错误校正操作可包含从所述一组存储器单元读取数个不同数据模式。
尽管本文已经说明及描述特定的实施例，但是所属领域的一般技术人员将了解，经计算以实现相同结果的布置可代替所展示的特定实施例。本公开希望涵盖本公开的一或多个实施例的调适或变化。应了解，上述描述已以说明性方式而非限制性方式进行。所属领域的技术人员在审阅上文描述之后将明白上文实施例的组合及未在本文中明确描述的其它实施例。本公开的一或多个实施例的范围包含使用上述结构及过程的其它应用。因此，应参考所附权利要求书以及此权利要求书所享有的等效物的全范围确定本公开的一或多个实施例的范围。
在前述具体实施方式中，出于简化本公开的目的，将一些特征群组在单个实施例中。本公开的此方法不应解释为反映本公开的所公开实施例必须使用多于在每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书反映，发明标的物存在于少于单个所公开实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (18)

1.一种方法，其包括：
激活存储器装置中的一组存储器单元以执行存储器存取，所述存储器装置包括对应于所述存储器装置的存储器单元阵列的相应部分的多组存储器单元；
接收指示用于对所述多组存储器单元中的一组的预充电操作的命令的信令，其中所述信令包括指示是否停用对所述一组存储器单元的翻转操作的一或多个位；以及
至少部分基于所述信令而对所述一组存储器单元执行所述预充电操作。
2.根据权利要求1所述的方法，其进一步包括，响应于所述一或多个位指示不停用所述翻转操作，通过对所述一组存储器单元随机执行所述翻转操作来执行所述预充电操作。
3.根据权利要求1所述的方法，其中所述存储器装置经配置以根据计算快速链路(CXL)协议来操作。
4.根据权利要求1所述的方法，其进一步包括执行错误校正操作，其中所述错误校正操作的执行致使所述一或多个位指示停用所述翻转操作。
5.根据权利要求4所述的方法，其中执行所述错误校正操作包括将数个不同数据模式写入到所述一组存储器单元。
6.根据权利要求4所述的方法，其中执行所述错误校正操作包括从所述一组存储器单元读取数个不同数据模式。
7.根据权利要求1至6中任一权利要求所述的方法，其中所述一组存储器单元是一行存储器单元。
8.根据权利要求1至6中任一权利要求所述的方法，其中所述所接收信令与非用户命令相关联。
9.根据权利要求1至6中任一权利要求所述的方法，其进一步包括在激活所述一组存储器单元之后且在对所述一组存储器单元进行预充电之前读取所述一组存储器单元。
10.一种设备，其包括：
存储器控制器，其经配置以接收与存储器装置中的多个存储器单元相关联的命令；及
处理装置，其耦合到所述多个存储器单元，所述处理装置用以：
激活存储器装置中的一组存储器单元以执行存储器存取，所述存储器装置包括存储器阵列的多个存储器单元；
对所述一组存储器单元执行读取操作；
接收对所述一组存储器单元执行预充电操作的命令，其中所述命令包括指示是否停用对所述一组存储器单元的翻转操作的一或多个数据单位；以及
对所述一组存储器单元执行所述预充电操作。
11.根据权利要求10所述的设备，其中所述处理装置用以，响应于所述一或多个位指示不停用所述翻转操作，基于所述翻转操作的随机选择来确定是否执行所述翻转操作。
12.根据权利要求11所述的设备，其中所述处理装置用以，响应于确定执行所述翻转操作，反转存储在所述一组存储器单元中的数据值。
13.根据权利要求11所述的设备，其中所述处理装置用以使用所述经反转数据值对所述一组存储器单元执行所述预充电操作。
14.根据权利要求10至13中任一权利要求所述的设备，其进一步包括铁电场效应晶体管(FeFET)存储器装置。
15.根据权利要求10至13中任一权利要求所述的设备，其进一步包括动态随机存取存储器(DRAM)、铁电随机存取存储器(FeRAM)或电阻式随机存取存储器(ReRAM)装置或其任一组合。
16.一种系统，其包括：
主机；
存储器装置，其通过边带通道耦合到所述主机，所述存储器装置包括：
存储器阵列，其包括多个存储器单元；及
存储器控制器，其耦合到所述存储器阵列，所述存储器控制器用以：
激活存储器装置中的一组存储器单元以执行存储器存取，所述存储器装置包括存储器阵列的多个存储器单元；
对所述一组存储器单元执行所述存储器存取；
经由所述边带通道从所述主机接收命令，以对所述一组存储器单元执行预充电操作，其中所述命令包括指示是否停用对所述一组存储器单元的翻转操作的一或多个位；
对所述一组存储器单元执行所述预充电操作；以及
响应于所述一或多个位指示不停用所述翻转操作，基于所述翻转操作的随机选择来确定是否执行所述翻转操作。
17.根据权利要求16所述的设备，其中所述处理装置用以：
响应于确定执行所述翻转操作，反转存储在所述一组存储器单元中的所述数据值；以及
使用所述经反转数据值对所述一组存储器单元执行所述预充电操作。
18.根据权利要求16至17中任一权利要求所述的系统，其中所述处理装置用以：
从所述主机接收用以激活所述一组存储器单元的消息；以及
响应于接收到所述消息而激活所述一组存储器单元。
CN202280049827.4A 2021-07-19 2022-07-12 策略存储器单元可靠性管理 Pending CN117677925A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163223219P 2021-07-19 2021-07-19
US63/223,219 2021-07-19
PCT/US2022/036807 WO2023003725A1 (en) 2021-07-19 2022-07-12 Strategic memory cell reliability management

Publications (1)

Publication Number Publication Date
CN117677925A true CN117677925A (zh) 2024-03-08

Family

ID=84892216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280049827.4A Pending CN117677925A (zh) 2021-07-19 2022-07-12 策略存储器单元可靠性管理

Country Status (3)

Country Link
US (1) US20230016520A1 (zh)
CN (1) CN117677925A (zh)
WO (1) WO2023003725A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12026401B2 (en) * 2022-06-30 2024-07-02 Advanced Micro Devices, Inc. DRAM row management for processing in memory
US20240013822A1 (en) * 2022-07-10 2024-01-11 Micron Technology, Inc. Adjustable memory cell reliability management

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100597790B1 (ko) * 2005-05-04 2006-07-06 삼성전자주식회사 멀티레벨 불휘발성 반도체 메모리 장치 및 이에 대한데이터 독출방법
KR102048765B1 (ko) * 2013-01-15 2020-01-22 삼성전자주식회사 메모리 시스템의 동작 방법 및 메모리 시스템
US9823964B2 (en) * 2015-12-08 2017-11-21 Nvidia Corporation Method for memory scrub of DRAM with internal error correcting code (ECC) bits during either memory activate and/or precharge operation
US10923182B2 (en) * 2018-08-31 2021-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fixed-level charge sharing type LCV for memory compiler
KR102157671B1 (ko) * 2019-03-14 2020-09-18 연세대학교 산학협력단 단일 비트 라인을 이용하는 메모리 장치 및 그 제어 방법
CN112712839A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 读操作电路、半导体存储器和读操作方法
US11295797B1 (en) * 2020-11-24 2022-04-05 Micron Technology, Inc. Techniques to mitigate asymmetric long delay stress
US20230008833A1 (en) * 2021-07-09 2023-01-12 Stmicroelectronics International N.V. Serial word line actuation with linked source voltage supply modulation for an in-memory compute operation where simultaneous access is made to plural rows of a static random access memory (sram)
US20230305972A1 (en) * 2022-03-25 2023-09-28 Seagate Technology Llc Memory tunneling interface

Also Published As

Publication number Publication date
US20230016520A1 (en) 2023-01-19
WO2023003725A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US11282564B1 (en) Selective wordline scans based on a data state metric
US11662939B2 (en) Checking status of multiple memory dies in a memory sub-system
US11669451B2 (en) Multi-plane switching of non-volatile memory
US11775368B2 (en) Node coherency for storage related data
US20230016520A1 (en) Strategic memory cell reliability management
US11321173B2 (en) Managing storage of multiple plane parity data in a memory sub-system
US11137920B1 (en) Storing zones in a zone namespace on separate planes of a multi-plane memory device
US11699491B2 (en) Double interleaved programming of a memory device in a memory sub-system
US11681467B2 (en) Checking status of multiple memory dies in a memory sub-system
US20230393748A1 (en) Memory system refresh management
US12019550B2 (en) Concurrent page cache resource access in a multi-plane memory device
US20230067601A1 (en) Memory sub-system address mapping
US11604725B2 (en) Memory sub-system codeword addressing
US20220058135A1 (en) Logical-to-physical mapping
US20240013822A1 (en) Adjustable memory cell reliability management
US11579797B2 (en) Memory sub-system refresh
US20230395121A1 (en) Row hammer refresh operation
US11669456B2 (en) Cache release command for cache reads in a memory sub-system
US11693597B2 (en) Managing package switching based on switching parameters
US11742002B2 (en) Memory activation timing management
US11556261B2 (en) Memory stripe coding management
US20240053924A1 (en) Memory sub-system transfer queue retention
US20240029778A1 (en) Bank selection for refreshing
US20230073503A1 (en) Security file system for a memory system
US20240086067A1 (en) Conversion of access data based on memory device size

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination