CN115244855A - 改进的模数转换器 - Google Patents

Abstract

描述了一种流水线型ADC，该流水线型ADC不等待信号的残差稳定以被递送至流水线的下一级，因此以比常规速度更快的速度将信号传递到后续级。使用处理表示搜索空间的边界的信号的流水线型ADC。因此，每个级不一定接收如由先前级预处理的信号，而是接收如由先前级预处理的搜索空间边界。减少ADC的“搜索空间”相当于如在现有技术中在流水线的每个步骤中创建残差。即使在输出稳定之前将来自一个状态的残余搜索空间边界输出呈现给下一级，以这种方式操作的ADC也在没有误差的情况下操作，并且对于给定的电力和带宽可能运行得更快。

Description

改进的模数转换器

本申请要求于2020年3月9日提交的美国临时申请第62/987,085号和于2021年3月8日提交的美国申请第17/195,450号的优先权，上述申请通过引用以其全部内容并入本文中。

技术领域

本发明一般地涉及信号处理电路，更具体地涉及模数转换器(ADC)。

背景技术

如本领域所公知的，模数转换器(ADC)将模拟信号转换为数字信号。例如，ADC可以将输入模拟电压或电流转换成表示模拟电压或电流的大小的数字数值。因此，ADC必需能够找到该输入参数的值。

在某些情况下，可以在单个步骤中以足够的分辨率确定输入参数的值。在测量装置不能在一个步骤上递送足够分辨率的情况下，找到输入参数的值的公知的方法被称为逐次逼近法。

如果产生的表示输入参数的数字数值被限制在从0至255的单比特值的范围内，则需要8个二进制比特来唯一地标识所有可能的值。如果存在可以在一个步骤中产生8比特或更多比特的信息的测量装置，则逐次逼近法不是必要的。然而，如果与解析产生的数字数值的范围内的输入参数所需的比特的数量相比，测量装置递送更少的比特，则可以使用逐次逼近法。

例如，考虑输入参数是0克和255克之间的重量的示例。如果存在带有弹簧和指针布置的可用秤，该秤能够以1克为增量读出高达255克的重量，那么通过查看指针位置，可以以1克的精度一步读出放置在秤上的从0克至255克的任何物品的重量。

为了理解逐次逼近法，考虑将两个盘固定至单个支点上的类型的秤。待称重的物体被放置在第一个盘中，并且一个或更多个砝码被放置在第二个盘中。在以上重量在0克和255克之间的情况下，诸如128克、64克、32克、16克、8克、4克、2克和1克的二进制布置的砝码可被用来放置在第二个盘上。

在过程中，人们可以首先将128克的砝码放置在第二个盘上；128克可能会或可能不会超过第一个盘上的物体的重量。如果物体的重量大于128克，然后将64克的砝码添加到第二个盘中。另一方面，如果物体的重量最初小于128克，则从第二个盘中移除128克的砝码并将64克的砝码添加到第二个盘中。

如果物体的重量仍然超过第二个盘中的砝码，则将32克的砝码添加到第二个盘中。另一方面，如果物体的重量小于第二个盘中的砝码，则从第二个盘中移除64克的砝码并将32克的砝码添加到第二个盘中。这种在保持或移除先前添加的砝码的同时连续添加更小砝码的过程持续，直到达到平衡为止。然后第二个盘中的砝码的总量就是物体的重量。

通过重复地确定物体的重量是大于还是小于第二个盘中的砝码的重量，然后在留下或移除最近添加的砝码的同时添加下一个更小的砝码，这些盘最终会平衡。在这个过程结束时，一定数目的砝码保留在第二个盘上，将这些砝码加起来等于物体的重量。

请注意，在弹簧和指针秤以及具有二进制称重砝码的秤这两种情况下，产生的测量是256分之一。在弹簧和指针的情况下，秤上的指针位置能够递送在一次测量中确定256分之一需要的所有八比特的信息。在另一种情况下，二进制称重秤每步产生单个比特的信息，即，第二个盘中砝码的总量是否大于第一个盘中的物体的重量。

这些示例用于表明：进行测量可以“瞬间”完成，即一步完成，或者可能需要逐次逼近法。在电子设备中，只需要单个测量步骤的等同于弹簧和指针秤的实例实际上被称为“闪速转换器”，而使用逐次逼近法的实例被称为逐次逼近寄存器(“SAR”)设备，因为在这样的寄存器中存储每个单个测量步骤是SAR设备和过程的必要部分。

在某些情况下，即使在每个测量步骤中得出多于一比特的信息时，也可以使用逐次逼近法：如果称重秤具有报告“大于施加的砝码但不大于施加的砝码的2倍”或“小于施加的砝码但不小于施加的砝码的1/2”等的器件，则用户/过程可以省略某些砝码的施加，因为已经知道添加特定砝码将没有影响。“不大于2倍”或“不小于1/2”的额外信息意味着每次测量多于一比特的信息，并且这已经在某些产品中被利用。

一些可用的SAR转换器“流水线”逐次逼近步骤。流水线是信号处理和计算机架构中公知的技术，其中多个步骤或指令在执行时交叠。

例如，在上面的秤示例中，该过程需要重复使用相同的秤；事实上，需要八个步骤来将物体的重量确定到可能的255克范围内的1克内。如上，首先与128克进行比较；根据是否移除砝码的单个结果，添加64克的砝码等。

流水线使用八个按顺序操作的称重秤来提供不同且有利的替选方案。第一个秤总是将未知物体重量与128克的砝码进行比较，并且将物体的副本及其超过或不超过128克的信息传递给下一个秤。然后第二个秤将物体与192克或64克进行比较，即，如果第一个秤报告大于128克，则第二个秤将物体与192克进行比较，或者如果第一个秤报告小于128克，则第二个秤将物体与64克进行比较。

几乎所有流水线型ADC中使用的进一步的改进是传递信号的“残差”而不是信号本身。在上面的秤的示例中，第一个秤将物体的副本以及关于第一个秤使用的是否超过了128克的信息传递到流水线的下一个级，即第二个秤。然后第二极使用来自第一个秤的信息，即来自先前状态的比特，来确定是否要将128克砝码放置在具有64克砝码的秤上。

然而，如果第一极可以在从物体移除128克之后传递物体的残留重量，那么第二极(和后续极)不需要使用先前得出的比特，而是只需要将它们的局部砝码施加到他们接收到的无论什么物体，记录该物体是高于还是低于局部砝码，并且传递接收到的物体的副本或与接收到的物体相同的重量减去局部砝码的物体。虽然这对于物体可能是困难的，但是对于信号是容易的。

这样的流水线的优点在于：第一个秤可以致力于待称重的下一个物体，而下一个秤可以致力于前一个物体。一旦流水线被填满，八个秤将允许以一个称重秤可以操作的速率递送所有八比特的测量，使得从第八个秤和最后一个秤以与物体被放置在第一个秤上的速率相同的速率递送完整的测量。

几乎所有快速的ADC都使用这样的方法；它们被流水线化，在每个级处从信号中提取一个或更多个比特，并将信号的残差传递到下一个级。

传递到下一级的残差必须精确地反映信号减去局部砝码。如果整个ADC要精确到12比特，则流水线中第一级的残差在提取一比特后必须精确到11比特，第二状态的残差必须精确到10比特，依此类推。将残差传递到下一极也必须很快，因为系统必须等待，直到残差在下一级的输入端处被成功地复制，然后才能移动到下一个样本。(如果每个级提取更多比特，例如，每个级提取两比特，那么在12比特的情况下，残差必须精确到10比特，依此类推。)。

发明内容

本文中描述了用于快速ADC的装置和方法，该快速ADC能够以比常规速度更快的速度将信号传递至流水线的后续级。

一个实施方式描述了一种将模拟信号的输入样本转换成数字值的方法，该方法包括：由电路接收模拟信号的输入样本；由电路确定基于输入样本的值是大于等于还是小于高电平和低电平之和的分数，以及如果基于输入样本的值大于等于高电平加低电平之和的分数，则生成比特1或0，或者如果基于输入样本的值小于高电平和低电平之和的分数，则生成相反的比特0或1；如果基于输入样本的值大于等于高电平和低电平之和的分数，则由电路在不改变高电平的情况下将低电平重新设置成高电平加低电平之和的分数；如果基于输入样本的值小于高电平加低电平之和的分数，则由电路在不改变低电平的情况下将高电平重新设置成高电平加低电平之和的分数；以及重复以下步骤直到已经生成与数字值的期望精度对应的若干比特：将基于输入样本的值与高电平加低电平的分数进行比较，重新设置高电平或低电平，以及将由每个比较步骤生成的附加比特附接至先前生成的比特。

另一实施方式描述了一种用作模数转换器中的级的电路，该电路包括：比较器，其被配置成：将模拟信号的输入样本与高电平和低电平之和的分数进行比较，以及如果输入样本大于等于高电平和低电平之和的分数，则生成比特1或0，或者如果输入样本小于高电平和低电平之和的分数，则生成相反的比特0或1；第一放大器电路，其被配置成：如果输入样本的值大于等于高电平和低电平之和的分数，则在不改变高电平的情况下输出高电平加低电平之和的分数作为低电平；以及第二放大器电路，其被配置成：如果输入样本的值小于高电平加低电平之和的分数，则在不改变低电平的情况下输出高电平加低电平之和的分数作为高电平。

又一实施方式描述了一种非暂态计算机可读存储介质，该非暂态计算机可读存储介质上包含有指令，所述指令用于使计算设备执行将模拟信号的输入样本转换成数字值的方法，该方法包括：由处理器接收模拟信号的输入样本；由处理器确定输入样本是大于等于还是小于高电平和低电平之和的分数，以及如果输入样本大于等于高电平和低电平之和的分数，则生成比特1或0，或者如果输入样本小于高电平和低电平之和的分数，则生成相反的比特0或1；如果输入样本的值大于等于高电平和低电平之和的分数，则由处理器在不改变高电平的情况下将低电平重新设置成高电平加低电平之和的分数；如果输入样本的值小于高电平加低电平之和的分数，则由处理器在不改变低电平的情况下将高电平重新设置成高电平加低电平之和的分数；以及重复以下步骤直到已经生成与数字值的期望精度对应的若干比特：将输入样本与高电平和低电平的分数进行比较，重新设置高电平或低电平，以及将由每个比较步骤生成的附加比特附接至先前生成的比特。

附图说明

图1是示出残差值可以如何在ADC流水线中出现的图表。

图2示出了包括流水线的两个连续级的电路的一种实现方式的图。

图3是可以由诸如图2中所示的电路的电路构成的流水线的框图。

图4是放大器的典型输出随着时间的图表。

图5是可以由诸如图2中所示的电路的电路构成的另一流水线的框图。

图6是示出根据一个实施方式的搜索空间的边界值可以如何改变的图表。

图7是可以在所描述的方法中的流水线中使用的极的一个实施方式的图。

图8是可以在所描述的方法中的流水线中使用的极的另一实施方式的图。

图9是可以在所描述的方法中的流水线中使用的极的又一实施方式的图。

图10是可以由诸如图7、图8或图9中所示的电路的电路构成的流水线的框图。

图11是根据一个实施方式的从模拟样本生成数字值的方法的流程图。

图12是根据一个实施方式的用于处理差分信号的电路1200的图。

具体实施方式

本文中描述了一种用于流水线型ADC的装置和方法，其不需要等待信号的残差稳定以被精确地递送至流水线的下一级，因此能够以比常规速度更快的速度将信号传递到流水线的后续级。

ADC在其“搜索空间”内(即，可能的输出值的范围内)操作，以找到表示模拟值的数字值。本方法的技术使用与已知技术的不同之处在于以下的流水线型ADC：本方法的技术处理表示搜索空间的最小可能数字值和最大可能数字值或“边界”的信号，而不是模拟信号本身。因此，每个流水线级不一定接收由前级预处理的信号，而是接收表示如由先前状态预处理的搜索空间边界的信号。

在不影响结果的情况下，搜索空间边界信号可能都由于任意增益因子而有误差。当边界信号在它们稳定之前被采样时会出现这样的误差，但是由于两个边界信号都被采样得太快，所以每个边界信号具有明显的增益误差，因此该误差不会使ADC的性能降低。

由于边界信号可以比必须稳定的输入信号更快地从一个级传递到下一级，因此本方法的ADC对于给定的功率和带宽可以运行得更快。由于增益因子是任意的，它不需要标称地为1，而是可以有利地大于1，使得流水线的较后级中的信号电平保持合理大，以便有助于信号处理。此外，处理搜索空间边界不会阻止使用用于误差校正或比较器偏移误差、格雷编码等的任何已知解决方案。

本文中描述的本方法利用了以下事实：减少ADC的搜索空间相当于如在已知技术中的流水线的每个步骤中创建残差。即使在输出已经完全稳定之前将来自一个级的残差搜索空间边界输出呈现给下一级，使用本方法的ADC也在没有误差的情况下操作。

当流水线根据已知技术进行时，通常认为该过程是操纵信号(移除或不移除残差)和将操纵的信号施加到下一级的过程之一。由流水线型ADC生成的信号由针对每个步骤累积的比特(即，上面“物体重量是否大于局部砝码？”确定)和每个级处的“残差减少”信号来表示。

图1是示出残差值可以如何在使用已知技术的这样的逐次逼近过程的常规ADC流水线中出现的图表。在时间0，接收到信号S。第一级将S与第一参考值(例如，上面秤示例中的128克)进行比较，并且在时间T1处将信号的残差传递到第二级。如果第一级中的比较是最大值的一半的值，则根据定义残差的值必须小于最大值的一半。在第二级中，将信号的残差与第二参考值进行比较，第二参考值是第一参考值的一半(例如，秤示例中的64克)，该比较的残差在时间T2处被传递到第三级。这一直持续直到所有级已经对信号进行了处理，其中在每个级中参考值下降50％；在秤示例中，这将一直持续直到使用最后的1克砝码。

如上，在常规的DAC中，每个级创建输出的一比特，其中第一级提供最高有效比特并且最后一级提供最低有效比特；然后这些比特被组合以便产生输出。在秤示例中，每个秤类似地提供一比特的信息，即，每个秤上使用的特定砝码是否包括在最终重量中。

在图1中，为了便于显示残差的递减值，残差值在每个级处以符号反转显示；在ADC的实际操作中，信号可能处于范围的最大值，并且每个残差值将为正，使得所有产生的比特都是正的，并且输出的中间值趋向于最大可能的输出。

图2示出了电路200的一种实现方式的图，该电路200包括可能在已知技术中的ADC中使用的流水线的两个连续级。输入信号S和参考信号REF被一起施加到包括放大器202和反馈电阻器204的第一级。根据输入信号S与参考信号REF比较的方式(比较器电路未示出)，“比特”0或1被提取，并且REF被驱动成下一级的两个值之一。

放大器202的输出将是原始信号的残差，在移除信号的与该最高有效比特对应的部分之后；该残差被馈送至电路的第二级，电路的第二级包括另一个放大器206和反馈电阻器208。根据需要使用尽可能多的级以获得与期望精度对应的期望的若干比特的输出信号，例如，需要八个级来获得八比特或256分之一的精度。

图3是根据已知技术的流水线型ADC 300的框图，该流水线型ADC300可以由诸如图2的电路200的电路构成。当信号S穿过流水线的各级时，信号S被分解成残差信号S1、S2和S3等。每个级确定输出的一比特，其中第一级提供最高有效比特，第二级提供次高有效比特等。流水线300被示为具有八个级，但是，如本领域中已知的，流水线型ADC可以具有任何期望数目的级。

已知技术中的流水线的一个限制是处理每个信号或残差的定时。如本领域中已知的，诸如图2中所示的放大器的放大器需要有限量的时间，“时间常数”或“RC常数”(电阻乘以电容)来稳定在或达到其最终值。因此，每个级都必须等待前一级的输出稳定在其输出值达到期望的精度。

图4是放大器的典型输出随着时间的图表。可以看出，正如典型的且本领域中已知的，放大器随着时间渐近地接近其最终输出值，并且给定其时间常数被认为在时间T0处达到最终输出值。如上，在常规的流水线例如图3的流水线300中，假设在来自该级的残差输出被下一级使用之前的时间T0之后，允许每个级中的放大器达到其完整输出值。如果在较早的时间(例如时间T1)对级的输出进行采样，则级输出将不会稳定在其完整最终值。

将明显的是，更精确的ADC——即提供具有更多比特的输出信号并因此需要更多级的ADC——需要更长时间来达到它们的最终输出值。例如，具有1千兆赫(1GHz)的带宽的普通放大器具有大约160皮秒(ps)的时间常数，并且需要大约七个时间常数或1.1纳秒(1.1ns＝1100ps)来稳定到10比特的精度。

因此，具有1GHz带宽的流水线型ADC将在大约1GHz/1.1ns或大约900兆赫(MHz)下操作。如果可以缩短等待每个放大器的输出稳定所需的时间，则ADC可以更快地操作。

假设第一级中的放大器的输出信号的值在时间T1处尚未稳定在其最终值，而是稳定在其完整值的0.8(即，80％)；时间T0处的值与时间T1处的值之间的差异可以被认为是“稳定误差”。如果可以精确地预测其他级将具有相同的稳定误差，则可以通过将参考信号REF更改为相应的，即也可以通过将REF降低到其值的0.8以供在第二级中使用，来使流水线运行得更快。类似地从前一级接收到其完整值的0.8的信号的每个后续级然后将利用参考信号REF的另一类似的减小。

图5是可以由诸如图2的电路200的电路以与图3的流水线300类似的方式构造的流水线500的框图，但是该流水线500在更短的时间内将残差值从每个级传递到下一级。如在流水线300中一样，在流水线500中，信号S穿过流水线的各级，信号S被分解成残差信号S0、S1和S2。每个级确定输出的一比特，其中第一级提供最高有效比特，第二级提供次高有效比特等。

在流水线500中，在时间T1而不是在时间T0从前一级获取每个残差信号，在时间T1，该级的输出是其最终值的80％，因此具有稳定误差。为了补偿每个级处信号的降低，参考信号REF也如由REF信号线中的放大器指示的在第一级之后的每个级处降低到其先前值的80％，每个放大器具有0.8的增益。

因此，可以通过降低参考信号的值，即通过对与稳定误差的幅度相对应的参考信号施加小于1的增益，来校正稳定误差的问题。然而，关于该方法的一个考虑因素是：可能难以精确地确定稳定误差。放大器的时间常数会随着温度和被处理的信号的频率以及其他因素而变化。此外，速度改善只是T0和T1之间的时间差(可能小于50％)乘以级的数目，使得整体速度改善同样小于50％。

本文中描述的方法提供了对现有技术和以上建议的显著改善，即，可以在残差信号稳定之前访问残差信号。

本方法不是将输入信号及随后的其残差与在每个后续级中下降50％的参考信号进行比较，而是将搜索空间的边界与输入信号进行比较，并且根据边界与输入信号的关系来修改边界。

在这种方法中，两个模拟信号H和L分别表示搜索空间的上边界和下边界。将输入信号S与H和L的中点(其为值(H+L)/2)进行比较。如果输入信号低于中点(H+L)/2，则上边界H下移并被重新定义为(H+L)/2，而下边界L不改变。

另一方面，如果输入信号大于等于中点(H+L)/2，则上边界H不改变，而下边界L上移并被重新定义为(H+L)/2。每个级中的H或L的移动生成ADC的整体数字输出的下一比特。H的移动生成比特1，而L的移动生成比特0。

本领域技术人员将理解，在某些情况下，将存在输入信号的将接近H和L的中点的样本，因此可能难以确定输入样本是大于等于还是小于(H+L)/2。在比较操作中要如此精确的减少或消除需要通常被称为误差校正，并且将在下面进一步讨论。

图6是示出根据一个实施方式和一个示例的搜索空间的边界值可以如何改变的图表。最初上边界H和下边界L与0的距离相等。将信号S与当前为0的H和L的中点(H+L)/2进行比较，并且发现大于0。然后下边界L被重新定义为(H+L)/2，也就是0。下一级将S与H和L的新中点(H+L)/2进行比较；由于L当前为0，这意味着将S与H/2进行比较。如图6中所示，S小于(H+L)/2，因此现在在T2处，上边界H被重新定义为(H+L)/2。由于每个级将S与(H+L)/2进行比较，因此上边界H或下边界L将移动靠近S，直到H和L在S处收敛。

在一个实施方式中，不是具有独立于S定义的上边界H和下边界L，而是假设H和L与S的距离均为总范围的一半。因此，上边界H和下边界L被定义成使得：

H＝S+R

以及

L＝S-R

其中R是总范围的一半。

从这些等式可以得出，最初：

以及

现在流水线可以像实际输入信号为0一样运行，并且信号H和L现在是沿流水线被处理的信号，从而代替了原始输入信号S及其残差。同样，根据上边界H或下边界L的值是否改变，每个级生成比特1或比特0。

在每个级中，再次将H和L的中点与现在为0的“输入信号”进行比较，并且在每个级处调整H或L中的一个或另一个。该过程限制了每个附加比特可以处于的范围，即每个附加比特的有效性，使得搜索空间随着H和L接近0而减小，从而导致每个级中50％的增益。

图7是级700的一个实施方式的图，级700可以在根据本方法的和所描述的方法中的流水线中被使用。比较器U3在其非反相输入端处接收值(H+L)/2，该值(H+L)/2是经过通过具有相等值Rx的两个电阻器传递H的输入值Hin和L的输入值Lin而创建的。如上，输入信号已经被重新设置为0，因此比较器U3将(H+L)/2与0伏特进行比较，并且输出在此被称为“Bit”的比特。如果0大于等于(H+L)/2，则Bit的值将为低或0，并且开关S4将处于图7中所示的位置，而且将把Hin传递至标称上未修改的Hout(除了符号的改变之外，U2的增益为负1)，并将Lin传递至Lout，从而将Lout的值修改为(Lin+Hin)/-2(U1的增益为从Hin和Lin的每一个中减1/2)，并且将这些值传递到电路700的其余部分。相反，如果0小于(H+L)/2，则Bit的值将为高或1，并且开关S4将处于与图7中所示的位置相反的位置，而且将把Lin传递到标称上未修改的Lout并将Hout的值修改为(Lin+Hin)/2，并且将这些值传递至电路700的其余部分。这生成ADC的输出的第一比特。

注意，U2和U1的增益都是负的，因此当Hin或Hout被称为传递“标称上未修改”时，这忽略了符号的改变。在本实施方式中使用方便且公知的虚拟接地放大器(图7中U2和U1的配置)导致在信号通过流水线传播时H和L的符号交替。对本领域技术人员而言明显的是，可以通过在流水线的每个奇数编号的实例中使比较器U3的连接反转来适应这种交替(参见下面的图9，在图9中，与U6的连接和与U3的连接相反)。

反馈配置中的一个放大器U2针对上边界H生成新的反相值，而类似反馈配置中的另一放大器U1也针对下边界L生成新的反相值。放大器U1和U2被选择成具有相同的时间常数；时间常数的确定在本领域中是已知的。开关S4交替地在一个位置时连接至H的进入值而在另一位置时连接至L的进入值。

在电路700中，将看出，当Bit为低并且开关S4连接至H时，放大器U2通过通向其输入端之一的两个电阻器来接收H，而放大器U1通过一个电阻器来接收H并且通过通向其输入端之一的另一电阻器来接收L。每个放大器的另一输入端连接至地，因为如上，电路已经被构建成输入信号为0。给定电阻器的相对值，这将导致Hout与Hin相同，即(Hin+Hin)/2，而Lout现在将是除了如上所述符号改变的(Hin+Lin)/2。

相反，当Bit为高并且开关S4连接至L时，放大器U1通过连接至其输入端之一的两个电阻器来接收L，而放大器U2通过一个电阻器来接收H并且通过通向其输入端之一的另一电阻器来接收L。因此，这将导致Lout与Lin相同，而Hout现在将是同样除了所描述的符号改变的(Hin+Lin)/2。

图8是级800的一个实施方式的图，极800可以在根据本方法的和所描述的方法中的流水线中被使用。电路800添加了将信号S和R输入到电路700的器件。信号S和R作为输入被施加到两个加法器U4和U5。加法器U4将S和R相加，并且如上Hin＝S+R；类似地，加法器将S和R的反量相加，并且如上Lin＝S-R。

当被实现时，电路700或电路800的输出将是下一级的输入。另外，通常会有两个电路例如图7的电路700(或这样的电路的两条流水线)并行运行以处理差分信号，一个电路如图所示，通常为相同类型的另一电路接收

和

而不接收H和L，从而产生H和L的新值，而不产生

和

的新值。

图12是根据一个实施方式的用于处理差分信号的电路1200的图。现在存在子电路的两个实例：上子电路1200a和下子电路1200b，这两个子电路中的每一个都类似于图8的电路800。上子电路1200a通常如上所述处理H和L，而下子电路1200b处理

和

下子电路以与如上所述上子电路1200a如何从S和R生成H和L类似的方式从

和

(S的反相值和R的反相值)生成

和

两个子电路现在共享单个比较器U3，而不是每个电路具有单独的比较器，使得比较器不将0(经调整的输入信号)与(H+L)/2进行比较，而是将(H+L)/2与

进行比较。在这样的情况下，S的值和R的值现在将是：

以及

电压范围R现在是两倍大，例如，

由于H和L沿流水线向下传递，因此可以看出，该技术正在处理搜索空间的边界，而不是输入信号本身。如果电路稳定，则最终H和L都将接近值0。

如果电路没有稳定，那么H和L都是错误的；然而，如果放大器的增益匹配，则H和L的值的差异将匹配，并且电路仍然将提供精确的输出。本领域技术人员还将理解，放大器U1和U2的增益可以在不影响ADC的操作的情况下广泛地变化。精度与增益匹配的精度而不是与增益本身成比例。

图9是级900的另一实施方式的图，级900可以在根据本方法的和所描述的方法中的流水线中被使用。电路900示出了如本领域中已知的可以如何添加附加元件以在流水线的级之间创建采样和保持功能。(图9中未示出S和R的输入。)

在诸如图7的电路700中所示的第一级结束时，电容器C1和C2被充电以对第一级的输出(即，Hout的值和Lout的值)进行采样并保持它们。然后打开开关S5和S6，这允许第一级开始致力于下一个样本，同时Hout的值和Lout的值被馈送至下一级，如在比较器U6和开关S7中看到的。元件U9和U10优选地是位于传播H和L的信号线上的具有高输入阻抗的单比特增益的缓冲器，以防止电容器C1和C2上的电荷通过电路中的电阻器不适当地被放电。

如上，为了达到完整输出数字值的特定精度，需要尽可能多的级。每个级对前一极的输出进行采样，在进行采样之后，前一级继续进行下一个采样。对本领域技术人员而言将明显的是，所描述的方法具有显著的优点，即，采样不需要等待前一级的完全稳定。现有技术会认为“太早”采集的样本是其“应该”成为的样本(即其完全稳定的值)的一小部分。然而，如果每个样本是完全稳定的值的相同部分，则根据所描述的方法构造的电路起作用。

在某些情况下，电路可能会错过正确的值，从而导致超出允许的范围的比特。如果在比较器U3的非反相输入端处无意中接收到一些偏移电压，则可能发生这样的情况；如果信号在搜索空间之外，则这是无法恢复的错误。然而，这样的问题可以通过误差校正来解决。

防止这种情况的一种方法是在搜索空间边界H和L的减少上包括一些余量，以允许比较器操作中的任何不精确。例如，不是将H或L减少两倍，即具有50％的增益，这在上述适当的情况下将H和L减少到其先前值的一半，而是在每个适当的情况下，H和L可能会减少例如1.6倍，即减少到其先前值的62.5％。鉴于本文中的教导，对于本领域技术人员而言将明显的是，将每个级处的搜索空间二等分是非误差校正的SARADC的特殊情况，在非误差校正的SAR ADC中，来自每个比较的比特可以简单地“落入”输出值中的等效比特。因此，在8比特示例中，输出为：

第一比特*128+第二比特*64+第三比特*32……+最后一比特*1其可以被写成：

第一比特*满量程+第二比特*满量程/2+第三比特*满量程/4+……+最后一比特*满量程/(2^7)

或者被简化为比特的数目n的整数：

满量程*Cn/2^n

其中，Cn是流水线中的n个比较器中的每一个的比较器输出比特。

对本领域技术人员而言还将明显的是，在需要误差校正并且搜索空间缩减的因子小于2(通常选择1.6)的情况下，将生成少于一比特的输出。在这样的情况下，输出将由与上面的等式类似的等式给出，但其中“基数”小于2，即对数目n的积分为：

满量程*Cn/1.6^n

本领域技术人员将会理解，这对应于如何处理比较器比特以确定数字输出值。在某些情况下，可能需要不同的级提供不同量的增益。

图10是可以由诸如图7中所示的电路的电路构成的流水线的框图。在第一级中，由放大器1002将H和L的平均值与输入信号进行比较，输入信号如上被重新定义为0。基于馈送到元件1008和1010的比较的结果，H或L将被改变，从而产生H和L、H0和L0的新值。然后由放大器1004再次将H0和L0的平均值与0进行比较，并且元件1012和1014将再次改变H0或L0，从而产生H和L、H1和L1的新值。该过程根据需要继续进行尽可能多的级或比特，以获得期望的精度。元件1008、1010等通常将是电容器，因为这允许每个级执行采样和保持操作。这允许在不使用电阻器的地方进行流水线化。(使用电容器使实现基于电荷的信号处理在本领域中是公知的。)

图11是根据本方法的一个实施方式的从模拟样本生成数字值的方法1100的流程图。在该示例中，假设H和L的值——搜索空间的高电平和低电平——即输出数字值的可能范围——已经被定义并且是可用的。在一些实施方式中，H和L可以通过范围R的大小预先确定(如上，H＝S+R和L＝S-R)，而在其他实施方式中，H和L的值可以由用户输入。

在步骤1102处，本方法的电路接收模拟输入信号的样本。如本文中所使用的，这样的电路包括任何硬件，例如放大器、晶体管、电阻器和/或其他电子部件，但是也可以是能够执行本文中描述的操作的一个或更多个处理器、控制器和/或其他专用或可编程设备。该电路执行方法900的步骤。

在如上所述的一些实施方式中使用的步骤1104处，电路将输入样本的值调整为0，并且将H和L的值中的每一个增加或减少与电路已经增加或减少输入样本相同的量。

在步骤1106处，电路确定输入样本是大于等于还是小于H和L之和的分数。如上，在一些实施方式中，该分数是1/2，但是在其他实施方式中，该分数可以是不同的分数例如5/8，以考虑到生成的比特否则会落在允许范围之外的情况。如上所述，在一些实施方式中，这是通过使用具有用于接收输入信号的适当电阻网络和反馈回路的放大器(例如图7中的放大器U1和U2)来实现的。

如果输入样本大于等于H和L之和的分数，则在步骤1108处，电路将L的值重新设置为H和L之和的分数，同时留下H的值不变，并且生成1或0作为输出数字值的第一比特(或如下所述的下一比特)。

另一方面，如果输入样本小于H和L之和的分数，则在步骤1110处，电路将H的值重新设置为H和L之和的分数，同时留下L的值不变，并且生成0或1作为输出数字值的第一比特(或如下所述的下一比特)。同样，在以上示例中，具有所示电阻网络和输入端的放大器702和704的操作将针对给定的输入样本进行操作以重新设置H或L。

在步骤1108或步骤1110之后，在步骤1112处，电路确定针对表示输入样本的数字值生成的若干比特是否对应于期望的精度水平，即，8比特对应于256分之一，10比特对应于1024分之一等。在此再次假设期望精度的若干比特被定义且可用。在一些实施方式中，若干比特可以被预先确定；如果使用诸如以上图7和图8中所示的电路的电路，则期望的比特的数目由流水线中的级的数目来定义。

在其他实施方式例如使用可编程设备的那些实施方式中，期望的比特的数目——即期望的精度水平——大概是输入。处理器可以将生成的比特的数目与期望的比特的数目进行比较，并且在进程产生期望的若干比特时停止。

如果在步骤1112中确定比特的数目对应于期望的精度水平，则在步骤1114处，电路输出表示模拟样本的数字值并且结束针对该样本的处理。在使用诸如图7和图8中所示的电路的电路的情况下，最后一级的输出是表示输入模拟信号的数字值。

相反，如果在步骤1112中确定比特的数目不对应于期望的精度水平，则电路返回至步骤1106，并且再次将输入样本与H和L之和的分数进行比较，但是其中H或L现在已经在步骤1108或1110中被调整。在使用诸如图7和图8中所示的电路的电路的情况下，这是通过将H和L的值传递至下一级来完成的，H和L的值之一现在在步骤1108或1110中已经被调整。

尽管以上描述示出了所描述的本方法的硬件实现方式，但在某些情况下，可能期望在处理器或其他可编程设备上实现该技术。本说明书的结尾处的代码示例提供了可以用于实现本文中描述的方法的LISP编程语言中的计算机代码的示例。

根据本方法，流水线型ADC可以更快地运行或使用显著更少的电力。例如，以1GHz的速度运行的典型流水线型ADC可以使用170毫安(mA)的电力。使用本文中描述的方法的流水线型ADC可以在大约5GHz下运行，快了五倍，或者替选地，在1GHz下运行将使用大约1/5的电力或大约34mA。

本领域技术人员将理解，对本文中描述的方法的添加和/或修改是可以的。例如，诸如格雷码编码、差分信号的输入的技术或特征是本领域已知的；根据本文中的教导，如果对于特定情况是期望的或合适的，则本领域技术人员将能够将这样的技术包括在本方法中。

本领域技术人员还将理解，可以如何改变或扩充代码示例中的LISP代码以包括上述其他可能的特征中的一些或者如何以实现所描述的技术的不同编程语言来编写代码。

通过结合这些特征，可以构建在给定电力和带宽下与现有技术的常规流水线型ADC相比将显著更快运行的流水线型ADC。本领域技术人员将理解，可以根据这些原理来构造具有任何期望若干比特的精度的流水线型ADC。

上面已经参考若干实施方式说明了所公开的系统。根据本公开内容，其他实施方式对于本领域技术人员而言将是明显的。可以使用不同于上面实施方式中描述的那些配置的配置或者结合不同于上述元件的元件或除了上述元件以外的元件来容易地实现所描述的方法和装置的某些方面。

例如，如本领域技术人员所熟知的，各种选择对于本领域技术人员而言将是明显的。此外，晶体管和相关联的反馈回路、电阻器等的图示是示例性的；本领域技术人员将能够选择适合于特定应用的适当数目的晶体管和相关元件。

还应该理解，所描述的方法和装置可以以多种方式来实现，所述多种方式包括过程、装置或系统。本文中所描述的方法可以通过用于指示处理器执行这样的方法的程序指令来实现，并且这样的指令被记录在非暂态计算机可读存储介质例如硬盘驱动器、软盘、诸如致密盘(CD)或数字多功能盘(DVD)的光盘、闪存等上。如果需要，这些方法也可以被结合到硬连线逻辑中。应该注意，本文中描述的方法的步骤的顺序可以被改变并且仍然在本公开内容的范围内。

本公开内容旨在涵盖对实施方式的这些变化和其他变更，本公开内容仅受所附权利要求的限制。

代码示例

如果信号S被施加在H和L(搜索空间的上边界和下边界)上，使得H＝S+R和L＝S-R，其中R是某个范围，于是流水线级实现以下LISP代码：

H<＝(*g(if(plusp(+H L))(+H H)(+H L))

L<＝(*g(if(plusp(+H L))(+H L)(+LL))

操作不依赖于“g”、电路中的任意增益。

例如，在给定当前H和L的情况下创建下一个H和L的该代码创建线性ADC。就是上面的等式，用LISP代码写出来，其中g标称上是0.5：(defuncell(H L)

(if(>(+H L)0)

(values(*0.5(+H L))L)

(values H(*0.5(+H L)))))

上面的代码表示具有两个输入H和L以及以下两个输出的单元：新的H'输出和新的L'输出。当这些信号H和L沿流水线向下传递时，它们取代了沿流水线向下传递的现有技术的信号和残差。(“单元”的代码定义使用g＝0.5。)

可以对代码进行许多修改。例如，下面的修改引入了参数“A”，该参数“A”允许在流水线进行时进行误差校正。局部定义的函数“stage”将增益因子(上面的g)示出为“G”，并且新的因子“A”被引入。因此，该代码概括了在确定(H+L)＞0时留出误差空间的操作。

搜索空间现在没有减少两倍(这将是一个精确的数学比特)，而是减少了更小的因数，即参数“A”。尽管如此，ADC仍然运行。

然而，在由比较操作引起的“断点”处，H和L的值出现明显的不连续性。例如，刚好低于比较器跳变点的H到达2H，但刚好高于比较器跳变点的H到达H+L。这意味着电子电路可能会错误地开始收敛于例如2H值，由于比较操作的延迟，稍后才不得不回转到H+L值。

该代码示例消除了这种不连续性：

尽管对这个“格雷码”示例进行了更改，但容错性仍然存在。

Claims (13)

1.一种将模拟信号的输入样本转换成数字值的方法，包括：

由电路接收模拟信号的输入样本；

由所述电路确定基于所述输入样本的值是大于等于还是小于高电平和低电平之和的分数，以及如果基于所述输入样本的值大于等于所述高电平加所述低电平之和的分数，则生成比特1或0，或者如果基于所述输入样本的值小于所述高电平和所述低电平之和的分数，则生成相反的比特0或1；

如果基于所述输入样本的值大于等于所述高电平和所述低电平之和的分数，则由所述电路在不改变所述高电平的情况下将所述低电平重新设置成所述高电平加所述低电平之和的分数；

如果基于所述输入样本的值小于所述高电平加所述低电平之和的分数，则由所述电路在不改变所述低电平的情况下将所述高电平重新设置成所述高电平加所述低电平之和的分数；以及

重复以下步骤直到已经生成与所述数字值的期望精度对应的若干比特：将基于所述输入样本的值与所述高电平加所述低电平的分数进行比较，重新设置所述高电平或所述低电平，以及将由每个比较步骤生成的附加比特附接至先前生成的比特。

2.根据权利要求1所述的方法，其中，基于所述输入样本的值与所述输入样本相同。

3.根据权利要求1所述的方法，其中，所述分数是二分之一。

4.根据权利要求1所述的方法，其中，所述分数大于二分之一。

5.根据权利要求1所述的方法，还包括：在确定所述输入样本是大于等于还是小于所述高电平加所述低电平之和的分数的步骤之前，由所述电路将所述输入样本的值向上调整或向下调整所需量，从而使得所述输入样本的值为零，以及将所述高电平和所述低电平向上调整或向下调整与所述输入样本被调整的量相同的量。

6.根据权利要求1所述的方法，其中，当所述输入样本大于等于高电平和低电平之和的分数时生成的比特是0，以及当所述输入样本小于高电平和低电平之和的分数时生成的比特是1。

7.根据权利要求1所述的方法，还包括：由所述电路接收指示范围的值和所述输入样本，以及生成作为所述输入样本和所述范围之和的高电平以及作为所述输入样本和所述范围之差的低电平。

8.根据权利要求1所述的方法，其中，所述模拟信号是包括所述输入样本和所述输入样本的反量的差分信号，其中，基于所述输入样本的值是所述高电平的反量加所述低电平的反量之和的分数，以及所述方法还包括：

由所述电路接收所述输入样本的反量；

如果基于所述输入样本的值的值大于等于所述高电平加所述低电平之和的分数，则由所述电路在不改变所述高电平的反量的情况下将所述低电平的反量重新设置成所述高电平的反量加所述低电平的反量之和的分数；

如果基于所述输入样本的值的值小于所述高电平加所述低电平之和的分数，则由所述电路在不改变所述低电平的反量的情况下将所述高电平的反量重新设置成所述高电平的反量加所述低电平的反量之和的分数；以及

重复以下步骤直到已经生成与所述数字值的期望精度对应的若干比特：将基于所述输入样本的值与所述高电平加所述低电平的分数进行比较，重新设置所述高电平的反量或所述低电平的反量，以及将由每个比较步骤生成的附加比特附接至先前生成的比特。

9.一种用作模数转换器中的级的电路，包括：

比较器，所述比较器被配置成：将模拟信号的输入样本与高电平和低电平之和的分数进行比较，以及如果所述输入样本大于等于高电平和低电平之和的分数，则生成比特1或0，或者如果输入样本小于所述高电平和所述低电平之和的分数，则生成相反的比特0或1；

第一放大器电路，所述第一放大器电路被配置成：如果所述输入样本的值大于等于所述高电平和所述低电平之和的分数，则在不改变所述高电平的情况下输出所述高电平加所述低电平之和的分数作为所述低电平；以及

第二放大器电路，所述第二放大器电路被配置成：如果所述输入样本的值小于所述高电平加所述低电平之和的分数，则在不改变所述低电平的情况下输出所述高电平加所述低电平之和的分数作为所述高电平。

10.根据权利要求9所述的电路，还包括第一加法器，所述第一加法器被配置成：接收所述输入样本和表示范围的信号，以及输出所述输入样本和所述范围之和作为所述高电平。

11.根据权利要求10所述的电路，还包括第二加法器，所述第二加法器被配置成：接收所述输入样本和表示范围的信号，以及输出所述输入样本和所述范围之差作为所述低电平。

12.根据权利要求9所述的电路，还包括采样和保持电路，所述采样和保持电路用于存储由所述第一放大器电路和所述第二放大器电路输出的高电平的值和低电平的值，所述采样和保持电路包括：

第一电容器，所述第一电容器具有第二端和耦接至地的第一端；

第一开关，所述第一开关具有耦接至所述第一放大器的输出端的第一端和耦接至所述第一电容器的第二端的第二端，所述第一开关被配置成：当所述第一开关处于第一位置时，将所述第一电容器连接至所述第一放大器的输出端，以及当所述第一开关处于第二位置时，使所述第一电容器与所述第一放大器的输出端断开连接；以及

第二电容器，所述第二电容器具有第二端和耦接至地的第一端；

第二开关，所述第二开关具有耦接至所述第二放大器的输出端的第一端和耦接至所述第二电容器的第二端的第二端，所述第二开关被配置成：当所述第二开关处于第一位置时，将所述第二电容器连接至所述第二放大器的输出端，以及当所述第二开关处于第二位置时，使所述第二电容器与所述第二放大器的输出端断开连接。

13.一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质上包含有指令，所述指令用于使计算设备执行将模拟信号的输入样本转换成数字值的方法，所述方法包括：

由处理器接收模拟信号的输入样本；

由所述处理器确定所述输入样本是大于等于还是小于高电平和低电平之和的分数，以及如果所述输入样本大于等于所述高电平和所述低电平之和的分数，则生成比特1或0，或者如果所述输入样本小于所述高电平和所述低电平之和的分数，则生成相反的比特0或1；

如果所述输入样本的值大于等于所述高电平和所述低电平之和的分数，则由所述处理器在不改变所述高电平的情况下将所述低电平重新设置成所述高电平加所述低电平之和的分数；

如果所述输入样本的值小于所述高电平加所述低电平之和的分数，则由所述处理器在不改变所述低电平的情况下将所述高电平重新设置成所述高电平加所述低电平之和的分数；以及

重复以下步骤直到已经生成与所述数字值的期望精度对应的若干比特：将所述输入样本与所述高电平和所述低电平的分数进行比较，重新设置所述高电平或所述低电平，以及将由每个比较步骤生成的附加比特附接至先前生成的比特。

Images