CN115223961A - 一种基于qfn外形的氮化镓半导体器件 - Google Patents

一种基于qfn外形的氮化镓半导体器件 Download PDF

Info

Publication number
CN115223961A
CN115223961A CN202211133712.1A CN202211133712A CN115223961A CN 115223961 A CN115223961 A CN 115223961A CN 202211133712 A CN202211133712 A CN 202211133712A CN 115223961 A CN115223961 A CN 115223961A
Authority
CN
China
Prior art keywords
gallium nitride
mosfet
pole
qfn
base island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211133712.1A
Other languages
English (en)
Other versions
CN115223961B (zh
Inventor
姜旭波
杨晓俊
尹飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Huayi Tianjin Technology Co ltd
Original Assignee
Zhongke Huayi Tianjin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongke Huayi Tianjin Technology Co ltd filed Critical Zhongke Huayi Tianjin Technology Co ltd
Priority to CN202211133712.1A priority Critical patent/CN115223961B/zh
Publication of CN115223961A publication Critical patent/CN115223961A/zh
Application granted granted Critical
Publication of CN115223961B publication Critical patent/CN115223961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种基于QFN外形的氮化镓半导体器件，包括框架，其包括基岛和两个管脚，所述基岛上固设有一个耗尽型氮化镓MOSFET和一个增强型硅基MOSFET，且所述耗尽型氮化镓MOSFET的G极和增强型硅基MOSFET的S极电连接，所述增强型硅基MOSFET的G极与框架的其中一个管脚电连接，所述耗尽型氮化镓MOSFET的D极与框架的另一个管脚电连接，所述耗尽型氮化镓MOSFET的S极与增强型硅基MOSFET的D极连接。本发明采用增强型硅基MOSFET控制耗尽型氮化镓MOSFET的开闭，从而使得氮化镓适用范围更广，提高电路导通后的整体电流。

Description

一种基于QFN外形的氮化镓半导体器件
技术领域
本发明属于半导体领域，尤其是涉及一种基于QFN外形的氮化镓半导体器件。
背景技术
在现有技术中，MOSFET产品大多为硅基MOSFET，但是对于硅制造出的MOSFET而言，由于材料特性的影响，所能承受的电压较低，频率受限，而且对温度要求较高，抗辐射能力较差；现有的材料中，GaN MOSFET是替代硅基MOSFET的主要发展方向。
但是现有的GaN MOSFET在使用中，往往耗尽形的MOSFET由于其器件开关损耗小，具有对称的传导特性，而且单体耗尽型工作模式是在GaN HEMT制备过程中自然形成的模式，具有较好的稳定性和成熟的制备工艺，但是其由于是常开型器质件，不易控制，在实际生活中的应用具有一定局限性；但是对于适用范围更广阔的增强型的GaN MOSFET而言，其制备难度较大，加工工艺相对薄弱，不利于批量生产，普及应用，而且虽然现有技术中虽然有部分产品可以利用硅基MOSFET与GaN MOSFET组合使用，但是由于在一个电子器件中封装两两个级以上的MOSFET，其产品发热较为严重，如何实现更好的散热同样是目前急需解决的问题。
发明内容
有鉴于此，本发明旨在提出一种基于QFN外形的氮化镓半导体器件，以通提高耗尽型氮化镓 MOSFET的适用范围，同时提高产品的散热性能。
为达到上述目的，本发明的技术方案是这样实现的：
一种基于QFN外形的氮化镓半导体器件，包括框架，其包括基岛和两个管脚，所述基岛上固设有一个耗尽型氮化镓MOSFET和一个增强型硅基MOSFET，且所述耗尽型氮化镓MOSFET的G极和增强型硅基MOSFET的S极电连接，所述增强型硅基MOSFET的G极与框架的其中一个管脚电连接，所述耗尽型氮化镓MOSFET的D极与框架的另一个管脚电连接，所述耗尽型氮化镓MOSFET的S极与增强型硅基MOSFET的D极连接。
进一步的，所述基岛表面中部设有绝缘层，耗尽型氮化镓MOSFET的G极和增强型硅基MOSFET的S极分别通过第一导线与基岛电连接；所述耗尽型氮化镓MOSFET的S极与增强型硅基MOSFET的D极通过第二导线电连接，且第二导线置于绝缘层上方。
进一步的，所述绝缘层为陶瓷基板，所述陶瓷基板的面积小于基岛的面积。
进一步的，所述第一导线与基岛上表面边缘电连接。
进一步的，所述陶瓷基板的两侧板面分别电镀有导电层。
进一步的，两个所述管脚靠近基岛一侧经过半蚀刻处理，所述增强型硅基MOSFET的G极与其中一个管脚的半蚀刻区域通过第三导线电连接，所述耗尽型氮化镓MOSFET的D极与另一个管脚的半蚀刻区域通过第四导线电连接，两块所述管脚的半蚀刻区域被环氧树脂包裹，使得第三导线、第四导线和管脚的半蚀刻区域固定，所述管脚的非半蚀刻区域暴露在环氧树脂外部。
进一步的，所述基岛固定耗尽型氮化镓 MOSFET和一个增强型硅基MOSFET的板面被环氧树脂包裹，基岛另一面暴露在环氧树脂外部。
进一步的，所述基岛一侧或多侧边缘开有锁胶槽口。
进一步的，两所述管脚边缘向外延伸出锁胶头。
进一步的，所述基岛背离硅基MOSFET和氮化镓MOSFET一侧板面边缘通过半蚀刻处理，且半蚀刻处理区域与环氧树脂封装为一体，基岛未经过半蚀刻处理的部为暴露在环氧树脂外部。
相对于现有技术，本发明所述的一种基于QFN外形的氮化镓半导体器件具有以下优势：
本发明采用增强型硅基MOSFET控制耗尽型氮化镓MOSFET的开闭，从而使得氮化镓适用范围更广，提高电路导通后的整体电流；
将基岛一侧板面大部分区域暴露在环氧树脂封装外部，同时利用与MOSFET直接接触的基岛进行散热，提高器件散热效率；
采用锁胶槽口和锁胶头，使得框架上方和下方的环氧树脂结合成一整体，防止封装机构松散。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为两块MOSFET与框架固定连接结构示意图；
图2为两块MOSFET电连接示意图；
图3为框架半蚀刻区域分布示意图；
图4为框架电镀区域分布示意图。
附图标记说明：
1-框架；11-基岛；12-管脚；13-陶瓷基板；14-第一导线；15-第二导线；16-第三导线；17-第四导线；18-锁胶槽口；19-锁胶头；2-硅基MOSFET；3-氮化镓MOSFET；5-半蚀刻区域；6-电镀区域。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
一种基于QFN外形的氮化镓半导体器件，如图1和图2所示，包括框架1以及固定在框架1上的耗尽型氮化镓MOSFET和一个增强型硅基MOSFET2，所述框架1包括基岛11和固设于基岛11一侧的两个管脚12，所述基岛11的一侧表面固设有陶瓷基板13，所述耗尽型氮化镓MOSFET3和一个增强型硅基MOSFET2通过导电胶固设于基岛11上，且两MOSFET互不接触，两MOSFET之间通过导线连接，具体的，所述耗尽型氮化镓MOSFET3的G极和增强型硅基MOSFET2的S极通过多根第一导线14电连接，在较优的方案中，所述陶瓷基板13的面积小于基岛11的面积，其中一部分第一导线14的一端与耗尽型氮化镓MOSFET3的G极连接，另一端与基岛11的边缘连接，另一部分第一导线14的一端与增强型硅基MOSFET2的S极连接，另一端与基岛11边缘连接，利用基岛11本身的导电性，使得耗尽型氮化镓MOSFET3的G极和增强型硅基MOSFET2的S极电连接，同时在封装之后，基岛11的另一侧表面暴露在封装体外部，使得外部电路能与基岛11电连接，通过基岛11对封装体中的两个MOSFET供电；所述耗尽型氮化镓MOSFET3的S极与增强型硅基MOSFET2的D极通过第二导线电连接，且第二导线置于陶瓷基板13上方，通过陶瓷基板13，使得第二导线与基岛11之间绝缘；所述增强型硅基MOSFET2的G极与其中一个管脚12通过第三导线16电连接；所述耗尽型氮化镓MOSFET3的D极与另一个管脚12通过第四导线17电连接；在导线连接后，通过环氧树脂包裹使得导线、基岛11、管脚12和两MOSFET形成一整体。两所述MOSFET和导线完全包裹在环氧树脂内。为了提高器件的散热效果，所述基岛11与两MOSFET向背的一面以及两管脚12的部分区域暴露在外部，用于实现电器连接以及热量传导，具体的，所述管脚12靠近基岛11的一侧通过半蚀刻处理，所述第三导线16和第四导线17分别与管脚12上的半蚀刻区域5连接。
所述陶瓷基板13的两侧板面分别电镀有导电层，具体的，所述导电层包括但不限于金、银、铜、铝、钛、镍、钯等，以及由其衍生的合金，从而提高陶瓷基板13与基岛11之间利用导电胶连接的可靠性，同时使得陶瓷基板13的两侧板面分别具有导电性能，提高第一导线14和第二导线15经过陶瓷基板13时的电器连接性能。
所述基岛11一侧或多侧边缘开有锁胶槽口18,两所述管脚12边缘向外延伸出锁胶头19,使得在通过环氧树脂进行封装时，框架1上层的环氧树脂能在框架1边缘以及基岛11和管脚12的缝隙位置与框架1下层的环氧树脂连接为一整体，以便于环氧树脂包裹框架1，提高环氧树脂与框架1的结合可靠性。
本发明所述的基于QFN外形的氮化镓半导体器件，结合图2所示，在使用过程中，将基岛11作为本封装器件的S极，将与增强型硅基MOSFET2的G极连接的管脚12作为本封装器件的G极，将与耗尽型氮化镓MOSFET3的D极连接的管脚12作为本封装器件的D极使用，在使用过程中，将本封装器件按照需求与外部电路连接，通过增强型的硅基MOSFET2控制耗尽型氮化镓MOSFET3的S极电流，同时将增强型硅基MOSFET2和耗尽型氮化镓MOSFET3安装在基岛11上，利用基岛11暴露在环氧树脂外的面积，提高器件封装后的散热效果。具体的，结合图3所示，所述基岛11边缘通过半蚀刻处理，一便于基岛11边缘与环氧树脂连接，提高封装效果，同时使得基岛11背离两MOSFET的一侧板面暴露在环氧外部，通过陶瓷的高导热系数将两MOSFET产生的热量传递到基岛11上，通过基岛11暴露在环氧外部的部分进行散热，相较于传统的封装而言，提高了散热效果。
结合图4所示，在管脚12和基岛11暴露在外部的部分以及管脚12与导线连接部分电镀有导电层形成电镀区域6，导电层可以为电镀银。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于QFN外形的氮化镓半导体器件，其特征在于：包括框架，其包括基岛和两个管脚，所述基岛上固设有一个耗尽型氮化镓 MOSFET和一个增强型硅基MOSFET，且所述耗尽型氮化镓MOSFET的G极和增强型硅基MOSFET的S极电连接，所述增强型硅基MOSFET的G极与框架的其中一个管脚电连接，所述耗尽型氮化镓MOSFET的D极与框架的另一个管脚电连接，所述耗尽型氮化镓MOSFET的S极与增强型硅基MOSFET的D极连接。
2.根据权利要求1所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：所述基岛表面中部设有绝缘层，耗尽型氮化镓MOSFET的G极和增强型硅基MOSFET的S极分别通过第一导线与基岛电连接；所述耗尽型氮化镓MOSFET的S极与增强型硅基MOSFET的D极通过第二导线电连接，且第二导线置于绝缘层上方。
3.根据权利要求2所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：所述绝缘层为陶瓷基板，所述陶瓷基板的面积小于基岛的面积。
4.根据权利要求2所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：所述第一导线与基岛上表面边缘电连接。
5.根据权利要求3所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：所述陶瓷基板的两侧板面分别电镀有导电层。
6.根据权利要求1所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：两个所述管脚靠近基岛一侧经过半蚀刻处理，所述增强型硅基MOSFET的G极与其中一个管脚的半蚀刻区域通过第三导线电连接，所述耗尽型氮化镓MOSFET的D极与另一个管脚的半蚀刻区域通过第四导线电连接，两块所述管脚的半蚀刻区域被环氧树脂包裹，使得第三导线、第四导线和管脚的半蚀刻区域固定，所述管脚的非半蚀刻区域暴露在环氧树脂外部。
7.根据权利要求6所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：所述基岛固定耗尽型氮化镓 MOSFET和一个增强型硅基MOSFET的板面被环氧树脂包裹，基岛另一面暴露在环氧树脂外部。
8.根据权利要求1所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：所述基岛一侧或多侧边缘开有锁胶槽口。
9.根据权利要求1所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：两所述管脚边缘向外延伸出锁胶头。
10.根据权利要求1所述的一种基于QFN外形的氮化镓半导体器件，其特征在于：所述基岛背离硅基MOSFET和氮化镓MOSFET一侧板面边缘通过半蚀刻处理，且半蚀刻处理区域与环氧树脂封装为一体，基岛未经过半蚀刻处理的部为暴露在环氧树脂外部。
CN202211133712.1A 2022-09-19 2022-09-19 一种基于qfn外形的氮化镓半导体器件 Active CN115223961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211133712.1A CN115223961B (zh) 2022-09-19 2022-09-19 一种基于qfn外形的氮化镓半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211133712.1A CN115223961B (zh) 2022-09-19 2022-09-19 一种基于qfn外形的氮化镓半导体器件

Publications (2)

Publication Number Publication Date
CN115223961A true CN115223961A (zh) 2022-10-21
CN115223961B CN115223961B (zh) 2022-12-02

Family

ID=83617541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211133712.1A Active CN115223961B (zh) 2022-09-19 2022-09-19 一种基于qfn外形的氮化镓半导体器件

Country Status (1)

Country Link
CN (1) CN115223961B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207705191U (zh) * 2017-12-30 2018-08-07 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓封装结构
CN109326588A (zh) * 2018-08-21 2019-02-12 中山市华南理工大学现代产业技术研究院 一种GaN基级联功率器件及其封装方法
CN208538856U (zh) * 2018-08-21 2019-02-22 中山市华南理工大学现代产业技术研究院 一种GaN基级联功率器件
CN110323199A (zh) * 2019-07-31 2019-10-11 上海晶丰明源半导体股份有限公司 一种多基岛引线框架及电源转换模块的qfn封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207705191U (zh) * 2017-12-30 2018-08-07 镓能半导体（佛山）有限公司 一种氮化镓器件及氮化镓封装结构
CN109326588A (zh) * 2018-08-21 2019-02-12 中山市华南理工大学现代产业技术研究院 一种GaN基级联功率器件及其封装方法
CN208538856U (zh) * 2018-08-21 2019-02-22 中山市华南理工大学现代产业技术研究院 一种GaN基级联功率器件
CN110323199A (zh) * 2019-07-31 2019-10-11 上海晶丰明源半导体股份有限公司 一种多基岛引线框架及电源转换模块的qfn封装结构

Also Published As

Publication number Publication date
CN115223961B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US6249041B1 (en) IC chip package with directly connected leads
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
US9735094B2 (en) Combined packaged power semiconductor device
US20060151868A1 (en) Package for gallium nitride semiconductor devices
US20110309454A1 (en) Combined packaged power semiconductor device
CN214043635U (zh) 一种智能功率模块及电力电子设备
WO2023000823A1 (zh) 一种功率半导体模块的新型封装结构
US7821116B2 (en) Semiconductor die package including leadframe with die attach pad with folded edge
US20220084915A1 (en) Semiconductor Package, Semiconductor Module and Methods for Manufacturing a Semiconductor Package and a Semiconductor Module
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
CN115223961B (zh) 一种基于qfn外形的氮化镓半导体器件
CN117080195A (zh) 级联型GaN HEMT器件封装结构
JP4409064B2 (ja) パワー素子を含む半導体装置
CN115995427A (zh) 一种用于氮化镓场效应管的内绝缘to封装结构
US20240006364A1 (en) Semiconductor device
EP2309538A2 (en) Package for semiconductor devices
TW201712840A (zh) 半導體封裝結構
CN218299797U (zh) 一种多芯片合封的半导体封装结构
CN114203659A (zh) 多层互连带
CN216054685U (zh) 一种氮化镓芯片在to-247中的封装结构
KR20190085587A (ko) 고열전도성 반도체 패키지
CN219419011U (zh) 一种用于氮化镓场效应管的内绝缘to封装结构
CN211605144U (zh) 一种氮化镓芯片在to-220中的封装结构
CN216749898U (zh) 一种功率半导体的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant