CN115208392B - 相位噪声控制方法、装置及系统 - Google Patents
相位噪声控制方法、装置及系统 Download PDFInfo
- Publication number
- CN115208392B CN115208392B CN202210623321.1A CN202210623321A CN115208392B CN 115208392 B CN115208392 B CN 115208392B CN 202210623321 A CN202210623321 A CN 202210623321A CN 115208392 B CN115208392 B CN 115208392B
- Authority
- CN
- China
- Prior art keywords
- phase
- phase noise
- noise
- noise control
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004590 computer program Methods 0.000 claims description 13
- 230000003993 interaction Effects 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 10
- 238000006731 degradation reaction Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000012795 verification Methods 0.000 abstract description 3
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种相位噪声控制方法、装置及系统，涉及电子技术领域，该方法包括：获取目标高斯噪声；将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；将第二信号发送至锁相环中的压控振荡器，获得压控振荡器输出的第三信号；其中，目标高斯噪声的幅度和带宽是基于锁相环的相位噪声控制需求确定的；第三信号中的相位噪声满足相位噪声控制需求。本发明提供的相位噪声控制方法、装置及系统，能在保持锁相环的环路参数固定且不影响锁相环输出信号中固有的超低相位噪声的情况下，实现锁相环输出信号中的相位噪声可调，能实现对锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响的验证。
Description
技术领域
本发明涉及电子技术领域，尤其涉及一种相位噪声控制方法、装置及系统。
背景技术
锁相环路是一种反馈控制电路，简称锁相环(Phase-Locked Loop，PLL)。锁相环可以基于外部输入的参考信号对环路内部振荡信号的频率和相位进行控制。锁相环在工作过程中，在输出信号的频率与输入信号的频率相等的情况下，输出电压与输入电压可以保持固定的相位差值，即输出电压与输入电压的相位被锁住。锁相环通常由鉴相器(PhaseDetector，PD)、环路滤波器(Loop Filter，LF)和压控振荡器(Voltage ControlledOscillator，VCO)三部分组成。
相位噪声(Phase noise)，指系统(如各种射频器件)在各种噪声的作用下引起的系统输出信号相位的随机变化，是衡量锁相环频稳质量的重要指标。
现有技术中，锁相环输出信号中的相位噪声是固定的，上述相位噪声通常与锁相环的器件参数相关。在锁相环输出信号中的相位噪声固定的情况下，难以验证上述相位噪声对与锁相环输出端连接的器件的影响。因此，如何对锁相环输出信号中的相位噪声进行控制是本领域亟待解决的技术问题。
发明内容
本发明提供一种相位噪声控制方法、装置及系统，用以解决现有技术中锁相环输出信号中的相位噪声固定的缺陷，实现对锁相环输出信号中相位噪声进行控制。
本发明提供一种相位噪声控制方法，包括：
获取目标高斯噪声；
将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；
将所述第二信号发送至所述锁相环中的压控振荡器，获得所述压控振荡器输出的第三信号；
其中，所述目标高斯噪声的幅度和带宽是基于所述锁相环的相位噪声控制需求确定的；所述第三信号中的相位噪声满足所述相位噪声控制需求。
根据本发明提供的一种相位噪声控制方法，所述获取目标高斯噪声，包括：
向FPGA器件发送携带有所述相位噪声控制需求的控制指令，以驱动所述FPGA器件基于所述相位噪声控制需求生成目标高斯噪声数据；
将所述目标高斯噪声数据发送至模/数转换器，获得所述模/数转换器输出的所述目标高斯噪声。
根据本发明提供的一种相位噪声控制方法，所述相位噪声控制需求是可设置的。
本发明还提供一种相位噪声控制装置，包括：
噪声获取模块，用于获取目标高斯噪声；
噪声添加模块，用于将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；
噪声输出模块，用于将所述第二信号发送至所述锁相环中的压控振荡器，获得所述压控振荡器输出的第三信号；
其中，所述目标高斯噪声的幅度和带宽是基于所述锁相环的相位噪声控制需求确定的；所述第三信号中的相位噪声满足所述相位噪声控制需求。
本发明还提供一种相位噪声控制系统，包括：相位噪声控制处理器和锁相环；所述相位噪声控制处理器分别与所述锁相环中的鉴相器和压控振荡器连接；还包括存储器及存储在所述存储器上并可在所述相位噪声控制处理器上运行的程序或指令，所述程序或指令被所述相位噪声控制处理器执行时执行如上所述相位噪声控制方法的步骤。
根据本发明提供的一种相位噪声控制系统，还包括：噪声生成装置；所述噪声生成装置与所述相位噪声控制处理器连接；
所述噪声生成装置，用于基于相位噪声控制需求，生成所述目标高斯噪声，并将所述目标高斯噪声发送至所述相位噪声控制处理器。
根据本发明提供的一种相位噪声控制系统，所述噪声生成装置，包括：FPGA器件和模/数转换器；所述FPGA器件和所述模/数转换器分别与所述相位噪声控制处理器连接；
所述FPGA器件用于在接收到所述相位噪声控制处理器发送的携带有相位噪声控制需求的控制指令的情况下，基于所述相位噪声控制需求生成目标高斯噪声数据，并将所述目标高斯噪声数据发送至所述模/数转换器；
所述模/数转换器用于对接收到的所述目标高斯噪声数据进行模数转换，生成所述目标高斯噪声，并将所述目标高斯噪声发送至所述相位噪声控制处理器。
根据本发明提供的一种相位噪声控制系统，还包括：用户交互界面；所述用户交互界面与所述相位噪声控制处理器连接；
所述用户交互界面用于接收用户输入的所述相位噪声控制需求，并将所述相位噪声控制需求发送至所述相位噪声控制处理器。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述相位噪声控制方法。
本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述相位噪声控制方法。
本发明提供的相位噪声控制方法、装置及系统，通过将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号，将上述第二信号发送至上述锁相环中的压控振荡器，获得上述压控振荡器输出的第三信号，上述目标高斯噪声的幅度和带宽基于锁相环的相位噪声控制需求确定，上述第三信号中的相位噪声满足上述相位噪声控制需求，能在保持锁相环的环路参数固定且不影响锁相环输出信号中固有的超低相位噪声的情况下，将目标高斯噪声添加至鉴相器输出的信号中输入压控振荡器，能通过控制上述目标高斯噪声的带宽和幅度，有效控制锁相环输出信号中的相位噪声，能实现对锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响的验证。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的相位噪声控制方法的流程示意图；
图2是本发明提供的相位噪声控制装置的结构示意图；
图3是本发明提供的相位噪声控制系统的结构示意图；
图4是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
需要说明的是，传统的锁相环通过外部固定有源环路或者无源环路实现，锁相环输出信号中的相位噪声取决于外部器件取值，通常为固定值。而在锁相环输出信号中的相位噪声固定的情况下，难以验证上述相位噪声对与锁相环输出端连接的器件的影响。
虽然可以通过在锁相环的输出级添加噪声的方式，验证锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响，但是在锁相环的输出级添加噪声会影响锁相环输出信号中固有的相位噪声，难以实现锁相环输出信号中固有超低相位噪声与相位噪声可调的兼容性。
对此，本发明提供一种相位噪声控制方法、装置及系统。基于本发明提供的相位噪声控制方法，可以根据实际需求，对锁相环输出信号中相位噪声进行控制，从而可以进一步验证锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响。
图1是本发明提供的相位噪声控制方法的流程示意图。下面结合图1描述本发明的相位噪声控制方法。如图1所示，该方法包括：步骤101、获取目标高斯噪声；其中，目标高斯噪声的幅度和带宽是基于锁相环的相位噪声控制需求确定的。
需要说明的是，本发明实施例的执行主体为相位噪声控制装置。
具体地，用户可以根据实际需求制定相位噪声控制需求。
上述相位噪声控制需求可以包括对锁相环进行相位噪声恶化的带宽范围以及对锁相环进行相位噪声恶化的程度。
本发明实施例中上述相位噪声控制需求，可以是通过接收用户的输入或接收其他电子设备发送的信息等方式预先获取的。
需要说明的是，高斯噪声可以影响锁相环的稳定性，从而可以起到恶化相位噪声的作用。高斯噪声的带宽即为相位噪声恶化的带宽范围，在锁相环中鉴相器输出的第一信号中添加目标高斯噪声之后，第一信号中超过高斯噪声带宽的相位噪声不会受到目标高斯噪声的影响。目标高斯噪声的幅度可以相当于对锁相环进行相位噪声恶化的程度。
因此，基于上述相位噪声控制需求，可以确定目标带宽和目标幅度，并可以将上述目标带宽和目标幅度，作为目标高斯噪声的带宽和幅度。
可选地，可以将需要进行相位噪声恶化的带宽范围作为目标带宽，可以基于需要进行相位噪声恶化的程度，确定目标幅度。
需要说明的是，目标带宽的取值范围在DC至100MHz之间。目标幅度的取值范围在±0.3V之间。
确定目标带宽和目标幅度之后，可以生成带宽为目标带宽、幅度为目标幅度的目标高斯噪声；或者还可以接收其他电子设备发送的带宽为目标带宽、幅度为目标幅度的目标高斯噪声。
步骤102、将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号。
具体地，将预设频率的输入信号输入锁相环中的鉴相器，可以获得上述鉴相器输出的第一信号。
需要说明的是，上述预设频率可以是基于实际需求预先确定的。例如，上述预设频率可以为100Mhz。本发明实施例中对上述预设频率的具体取值不作限定。
获取目标高斯噪声和第一信号之后，可以将目标高斯噪声与第一信号进行叠加，获得第二信号。
需要说明的是，将目标高斯噪声与上述第一信号进行叠加的过程中，上述目标高斯噪声的幅度可能会得到增益。在目标高斯噪声的幅度在±0.3V之间的情况下，上述叠加的过程可以将目标高斯噪声的幅度增益至±1V。因此，可以基于相位噪声控制需求、上述叠加的过程是否会出现目标高斯噪声的增益以及增益的幅度，确定目标幅度。
步骤103、将第二信号发送至锁相环中的压控振荡器，获得压控振荡器输出的第三信号；第三信号中的相位噪声满足相位噪声控制需求。
具体地，获得上述第二信号之后，可以将上述第二信号发送至锁相环中的压控振荡器。
压控振荡器对上述第二信号进行频率控制，进而获取并输出第三信号。
需要说明的是，上述第三信号中目标带宽范围内的相位噪声已被目标高斯噪声恶化，并且恶化程度符合相位噪声控制需求，从而可以实现锁相环输出信号中的相位噪声可控。
本发明实施例通过将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号，将上述第二信号发送至上述锁相环中的压控振荡器，获得上述压控振荡器输出的第三信号，上述目标高斯噪声的幅度和带宽基于锁相环的相位噪声控制需求确定，上述第三信号中的相位噪声满足上述相位噪声控制需求，能在保持锁相环的环路参数固定且不影响锁相环输出信号中固有的超低相位噪声的情况下，将目标高斯噪声添加至鉴相器输出的信号中输入压控振荡器，能通过控制上述目标高斯噪声的带宽和幅度，有效控制锁相环输出信号中的相位噪声，能实现对锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响的验证。
基于上述各实施例的内容，获取目标高斯噪声，包括：向FPGA器件发送携带有相位噪声控制需求的控制指令，以驱动FPGA器件基于相位噪声控制需求生成目标高斯噪声数据。
FPGA(Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA(Field Programmable Gate Array)器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。
基于FPGA器件的上述优点，本发明实施例中相位噪声控制装置可以向FPGA器件发送携带有相位噪声控制需求的控制指令。
具体地，FPGA器件接收到上述控制指令之后，可以基于上述相位噪声控制需求，确定目标带宽和目标幅度，并可以基于上述目标带宽和上述目标幅度，生成目标高斯噪声数据。
将目标高斯噪声数据发送至模/数转换器，获得模/数转换器输出的目标高斯噪声。
具体地，FPGA器件生成目标高斯噪声数据之后，相位噪声控制装置可以控制FPGA器件将上述目标高斯噪声数据发送至模/数转换器。
模/数转换器接收到上述目标高斯噪声数据之后，可以对上述目标高斯噪声数据进行数模转换，获得并输出带宽为目标带宽、幅度为目标幅度的目标高斯噪声。
需要说明的是，本发明实施例中的模/数转换器可以为高速模/数转换器。
本发明实施例通过向FPGA器件发送携带有相位噪声控制需求的控制指令，以使得FPGA器件在接收到控制指令的情况下，基于相位噪声控制需求生成目标高斯噪声数据之后，将上述目标高斯噪声数据发送至模/数转换器，获得模/书转换器输出的目标高斯噪声，能基于FPGA器件和模/数转换器更高效、更准确的生成目标高斯噪声。
基于上述各实施例的内容，相位噪声控制需求是可设置的。
具体地，用户根据实际需求制定相位噪声控制需求之后，可以通过相位噪声控制装置的用户交互界面输入上述相位噪声控制需求。
相位噪声控制装置可以接收用户输入的相位噪声控制需求。
本发明实施例通过接收用户输入的相位噪声控制需求，能基于用户的输入更简单、更高效的实现锁相环输出信号的相位噪声可调。
图2是本发明提供的相位噪声控制装置的结构示意图。下面结合图2对本发明提供的相位噪声控制装置进行描述，下文描述的相位噪声控制装置与上文描述的本发明提供的相位噪声控制方法可相互对应参照。如图2所示，该装置包括：噪声获取模块201、噪声添加模块203和噪声输出模块204。
噪声获取模块201，用于获取目标高斯噪声。
噪声添加模块203，用于将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号。
噪声输出模块204，用于将第二信号发送至锁相环中的压控振荡器，获得压控振荡器输出的第三信号。
其中，目标高斯噪声的幅度和带宽是基于锁相环的相位噪声控制需求确定的；第三信号中的相位噪声满足相位噪声控制需求。
具体地，噪声获取模块201、噪声添加模块203和噪声输出模块204电连接。
噪声获取模块201可以用于生成带宽为目标带宽、幅度为目标幅度的目标高斯噪声；或者还可以用于接收其他电子设备发送的带宽为目标带宽、幅度为目标幅度的目标高斯噪声。
噪声添加模块203可以用于将目标高斯噪声与第一信号进行叠加，获得第二信号。
噪声输出模块204可以用于将上述第二信号发送至锁相环中的压控振荡器。
需要说明的是，本发明实施例提供的相位噪声控制装置，在具体运行时，可以执行上述任一实施例的相位噪声控制方法，对此本实施例不作赘述。
可选地，噪声获取模块201可以具体用于向FPGA器件发送携带有相位噪声控制需求的控制指令，以驱动FPGA器件基于相位噪声控制需求生成目标高斯噪声数据；将目标高斯噪声数据发送至模/数转换器，获得模/数转换器输出的目标高斯噪声。
本发明实施例中的相位噪声控制装置，通过将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号，将上述第二信号发送至上述锁相环中的压控振荡器，获得上述压控振荡器输出的第三信号，上述目标高斯噪声的幅度和带宽基于锁相环的相位噪声控制需求确定，上述第三信号中的相位噪声满足上述相位噪声控制需求，能在保持锁相环的环路参数固定且不影响锁相环输出信号中固有的超低相位噪声的情况下，将目标高斯噪声添加至鉴相器输出的信号中输入压控振荡器，能通过控制上述目标高斯噪声的带宽和幅度，有效控制锁相环输出信号中的相位噪声，能实现对锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响的验证。
图3是本发明提供的相位噪声控制系统的结构示意图。下面结合图3对本发明提供的相位噪声控制系统进行描述。如图3所示，相位噪声控制系统，包括：相位噪声控制处理器301和锁相环302；相位噪声控制处理器301分别与锁相环302中的鉴相器303和压控振荡器304连接；还包括存储器及存储在存储器上并可在相位噪声控制处理器上运行的程序或指令，程序或指令被相位噪声控制处理器301执行时执行如上相位噪声控制方法的步骤。
具体地，本发明实施例中的相位噪声控制系统，包括相位噪声控制处理器301，上述相位噪声控制处理器301中搭载有如上所述的相位噪声控制装置，可以对锁相环输出信号中的相位噪声进行控制。
相位噪声控制处理器301对锁相环输出信号中的相位噪声进行控制的具体工作流程，可以参见上述各实施例的内容，本发明实施例中不作限定。
本发明实施例中的相位噪声控制系统，通过将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号，将上述第二信号发送至上述锁相环中的压控振荡器，获得上述压控振荡器输出的第三信号，上述目标高斯噪声的幅度和带宽基于锁相环的相位噪声控制需求确定，上述第三信号中的相位噪声满足上述相位噪声控制需求，能在保持锁相环的环路参数固定且不影响锁相环输出信号中固有的超低相位噪声的情况下，将目标高斯噪声添加至鉴相器输出的信号中输入压控振荡器，能通过控制上述目标高斯噪声的带宽和幅度，有效控制锁相环输出信号中的相位噪声，能实现对锁相环输出信号中的相位噪声对与锁相环输出端连接的器件的影响的验证。
基于上述各实施例的内容，相位噪声控制系统，还包括：噪声生成装置305；噪声生成装置305与相位噪声控制处理器301连接。
噪声生成装置305，用于基于相位噪声控制需求，生成目标高斯噪声，并将目标高斯噪声发送至相位噪声控制处理器301。
具体地，相位噪声控制系统中的噪声生成装置，可以生成幅度为目标幅度、带宽为目标带宽的目标高斯噪声。
需要说明的是，本发明实施例中对噪声生成装置305的具体类型，以及生成目标高斯噪声的具体方式不作限定。
本发明实施例中相位噪声控制系统中的噪声生成装置用于生成目标高斯噪声，能在相位噪声控制系统内部实现目标高斯噪声的生成。
基于上述各实施例的内容，噪声生成装置305，包括：FPGA器件306和模/数转换器307；FPGA器件306和模/数转换器307分别与相位噪声控制处理器301连接。
FPGA器件306用于在接收到相位噪声控制处理器301发送的携带有相位噪声控制需求的控制指令的情况下，基于相位噪声控制需求生成目标高斯噪声数据，并将目标高斯噪声数据发送至模/数转换器307。
模/数转换器307用于对接收到的目标高斯噪声数据进行模数转换，生成目标高斯噪声，并将目标高斯噪声发送至相位噪声控制处理器301。
具体地，FPGA(Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA(Field Programmable Gate Array)器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。
基于FPGA器件306的上述优点，本发明实施例中相位噪声控制处理器301可以向FPGA器件306发送携带有相位噪声控制需求的控制指令。
FPGA器件306接收到上述控制指令之后，可以基于上述相位噪声控制需求，确定目标带宽和目标幅度，并可以基于上述目标带宽和上述目标幅度，生成目标高斯噪声数据。
FPGA器件306生成目标高斯噪声数据之后，可以将上述目标高斯噪声数据发送至模/数转换器307。
模/数转换器接收到上述目标高斯噪声数据之后，可以对上述目标高斯噪声数据进行数模转换，获得带宽为目标带宽、幅度为目标幅度的目标高斯噪声。
模/数转换器获得目标高斯噪声之后，可以将上述目标高斯噪声发送至相位噪声控制处理器301。
需要说明的是，本发明实施例中的模/数转换器可以为高速模/数转换器。
本发明实施例中噪声生成装置包括FPGA器件和模/数转换器，相位噪声控制装置向FPGA器件发送携带有相位噪声控制需求的控制指令，FPGA器件在接收到控制指令的情况下，基于相位噪声控制需求生成目标高斯噪声数据之后，将上述目标高斯噪声数据发送至模/数转换器，模/数转换器对上述目标高斯噪声数据进行模数转换之后，将获得的目标高斯噪声发送至相位噪声控制装置，能基于FPGA器件和模/数转换器更高效、更准确的生成目标高斯噪声。
基于上述各实施例的内容，还包括：用户交互界面308；用户交互界面308与相位噪声控制处理器301连接。
用户交互界面308用于接收用户输入的相位噪声控制需求，并将相位噪声控制需求发送至相位噪声控制处理器301。
具体地，用户根据实际需求制定相位噪声控制需求之后，可以通过用户交互界面308输入上述相位噪声控制需求。
用户交互界面308接收到用户输入的相位噪声控制需求之后，可以将上述相位噪声控制需求发送至相位噪声控制处理器301。
本发明实施例中相位噪声控制系统包括用户交互界面，通过用户交互界面接收用户输入的相位噪声控制需求，能基于用户的输入更简单、更高效的实现锁相环输出信号的相位噪声可调。
图4示例了一种电子设备的实体结构示意图，如图4所示，该电子设备可以包括：处理器(processor)410、通信接口(Communications Interface)420、存储器(memory)430和通信总线440，其中，处理器410，通信接口420，存储器430通过通信总线440完成相互间的通信。处理器410可以调用存储器430中的逻辑指令，以执行相位噪声控制方法，该方法包括：获取目标高斯噪声；将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；将第二信号发送至锁相环中的压控振荡器，获得压控振荡器输出的第三信号；其中，目标高斯噪声的幅度和带宽是基于锁相环的相位噪声控制需求确定的；第三信号中的相位噪声满足相位噪声控制需求。
此外，上述的存储器430中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的相位噪声控制方法，该方法包括：获取目标高斯噪声；将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；将第二信号发送至锁相环中的压控振荡器，获得压控振荡器输出的第三信号；其中，目标高斯噪声的幅度和带宽是基于锁相环的相位噪声控制需求确定的；第三信号中的相位噪声满足相位噪声控制需求。又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的相位噪声控制方法，该方法包括：获取目标高斯噪声；将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；将第二信号发送至锁相环中的压控振荡器，获得压控振荡器输出的第三信号；其中，目标高斯噪声的幅度和带宽是基于锁相环的相位噪声控制需求确定的；第三信号中的相位噪声满足相位噪声控制需求。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (11)
1.一种相位噪声控制方法，其特征在于，包括：
获取目标高斯噪声；
将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；
将所述第二信号发送至所述锁相环中的压控振荡器，获得所述压控振荡器输出的第三信号；
其中，所述目标高斯噪声的幅度和带宽是基于所述锁相环的相位噪声控制需求确定的；所述第三信号中的相位噪声满足所述相位噪声控制需求；所述相位噪声控制需求包括对所述锁相环进行相位噪声恶化的带宽范围以及对所述锁相环进行相位噪声恶化的程度。
2.根据权利要求1所述的相位噪声控制方法，其特征在于，所述获取目标高斯噪声，包括：
向FPGA器件发送携带有所述相位噪声控制需求的控制指令，以驱动所述FPGA器件基于所述相位噪声控制需求生成目标高斯噪声数据；
将所述目标高斯噪声数据发送至模/数转换器，获得所述模/数转换器输出的所述目标高斯噪声。
3.根据权利要求2所述的相位噪声控制方法，其特征在于，所述相位噪声控制需求是可设置的。
4.一种相位噪声控制装置，其特征在于，包括：
噪声获取模块，用于获取目标高斯噪声；
噪声添加模块，用于将目标高斯噪声与锁相环中鉴相器输出的第一信号进行叠加，获得第二信号；
噪声输出模块，用于将所述第二信号发送至所述锁相环中的压控振荡器，获得所述压控振荡器输出的第三信号；
其中，所述目标高斯噪声的幅度和带宽是基于所述锁相环的相位噪声控制需求确定的；所述第三信号中的相位噪声满足所述相位噪声控制需求；所述相位噪声控制需求包括对所述锁相环进行相位噪声恶化的带宽范围以及对所述锁相环进行相位噪声恶化的程度。
5.一种相位噪声控制系统，其特征在于，包括：相位噪声控制处理器和锁相环；所述相位噪声控制处理器分别与所述锁相环中的鉴相器和压控振荡器连接；还包括存储器及存储在所述存储器上并可在所述相位噪声控制处理器上运行的程序或指令，所述程序或指令被所述相位噪声控制处理器执行时执行如权利要求1至3任一项所述相位噪声控制方法的步骤。
6.根据权利要求5所述的相位噪声控制系统，其特征在于，还包括：噪声生成装置；所述噪声生成装置与所述相位噪声控制处理器连接；
所述噪声生成装置，用于基于相位噪声控制需求，生成所述目标高斯噪声，并将所述目标高斯噪声发送至所述相位噪声控制处理器。
7.根据权利要求6所述的相位噪声控制系统，其特征在于，所述噪声生成装置，包括：FPGA器件和模/数转换器；所述FPGA器件和所述模/数转换器分别与所述相位噪声控制处理器连接；
所述FPGA器件用于在接收到所述相位噪声控制处理器发送的携带有相位噪声控制需求的控制指令的情况下，基于所述相位噪声控制需求生成目标高斯噪声数据，并将所述目标高斯噪声数据发送至所述模/数转换器；
所述模/数转换器用于对接收到的所述目标高斯噪声数据进行模数转换，生成所述目标高斯噪声，并将所述目标高斯噪声发送至所述相位噪声控制处理器。
8.根据权利要求5至7任一所述的相位噪声控制系统，其特征在于，还包括：用户交互界面；所述用户交互界面与所述相位噪声控制处理器连接；
所述用户交互界面用于接收用户输入的所述相位噪声控制需求，并将所述相位噪声控制需求发送至所述相位噪声控制处理器。
9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至3任一项所述相位噪声控制方法。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述相位噪声控制方法。
11.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述相位噪声控制方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210623321.1A CN115208392B (zh) | 2022-06-01 | 2022-06-01 | 相位噪声控制方法、装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210623321.1A CN115208392B (zh) | 2022-06-01 | 2022-06-01 | 相位噪声控制方法、装置及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115208392A CN115208392A (zh) | 2022-10-18 |
| CN115208392B true CN115208392B (zh) | 2023-08-01 |
Family
ID=83575827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210623321.1A Active CN115208392B (zh) | 2022-06-01 | 2022-06-01 | 相位噪声控制方法、装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115208392B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112886960A (zh) * | 2021-01-12 | 2021-06-01 | 天津大学 | 一种具有超低相位噪声可调能力的锁相环 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007056490A1 (de) * | 2007-11-22 | 2009-05-28 | Micronas Gmbh | Verfahren und Schaltungsanordnung zum Entscheiden eines Symbols beim Empfang von mit einem Quadratursignalpaar gekoppelten empfangenen Symbolen |
| EP3051762B1 (en) * | 2013-10-29 | 2019-07-10 | Huawei Technologies Co., Ltd. | Phase noise correction method, device and system |
-
2022
- 2022-06-01 CN CN202210623321.1A patent/CN115208392B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112886960A (zh) * | 2021-01-12 | 2021-06-01 | 天津大学 | 一种具有超低相位噪声可调能力的锁相环 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115208392A (zh) | 2022-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1671422B1 (en) | Phase-locked loop bandwidth calibration circuit and method thereof | |
| EP1994644B1 (en) | Rf-to-baseband receiver architecture | |
| US10938396B2 (en) | Quadrature local oscillator signal generation systems and methods | |
| US7215215B2 (en) | Phase modulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus | |
| US8674771B2 (en) | Fixed bandwidth LO-GEN | |
| CN105720971A (zh) | 锁相环的粗调谐选择 | |
| KR20180017347A (ko) | 외부 신호에 응답하여 발진기의 주파수를 보정하는 장치 및 방법 | |
| US9350296B1 (en) | Systems and methods for calibrating a dual port phase locked loop | |
| WO2011053726A1 (en) | Programmable digital clock control scheme to minimize spur effect on a receiver | |
| US11212017B2 (en) | Phase-locked loop (PLL) calibration | |
| CN104350681A (zh) | 用于本地振荡器的方法和装置 | |
| US10056912B1 (en) | Simultaneous cancellation of multiple spurs from different sources | |
| CN115208392B (zh) | 相位噪声控制方法、装置及系统 | |
| US7548593B2 (en) | Baseband compensation of an offset phase locked loop | |
| US7313379B2 (en) | Generation of a self-correcting local oscillation | |
| DE102018121318A1 (de) | Vorrichtung und verfahren zum erzeugen eines oszillationssignals, mobilkommunikationssysteme und mobilgerät | |
| US20050136873A1 (en) | Phase locked loop calibration | |
| CN105634410A (zh) | 射频下变频通道装置 | |
| CN218587164U (zh) | 锁相环 | |
| CN107508596B (zh) | 一种带有辅助捕获装置的多环锁相电路及频率预置方法 | |
| CN115208385B (zh) | 锁相环环路带宽估计方法及装置 | |
| EP2814176A1 (en) | Fast lock phase-locked loop | |
| CN114024636B (zh) | 抖动注入方法、装置及存储介质 | |
| CN113437965B (zh) | 一种杂散信号消除电路及方法 | |
| CN115208387B (zh) | 锁相环、时钟恢复方法、装置及时钟恢复仪 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |