CN115208385B - 锁相环环路带宽估计方法及装置 - Google Patents

锁相环环路带宽估计方法及装置 Download PDF

Info

Publication number
CN115208385B
CN115208385B CN202210622016.0A CN202210622016A CN115208385B CN 115208385 B CN115208385 B CN 115208385B CN 202210622016 A CN202210622016 A CN 202210622016A CN 115208385 B CN115208385 B CN 115208385B
Authority
CN
China
Prior art keywords
signal
phase
locked loop
amplitude
sinusoidal jitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210622016.0A
Other languages
English (en)
Other versions
CN115208385A (zh
Inventor
尹项托
史跃文
程军强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxing Lianhua Technology Beijing Co ltd
Original Assignee
Zhongxing Lianhua Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxing Lianhua Technology Beijing Co ltd filed Critical Zhongxing Lianhua Technology Beijing Co ltd
Priority to CN202210622016.0A priority Critical patent/CN115208385B/zh
Publication of CN115208385A publication Critical patent/CN115208385A/zh
Application granted granted Critical
Publication of CN115208385B publication Critical patent/CN115208385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种锁相环环路带宽估计方法及装置，涉及电子技术领域，该方法包括：获取第一信号，并将第一信号输入被测锁相环，第一信号是基于预设幅度和频率的正弦抖动信号确定的；获取被测锁相环输出的第二信号，基于第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽；其中，残余的正弦抖动信号的幅度为预设幅度。本发明提供的锁相环环路带宽估计方法及装置，通过将第一信号输入被测锁相环之后，基于被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽，能更准确、更高效的估计锁相环的环路带宽，所需投入的成本更低。

Description

锁相环环路带宽估计方法及装置
技术领域
本发明涉及电子技术领域，尤其涉及一种锁相环环路带宽估计方法及装置。
背景技术
锁相环路是一种反馈控制电路，简称锁相环(Phase-Locked Loop，PLL)。锁相环可以基于外部输入的参考信号对环路内部振荡信号的频率和相位进行控制。锁相环在工作过程中，在输出信号的频率与输入信号的频率相等的情况下，输出电压与输入电压可以保持固定的相位差值，即输出电压与输入电压的相位被锁住。锁相环通常由鉴相器(PhaseDetector，PD)、环路滤波器(Loop Filter，LF)和压控振荡器(Voltage ControlledOscillator，VCO)三部分组成。
锁相环的环路带宽(loop bandwidth)，指锁相环等效的窄带跟踪滤波器的噪声带宽，可以用于反映锁相环对噪声的抑制作用，是锁相环的基本参数之一。对锁相环的环路带宽进行准确估计，有助于定位锁相环路的稳定性问题，实现对锁相环噪声抑制能力的分析。
现有技术中，可以基于信号分析仪对锁相环环路带宽进行估计。但是，信号分析仪通常采用软件计算方法对锁相环环路带宽进行估计，上述软件计算方法受限于运算数据量，因此难以对锁相环环路带宽进行准确、高效的估计。
发明内容
本发明提供一种锁相环环路带宽估计方法及装置，用以解决现有技术中难以对锁相环环路带宽进行准确、高效的估计的缺陷，实现更准确、更高效的估计锁相环的环路带宽。
本发明提供一种锁相环环路带宽估计方法，包括：
获取第一信号，并将所述第一信号输入被测锁相环，所述第一信号是基于预设幅度和频率的正弦抖动信号确定的；
获取所述被测锁相环输出的第二信号，基于所述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽；
其中，所述残余的正弦抖动信号的幅度为所述预设幅度。
根据本发明提供的一种锁相环环路带宽估计方法，所述获取第一信号，包括：
获取所述正弦抖动信号；
将所述正弦抖动信号与鉴相器输出第三信号进行叠加，获得第四信号；
在所述第四信号中的正弦抖动信号的幅度为所述预设幅度的情况下，将所述第四信号输入压控振荡器，获取所述压控振荡器输出的所述第一信号；
其中，输入所述鉴相器的输入信号的频率是预先确定的。
根据本发明提供的一种锁相环环路带宽估计方法，在所述将所述正弦抖动信号与鉴相器输出第三信号进行叠加，获得第四信号之后，并在将所述第四信号输入压控振荡器，获取所述压控振荡器输出的所述第一信号之前，还包括：
在所述第四信号中的正弦抖动信号的幅度不为预设幅度的情况下，将所述第四信号中的正弦抖动信号的幅度补偿至所述预设幅度。
根据本发明提供的一种锁相环环路带宽估计方法，所述基于所述被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽之前，还包括：
将所述第二信号输入至频谱仪，以基于所述频谱仪输出的频谱分析结果，获取所述残余的正弦抖动信号的绝对功率；
将所述第二信号输入至FPGA器件，获取所述FPGA器件输出的所述残余的正弦抖动信号的频率；
确定所述残余的正弦抖动信号的绝对功率和所述残余的正弦抖动信号的频率之间的映射关系。
根据本发明提供的一种锁相环环路带宽估计方法，所述获取所述正弦抖动信号，包括：
接收用户输入，所述用户输入携带有所述预设幅度和频率；
向FPGA器件发送第一控制指令，以驱动所述FPGA器件控制信号发生器生成所述正弦抖动信号；
其中，所述第一控制指令携带有所述预设幅度和频率。
根据本发明提供的一种锁相环环路带宽估计方法，所述基于所述被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽，包括：
基于所述映射关系，绘制所述被测锁相环的环路特征曲线；
基于所述环路特征曲线，获取所述被测锁相环的环路带宽。
本发明还提供一种锁相环环路带宽估计装置，包括：
信号获取模块，用于获取第一信号，并将所述第一信号输入被测锁相环，所述第一信号是基于预设幅度和频率的正弦抖动信号确定的；
带宽估计模块，用于获取所述被测锁相环输出的第二信号，基于所述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽；
其中，所述残余的正弦抖动信号的幅度为所述预设幅度。
根据本发明提供的一种锁相环环路带宽估计装置，所述信号获取模块，包括：鉴相器、加法器、压控振荡器和幅度判断模块；所述鉴相器、所述加法器、所述加法器、所述幅度判断模块和所述压控振荡器的输入端依次连接，所述压控振荡器的输出端与所述被测锁相环连接；
所述鉴相器用于对输入的输入信号进行信号处理，获得第三信号，并将所述第三信号发送至所述加法器，所述输入信号的频率是预先确定的；
所述加法器用于将接收到的所述正弦抖动信号与所述鉴相器输出的第三信号进行叠加，获得第四信号，并将所述第四信号发送至所述幅度判断模块；
所述幅度判断模块用于在接收到的第四信号中的正弦抖动信号的幅度为所述预设幅度的情况下，将所述第四信号发送至所述压控振荡器；
所述压控振荡器用于对接收到的所述第四信号进行信号处理，获取所述第一信号，并将所述第一信号发送至所述被测锁相环。
根据本发明提供的一种锁相环环路带宽估计装置，所述幅度判断模块，包括：FPGA器件、模/数转换器和信号发生器；所述FPGA器件与所述模/数转换器和所述压控振荡器的输入端依次连接；所述FPGA器件还与所述信号发生器和所述压控振荡器的输入端依次连接；
所述模/数转换器用于获取所述压控振荡器的控制电压，并将所述控制电压发送至所述FPGA器件；
所述FPGA器件用于基于所述控制电压，获取所述第四信号中的正弦抖动信号的幅度，并在第四信号中的正弦抖动信号的幅度为所述预设幅度的情况下，通过所述信号发生器将所述第四信号发送至所述压控振荡器，在第四信号中的正弦抖动信号的幅度不为所述预设幅度的情况下，将所述第四信号发送至所述信号发生器；
所述信号发生器用于将接收到的第四信号中的正弦抖动信号的幅度补偿至所述预设幅度之后，将补偿后的第四信号发送至所述压控振荡器。
根据本发明提供的一种锁相环环路带宽估计装置，所述带宽估计模块，包括：上位机；所述上位机与所述FPGA器件连接；
所述上位机用于在接收到携带有所述预设幅度和频率的用户输入的情况下，向所述FPGA器件发送第一控制指令，所述第一控制指令携带有所述预设幅度和频率；
所述FPGA器件用于响应于所述第一控制指令，向所述信号发生器发送第二控制指令，所述第二控制指令携带有所述预设幅度和频率；
所述信号发生器用于响应于所述第二控制指令，生成所述正弦抖动信号，并将所述正弦抖动信号发送至所述加法器。
根据本发明提供的一种锁相环环路带宽估计装置，所述带宽估计模块，还包括：频谱仪；所述被测锁相环与所述上位机通过所述频谱仪连接；所述被测锁相环输出的第二信号分别输入至所述频谱仪和所述FPGA器件；
所述频谱仪用于对所述第二信号进行频谱分析，获得所述频谱分析结果，并将频谱分析结果发送至所述上位机；
所述FPGA器件用于获取所述第二信号中残余的正弦抖动信号的频率，并将所述残余的正弦抖动信号的频率发送至所述上位机；
所述上位机用于基于接收到的所述残余的正弦抖动信号的绝对功率和频率，获取所述残余的正弦抖动信号的绝对功率和频率映射关系，基于所述映射关系，绘制所述被测锁相环的环路特征曲线，基于所述环路特征曲线，获取所述被测锁相环的环路带宽。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述锁相环环路带宽估计方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述锁相环环路带宽估计方法。
本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述锁相环环路带宽估计方法。
本发明提供的锁相环环路带宽估计方法及装置，通过将基于预设幅度和频率的正弦抖动信号确定的第一信号输入被测锁相环之后，基于被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽，能更准确、更高效的估计锁相环的环路带宽，所需投入的成本更低。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的锁相环环路带宽估计方法的流程示意图；
图2为传统的锁相环中抖动信号的传递曲线；
图3为本发明提供的锁相环环路带宽估计方法中被测锁相环的环路特征曲线的示意图；
图4是本发明提供的锁相环环路带宽估计装置的结构示意图之一；
图5是本发明提供的锁相环环路带宽估计装置的结构示意图之二；
图6是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1是本发明提供的锁相环环路带宽估计方法的流程示意图。下面结合图1描述本发明的锁相环环路带宽估计方法。如图1所示，该方法包括：步骤101、获取第一信号，并将第一信号输入被测锁相环，第一信号是基于预设幅度和频率的正弦抖动信号确定的。
需要说明的是，本发明实施例的执行主体为锁相环环路带宽估计装置。
具体地，本发明实施例中可以通过多种方法获取上述第一信号，例如：可以接收其他电子设备发送的上述第一信号；或者，还可以基于上述预设幅度和频率，生成上述第一信号。
需要说明的是，可以根据实际情况确定上述预设幅度和频率。本发明实施例中对上述预设幅度和频率的具体取值不作限定。
可选地，上述预设幅度的取值范围可以在10Hz至100Mhz之间。上述预设频率的取值范围可以在±5V之间。
获取上述正弦抖动信号的第一信号之后，可以将上述第一信号输入被测锁相环。
步骤102、获取被测锁相环输出的第二信号，基于第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽。
其中，残余的正弦抖动信号的幅度为预设幅度。
具体地，将上述第一信号输入被测锁相环之后，可以获取被测锁相环输出的第二信号。其中，本发明实施例中可以将被测锁相环对上述第一信号进行信号处理之后输出的信号，称为第二信号。
需要说明的是，图2为传统的锁相环中抖动信号的传递曲线，如图2所示，锁相环可以追踪并抑制环路带宽内抖动信号的抖动，忽略环路带宽外抖动信号的抖动，对于环路带宽外的抖动信号，该抖动信号超过环路带宽的截止频率越多，锁相环对该抖动信号的抑制效果越差。
环路带宽外对抖动信号的抑制程度，与抖动信号的频率之间的映射关系可以用带外滚降系数表示。在诸多标准协议中，将完美锁相环(Golden PLL)的带外滚降系数定义为20dB/十倍频。其中，锁相环的环路带宽与数据速率之间的比例恒定，即若锁相环的输入数据速率发生变化，则锁相环的环路带宽随之改变。
锁相环对抖动信号的抑制程度，可以用于抖动信号绝对功率的改变表示。因此，在输入被测锁相环的第一信号是基于预设幅度和频率的正弦抖动信号确定的情况下，可以基于被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，估计被测锁相环的环路带宽。
获取被测锁相环输出的第二信号之后，可以基于传统的信号处理方法，获取上述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系。
可选地，上述残余的正弦抖动信号的频率和绝对功率之间的映射关系通过拟合曲线、函数或映射表等形式表示。本发明实施例中对上述残余的正弦抖动信号的频率和绝对功率之间的映射关系的具体表示形式，不作具体限定。
需要说明的是，被测锁相环在对第一信号进行信号处理的过程中，保持上述正弦抖动信号的幅度不变，因此，第二信号中残余的正弦抖动信号的幅度为上述预设幅度。
具体地，获取第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系之后，可以基于上述残余的正弦抖动信号的频率和绝对功率之间的映射关系，通过数值计算、数理统计等方法，对被测锁相环的环路带宽进行估计，获取被测锁相环的环路带宽。
本发明实施例通过将基于预设幅度和频率的正弦抖动信号确定的第一信号输入被测锁相环之后，基于被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽，能更准确、更高效的估计锁相环的环路带宽，所需投入的成本更低。
基于上述各实施例的内容，获取第一信号，包括：获取正弦抖动信号。
具体地，本发明实施例中可以通过多种方法获取预设幅度和频率的正弦抖动信号，例如：可以接收其他电子设备发送的上述正弦抖动信号；或者，还可以基于上述预设幅度和频率，生成上述正弦抖动信号。
将正弦抖动信号与鉴相器输出的第三信号进行叠加，获得第四信号。其中，输入鉴相器的输入信号的频率是预先确定的。
具体地，将输入信号输入鉴相器，可以获得上述鉴相器输出的第三信号。
需要说明的是，上述输入信号的频率可以是基于实际需求预先确定的。例如，上述输入信号的频率可以为100Mhz。本发明实施例中对上述输入信号的频率的具体取值不作限定。
获取上述正弦抖动信号之后，可以将上述正弦抖动信号与鉴相器输出的第三信号进行叠加，获得第四信号。
在第四信号中的正弦抖动信号的幅度为预设幅度的情况下，将第四信号输入压控振荡器，获取压控振荡器输出的第一信号。
具体地，由于上述正弦抖动信号与上述第三信号在叠加的过程中，可以会造成上述正弦抖动信号的幅度出现衰减，导致得到的上述第四信号中的正弦抖动信号的幅度不为上述预设幅度。
为了确保被测锁相环输出的第二信号中残余的正弦抖动信号的幅度为上述预设幅度，在获取上述第四信号之后，需要判断上述第四信号中的正弦抖动信号的幅度是否为上述预设幅度。
若上述第四信号中的正弦抖动信号的幅度为上述预设幅度，则可以将上述第四信号输入压控振荡器。
上述压控振荡器可以对上述第四信号进行频率控制，进而可以获取并输出第一信号。
本发明实施例通过将预设幅度和频率的正弦抖动信号与鉴相器输出的第三信号进行叠加，获得第四信号之后，在上述第四信号中的正弦抖动信号的幅度为预设幅度的情况下，将上述第四信号输入压控振荡器，获取压控振荡器输出的第一信号，能在确保被测锁相环输出的第二信号中残余的正弦抖动信号的幅度为上述预设幅度的情况下，更准确、更高效的获取第一信号。
基于上述各实施例的内容，在将正弦抖动信号与鉴相器输出的第三信号进行叠加，获得第四信号之后，并在与将第四信号输入压控振荡器，获取压控振荡器输出的第一信号之前，还包括：在第四信号中的正弦抖动信号的幅度不为预设幅度的情况下，将第四信号中的正弦抖动信号的幅度补偿至预设幅度。
具体地，获取上述第四信号之后，若上述第四信号中的正弦抖动信号的幅度不为上述预设幅度，则可以基于上述第四信号中的正弦抖动信号的幅度与上述预设幅度之间的差值，对上述第四信号中的正弦抖动信号的幅度进行补偿，以使得上述第四信号中的正弦抖动信号的幅度为上述预设幅度。例如：若上述第四信号中的正弦抖动信号的幅度相较于上述预设幅度下降了1V，则可以对上述第四信号中的正弦抖动信号的幅度进行补偿，使得上述第四信号中的正弦抖动信号的幅度增益1V。
可选地，本发明实施例中可以基于多种传统方式对上述第四信号中的正弦抖动信号的幅度进行补偿。本发明实施例中对上述第四信号中的正弦抖动信号的幅度进行补偿的具体方式不作限定。
本发明实施例中通过将预设幅度和频率的正弦抖动信号与鉴相器输出的第三信号进行叠加，获得第四信号之后，在上述第四信号中的正弦抖动信号的幅度不为预设幅度的情况下，对上述第四信号中的正弦抖动信号的幅度进行补偿，以使得上述第四信号中的正弦抖动信号的幅度为上述预设幅度，能通过补偿上述第四信号中的正弦抖动信号的幅度，确保被测锁相环输出的第二信号中残余的正弦抖动信号的幅度为上述预设幅度。
基于上述各实施例的内容，基于被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽之前，还包括：将第二信号输入至频谱仪，以基于频谱仪输出频谱分析结果，获取残余的正弦抖动信号的绝对功率；
将第二信号输入至FPGA器件，获取FPGA器件输出的残余的正弦抖动信号的频率。
具体地，获取被测锁相环输出的第二信号之后，可以将上述第二信号输入频谱仪。
频谱仪可以对上述第二信号进行频谱分析，在频域内显示上述第二信号的频谱特性。
因此，频谱仪输出频谱分析结果中的正弦抖动幅度示数，即为第二信号中残余的正弦抖动信号的绝对功率。
需要说明的是，频谱仪的频谱分析结果中正弦抖动幅度示数可以通过在频谱仪上用MARKER标记中心频率偏移上述预设频率的信号功率确定。
获取被测锁相环输出的第二信号之后，锁相环环路带宽估计装置还可以向FPGA器件发送第三控制指令。
FPGA(Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA(Field Programmable Gate Array)器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。
基于FPGA器件的上述优点，本发明实施例中可以基于FPGA器件获取上述第二信号中残余的正弦抖动信号的频率。
具体地，获取被测锁相环输出的第二信号之后，还可以将上述第二信号输入FPGA器件。
FPGA器件可以获取并输出上述第二信号中残余的正弦抖动信号的频率。
确定残余的正弦抖动信号的频率和绝对功率之间的映射关系。
具体地，获取上述第二信号中残余的正弦抖动信号的频率和绝对功率之后，可以基于上述第二信号中残余的正弦抖动信号的频率和绝对功率，通过数值计算、数理统计等方法，获取上述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系。
本发明实施例通过将第二信号输入频谱仪，基于频谱仪输出的频谱分析结果，获取残余的正弦抖动信号的绝对功率，将第二信号输入FPGA器件，获取FPGA器件输出的上述第二信号中残余的正弦抖动信号的频率之后，确定上述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，能实现频谱仪功能的扩展，能基于成本更低的频谱仪和FPGA器件，更准确、更高效的获取上述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系。
基于上述各实施例的内容，获取正弦抖动信号，包括：接收用户输入，用户输入携带有预设幅度和频率。
具体地，用户可以根据实际需要确定预设幅度和频率，并输入上述预设幅度和频率。
锁相环环路带宽估计装置可以接收上述携带有预设幅度和频率的用户输入。
向FPGA器件发送第一控制指令，以驱动FPGA器件控制信号发生器生成正弦抖动信号；其中，第一控制指令携带有预设幅度和频率。
具体地，在接收到上述携带有预设幅度和频率的用户输入之后，可以向FPGA器件发送携带有预设幅度和频率的第一控制指令。
FPGA器件接收到上述第一控制指令之后，可以控制信号发生器生成幅度为上述预设幅度、频率为上述预设频率的正弦抖动信号。
本发明实施例通过在接收到携带有预设幅度和频率的用户输入的情况下，向FPGA器件发送携带有预设幅度和频率的第一控制指令，以使得FPGA器件在接收到上述第一控制指令的情况下，控制信号发生器生成幅度为上述预设幅度、频率为上述预设频率的正弦抖动信号，能更准确、更高效的获取正弦抖动信号。
基于上述各实施例的内容，基于被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽，包括：基于映射关系，绘制被测锁相环的环路特征曲线。
具体地，获取上述第二信号中残余的正弦抖动信号的频率与绝对功率之间的映射关系之后，可以基于上述映射关系绘制被测锁相环的环路特征曲线。
图3为本发明提供的锁相环环路带宽估计方法中被测锁相环的环路特征曲线的示意图。图3中的横坐标为频率，纵坐标为绝对功率。图3中的实线可以表示上述第二信号中残余的正弦抖动信号的频率与绝对功率之间的映射关系。图3中的虚线可以表示上述第一信号中正弦抖动信号的频率与绝对功率之间的映射关系。如图3所示，上述第一信号中正弦抖动信号的绝对频率不随频率的变大而改变，而上述第二信号中残余的正弦抖动信号的绝对频率随频率的变大而衰减，上述衰减是由于被测锁相环对上述第一信号中的正弦抖动信号进行抖动抑制造成的。
基于环路特征曲线，获取被测锁相环的环路带宽。
具体地，获取被测锁相环的环路特征曲线之后，可以将上述环路特征曲线中的拐点对应的绝对功率，作为被测锁相环的环路带宽。
可选地，还可以以上述环路特征曲线中的拐点作为分割点，将上述环路特征曲线中位于上述拐点前的部分环路特征曲线作为第一环路特征曲线。可以将上述第一环路特征曲线中频率平均值对应的点，作为平均点，将上述平均点的横坐标增加1dB或3dB之后，在上述环路特征曲线上对应的点作为目标点。将上述目标点对应的绝对功率，作为被测锁相环的环路带宽。
本发明实施例通过基于残余的正弦抖动信号的频率与绝对功率之间的映射关系，绘制被测锁相环的环路特征曲线，基于上述环路特征曲线，获得被测锁相环的环路带宽，能更准确、更高效的获取被测锁相环的环路带宽。
图4是本发明提供的锁相环环路带宽估计装置的结构示意图之一。下面结合图4对本发明提供的锁相环环路带宽估计装置进行描述，下文描述的锁相环环路带宽估计装置与上文描述的本发明提供的锁相环环路带宽估计方法可相互对应参照。如图4所示，该装置包括：信号获取模块401和带宽估计模块402。
信号获取模块401，用于获取第一信号，并将第一信号输入被测锁相环，第一信号是基于预设幅度和频率的正弦抖动信号确定的。
带宽估计模块402，用于获取被测锁相环输出的第二信号，基于第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽。
其中，残余的正弦抖动信号的幅度为预设幅度。
具体地，信号获取模块401和带宽估计模块402电连接。
信号获取模块401可以用于通过多种方法获取包括预设幅度和频率正弦抖动信号的第一信号，例如：可以接收其他电子设备发送的上述第一信号；或者，还可以基于上述预设幅度和频率，生成上述第一信号。获取包括预设幅度和频率正弦抖动信号的第一信号之后，可以将上述第一信号输入被测锁相环。
带宽估计模块402可以用于获取被测锁相环输出的第二信号，并可以基于传统的信号处理方法，获取上述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系。获取第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系之后，可以基于上述残余的正弦抖动信号的频率和绝对功率之间的映射关系，通过数值计算、数理统计等方法，对被测锁相环的环路带宽进行估计，获取被测锁相环的环路带宽。
本发明实施例中的锁相环环路带宽估计装置，通过将基于预设幅度和频率的正弦抖动信号确定的第一信号输入被测锁相环之后，基于被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽，能更准确、更高效的估计锁相环的环路带宽，所需投入的成本更低。
图5是本发明提供的锁相环环路带宽估计装置的结构示意图之二。如图5所示，信号获取模块401，包括：鉴相器501、加法器502、压控振荡器503和幅度判断模块508；鉴相器501、加法器502、幅度判断模块508和压控振荡器503的输入端依次连接，压控振荡器503的输出端与被测锁相环510连接。
鉴相器501用于对输入的输入信号进行信号处理，获得第三信号，并将第三信号发送至加法器502，输入信号的频率是预先确定的。
具体地，鉴相器501可以将生成的第三信号发送至加法器502。
需要说明的是，上述第三信号是鉴相器501基于输入信号生成的。上述输入信号的频率可以是基于实际需求预先确定的。例如，上述输入信号的频率可以为100Mhz。本发明实施例中对上述输入信号的频率的具体取值不作限定。
加法器502用于将接收到的正弦抖动信号与鉴相器501输出的第三信号进行叠加，获得第四信号，并将第四信号发送至幅度判断模块508。
需要说明的是，本发明实施例中预设幅度和频率的正弦抖动信号是预先获取的。本发明实施例中信号获取模块401可以通过多种方法获取预设幅度和频率的正弦抖动信号，例如：信号获取模块401可以接收其他电子设备发送的上述正弦抖动信号。
具体地，本发明实施例中加法器502接收到的预设幅度和频率的正弦抖动信号，可以是通过多种方法获取的，例如：可以接收其他电子设备发送的上述正弦抖动信号；或者，还可以基于上述预设幅度和频率，生成上述正弦抖动信号。
加法器502接收到上述正弦抖动信号和上述第三信号之后，可以将上述正弦抖动信号与上述第三信号进行叠加，获得第四信号。
由于上述正弦抖动信号与上述第三信号在叠加的过程中，可以会造成上述正弦抖动信号的幅度出现衰减，导致得到的上述第四信号中的正弦抖动信号的幅度不为上述预设幅度。
为了确保被测锁相环510输出的第二信号中残余的正弦抖动信号的幅度为上述预设幅度，在获取上述第四信号之后，需要判断上述第四信号中的正弦抖动信号的幅度是否为上述预设幅度。
因此，加法器502获得上述第四信号之后，将上述第四信号发送至幅度判断模块508进行幅度判断。
需要说明的是，加法器502将上述正弦抖动信号与上述第三信号进行叠加的过程中，上述正弦抖动信号的幅度会得到增益。在目标高斯噪声的幅度在±0.5V之间的情况下，加法器502可以将目标高斯噪声的幅度增益至±5V。因此，可以基于实际需求以及加法器502对正弦抖动信号增益的幅度，确定上述预设幅度。
幅度判断模块508用于在接收到的第四信号中的正弦抖动信号的幅度为预设幅度的情况下，将第四信号发送至压控振荡器503。
幅度判断模块508可以用于判断上述第四信号中的正弦抖动信号的幅度是否为上述预设幅度。
若上述第四信号中的正弦抖动信号的幅度为上述预设幅度，则幅度判断模块508可以将上述第四信号发送至压控振荡器503。
压控振荡器503用于对接收到的第四信号进行信号处理，获取第一信号，并将第一信号发送至被测锁相环510。
压控振荡器503可以对上述第四信号进行频率控制，进而可以获取第一信号，并将上述第一信号发送至被测锁相环510。
本发明实施例中的加法器将接收到的预设幅度和频率的正弦抖动信号与鉴相器输出的第三信号进行叠加，获得第四信号之后，将上述第四信号发送至幅度判断模块，幅度判断模块在上述第四信号中的正弦抖动信号的幅度为预设幅度的情况下，将上述第四信号发送至压控振荡器，压控振荡器将生成的第一信号发送至被测锁相环，能在确保被测锁相环输出的第二信号中残余的正弦抖动信号的幅度为上述预设幅度的情况下，更准确、更高效的获取第一信号。
基于上述各实施例的内容，幅度判断模块508，包括：FPGA器件504、模/数转换器505和信号发生器506；FPGA器件504与模/数转换器505和压控振荡器503的输入端依次连接；FPGA器件504还与信号发生器506和压控振荡器503的输入端依次连接。
具体地，FPGA(Field Programmable Gate Array)是在PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)等可编程器件的基础上进一步发展的产物，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA(Field Programmable Gate Array)器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。
基于FPGA器件504的上述优点，本发明实施例中的幅度判断模块508包括FPGA器件504，基于FPGA器件504判断上述第四信号中的正弦抖动信号的幅度是否为上述预设幅度。
模/数转换器505用于获取压控振荡器503的控制电压，并将控制电压发送至FPGA器件504。
FPGA器件504用于基于控制电压，获取第四信号中的正弦抖动信号的幅度，并在第四信号中的正弦抖动信号的幅度为预设幅度的情况下，通过信号发生器506将第四信号发送至压控振荡器503，在第四信号中的正弦抖动信号的幅度不为预设幅度的情况下，将第四信号发送至信号发生器506。
具体地，FPGA器件504基于模/数转换器505发送的压控振荡器503的控制电压，可以通过数值计算等方式，获取上述第四信号中的正弦抖动信号的幅度。
FPGA器件504获取上述第四信号中的正弦抖动信号的幅度之后，通过比较上述第四信号中的正弦抖动信号的幅度和上述预设幅度，可以判断上述第四信号中的正弦抖动信号的幅度是否为预设幅度。
信号发生器506用于将接收到的第四信号中的正弦抖动信号的幅度补偿至预设幅度之后，将补偿后的第四信号发送至压控振荡器503。
需要说明的是，本发明实施例中的模/数转换器505可以为高速模/数转换器。
本发明实施例中基于FPGA器件实现对上述正弦抖动信号的幅度的闭环控制，从而能确保被测锁相环输出的第二信号中残余的正弦抖动信号的幅度为预设幅度。
基于上述各实施例的内容，带宽估计模块402，包括：上位机507；上位机507与FPGA器件504连接。
上位机507用于在接收到携带有预设幅度和频率的用户输入的情况下，向FPGA器件504发送第一控制指令，第一控制指令携带有预设幅度和频率。
具体地，用户可以根据实际需要确定预设幅度和频率，并输入上述预设幅度和频率。
上位机507可以接收上述携带有预设幅度和频率的用户输入。
上位机507在接收到上述携带有预设幅度和频率的用户输入的情况下，可以向FPGA器件504发送携带有上述预设幅度和频率的第一控制指令。
FPGA器件504用于响应于第一控制指令，向信号发生器506发送第二控制指令，第二控制指令携带有预设幅度和频率。
信号发生器506用于响应于第二控制指令，生成正弦抖动信号，并将正弦抖动信号发送至加法器502。
本发明实施例中的上位机在接收到携带有预设幅度和频率的用户输入的情况下，向FPGA器件发送携带有预设幅度和频率的第一控制指令，以使得FPGA器件在接收到上述第一控制指令的情况下，控制信号发生器生成幅度为上述预设幅度、频率为上述预设频率的正弦抖动信号，能更准确、更高效的获取正弦抖动信号。
基于上述各实施例的内容，带宽估计模块402，还包括：频谱仪509；被测锁相环510与上位机507通过频谱仪连接；被测锁相环510输出的第二信号分别输入至频谱仪和FPGA器件504。
频谱仪用于对第二信号进行频谱分析，获得频谱分析结果，并将频谱分析结果发送至上位机507。
FPGA器件504用于获取第二信号中残余的正弦抖动信号的频率，并将残余的正弦抖动信号的频率发送至上位机507。
上位机507用于基于接收到的残余的正弦抖动信号的绝对功率和频率，获取残余的正弦抖动信号的绝对功率和频率映射关系，基于映射关系，绘制被测锁相环510的环路特征曲线，基于环路特征曲线，获取被测锁相环510的环路带宽。
具体地，被测锁相环510生成的第二信号可以分别发送至频谱仪和FPGA器件504。
频谱仪可以对上述第二信号进行频谱分析，在频域内显示上述第二信号的频谱特性，获得上述频谱分析结果，并将上述频谱分析结果发送至上位机507。
FPGA器件504可以获取上述第二信号中残余的正弦抖动信号的频率，并将上述第二信号中残余的正弦抖动信号的频率发送至上位机507。
上位机507获取上述第二信号中残余的正弦抖动信号的频率和绝对功率之后，可以基于上述第二信号中残余的正弦抖动信号的频率和绝对功率，通过数值计算、数理统计等方法，获取上述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系。
上位机507获取上述第二信号中残余的正弦抖动信号的频率与绝对功率之间的映射关系之后，可以基于上述映射关系绘制被测锁相环510的环路特征曲线。
上位机507获取被测锁相环510的环路特征曲线之后，可以将上述环路特征曲线中的拐点对应的绝对功率，作为被测锁相环510的环路带宽。
本发明实施例能实现频谱仪功能的扩展，能基于成本更低的频谱仪和FPGA器件，更准确、更高效的获取上述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，上位机基于残余的正弦抖动信号的频率与绝对功率之间的映射关系，绘制被测锁相环的环路特征曲线，基于上述环路特征曲线，获得被测锁相环的环路带宽，能更准确、更高效的获取被测锁相环的环路带宽。
图6示例了一种电子设备的实体结构示意图，如图6所示，该电子设备可以包括：处理器(processor)610、通信接口(Communications Interface)620、存储器(memory)630和通信总线640，其中，处理器610，通信接口620，存储器630通过通信总线640完成相互间的通信。处理器610可以调用存储器630中的逻辑指令，以执行锁相环环路带宽估计方法，该方法包括：获取第一信号，并将第一信号输入被测锁相环，第一信号是基于预设幅度和频率的正弦抖动信号确定的；获取被测锁相环输出的第二信号，基于第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽；其中，残余的正弦抖动信号的幅度为预设幅度。
此外，上述的存储器630中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的锁相环环路带宽估计方法，该方法包括：获取第一信号，并将第一信号输入被测锁相环，第一信号是基于预设幅度和频率的正弦抖动信号确定的；获取被测锁相环输出的第二信号，基于第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽；其中，残余的正弦抖动信号的幅度为预设幅度。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的锁相环环路带宽估计方法，该方法包括：获取第一信号，并将第一信号输入被测锁相环，第一信号是基于预设幅度和频率的正弦抖动信号确定的；获取被测锁相环输出的第二信号，基于第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取被测锁相环的环路带宽；其中，残余的正弦抖动信号的幅度为预设幅度。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种锁相环环路带宽估计方法，其特征在于，包括：
获取第一信号，并将所述第一信号输入被测锁相环，所述第一信号是基于预设幅度和频率的正弦抖动信号确定的；
获取所述被测锁相环输出的第二信号，基于所述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽；
其中，所述残余的正弦抖动信号的幅度为所述预设幅度；
所述获取第一信号，包括：
获取所述正弦抖动信号；
将所述正弦抖动信号与鉴相器输出第三信号进行叠加，获得第四信号；
在所述第四信号中的正弦抖动信号的幅度为所述预设幅度的情况下，将所述第四信号输入压控振荡器，获取所述压控振荡器输出的所述第一信号；
其中，输入所述鉴相器的输入信号的频率是预先确定的；
在所述将所述正弦抖动信号与鉴相器输出第三信号进行叠加，获得第四信号之后，并在将所述第四信号输入压控振荡器，获取所述压控振荡器输出的所述第一信号之前，还包括：
在所述第四信号中的正弦抖动信号的幅度不为预设幅度的情况下，将所述第四信号中的正弦抖动信号的幅度补偿至所述预设幅度；
所述基于所述被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽之前，还包括：
将所述第二信号输入至频谱仪，以基于所述频谱仪输出的频谱分析结果，获取所述残余的正弦抖动信号的绝对功率；
将所述第二信号输入至FPGA器件，获取所述FPGA器件输出的所述残余的正弦抖动信号的频率；
确定所述残余的正弦抖动信号的绝对功率和所述残余的正弦抖动信号的频率之间的映射关系；
所述基于所述被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽，包括：
基于所述映射关系，绘制所述被测锁相环的环路特征曲线；
基于所述环路特征曲线，获取所述被测锁相环的环路带宽。
2.根据权利要求1所述的锁相环环路带宽估计方法，其特征在于，所述获取所述正弦抖动信号，包括：
接收用户输入，所述用户输入携带有所述预设幅度和频率；
向FPGA器件发送第一控制指令，以驱动所述FPGA器件控制信号发生器生成所述正弦抖动信号；
其中，所述第一控制指令携带有所述预设幅度和频率。
3.一种锁相环环路带宽估计装置，其特征在于，包括：
信号获取模块，用于获取第一信号，并将所述第一信号输入被测锁相环，所述第一信号是基于预设幅度和频率的正弦抖动信号确定的；
带宽估计模块，用于获取所述被测锁相环输出的第二信号，基于所述第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽；
其中，所述残余的正弦抖动信号的幅度为所述预设幅度；
所述信号获取模块获取第一信号，包括：
获取所述正弦抖动信号；
将所述正弦抖动信号与鉴相器输出第三信号进行叠加，获得第四信号；
在所述第四信号中的正弦抖动信号的幅度为所述预设幅度的情况下，将所述第四信号输入压控振荡器，获取所述压控振荡器输出的所述第一信号；
其中，输入所述鉴相器的输入信号的频率是预先确定的；
所述信号获取模块在所述将所述正弦抖动信号与鉴相器输出第三信号进行叠加，获得第四信号之后，并在将所述第四信号输入压控振荡器，获取所述压控振荡器输出的所述第一信号之前，还包括：
在所述第四信号中的正弦抖动信号的幅度不为预设幅度的情况下，将所述第四信号中的正弦抖动信号的幅度补偿至所述预设幅度；
所述带宽估计模块基于所述被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽之前，还包括：
将所述第二信号输入至频谱仪，以基于所述频谱仪输出的频谱分析结果，获取所述残余的正弦抖动信号的绝对功率；
将所述第二信号输入至FPGA器件，获取所述FPGA器件输出的所述残余的正弦抖动信号的频率；
确定所述残余的正弦抖动信号的绝对功率和所述残余的正弦抖动信号的频率之间的映射关系；
所述带宽估计模块基于所述被测锁相环输出的第二信号中残余的正弦抖动信号的频率和绝对功率之间的映射关系，获取所述被测锁相环的环路带宽，包括：
基于所述映射关系，绘制所述被测锁相环的环路特征曲线；
基于所述环路特征曲线，获取所述被测锁相环的环路带宽。
4.根据权利要求3所述的锁相环环路带宽估计装置，其特征在于，所述信号获取模块，包括：鉴相器、加法器、压控振荡器和幅度判断模块；所述鉴相器、所述加法器、所述加法器、所述幅度判断模块和所述压控振荡器的输入端依次连接，所述压控振荡器的输出端与所述被测锁相环连接；
所述鉴相器用于对输入的输入信号进行信号处理，获得第三信号，并将所述第三信号发送至所述加法器，所述输入信号的频率是预先确定的；
所述加法器用于将接收到的所述正弦抖动信号与所述第三信号进行叠加，获得第四信号，并将所述第四信号发送至所述幅度判断模块；
所述幅度判断模块用于在接收到的第四信号中的正弦抖动信号的幅度为所述预设幅度的情况下，将所述第四信号发送至所述压控振荡器；
所述压控振荡器用于对接收到的所述第四信号进行信号处理，获取所述第一信号，并将所述第一信号发送至所述被测锁相环。
5.根据权利要求4所述的锁相环环路带宽估计装置，其特征在于，所述幅度判断模块，包括：FPGA器件、模/数转换器和信号发生器；所述FPGA器件与所述模/数转换器和所述压控振荡器的输入端依次连接；所述FPGA器件还与所述信号发生器和所述压控振荡器的输入端依次连接；
所述模/数转换器用于获取所述压控振荡器的控制电压，并将所述控制电压发送至所述FPGA器件；
所述FPGA器件用于基于所述控制电压，获取所述第四信号中的正弦抖动信号的幅度，并在第四信号中的正弦抖动信号的幅度为所述预设幅度的情况下，通过所述信号发生器将所述第四信号发送至所述压控振荡器，在第四信号中的正弦抖动信号的幅度不为所述预设幅度的情况下，将所述第四信号发送至所述信号发生器；
所述信号发生器用于将接收到的第四信号中的正弦抖动信号的幅度补偿至所述预设幅度之后，将补偿后的第四信号发送至所述压控振荡器。
6.根据权利要求5所述的锁相环环路带宽估计装置，其特征在于，所述带宽估计模块，包括：上位机；所述上位机与所述FPGA器件连接；
所述上位机用于在接收到携带有所述预设幅度和频率的用户输入的情况下，向所述FPGA器件发送第一控制指令，所述第一控制指令携带有所述预设幅度和频率；
所述FPGA器件用于响应于所述第一控制指令，向所述信号发生器发送第二控制指令，所述第二控制指令携带有所述预设幅度和频率；
所述信号发生器用于响应于所述第二控制指令，生成所述正弦抖动信号，并将所述正弦抖动信号发送至所述加法器。
7.根据权利要求6所述的锁相环环路带宽估计装置，其特征在于，所述带宽估计模块，还包括：频谱仪；所述被测锁相环与所述上位机通过所述频谱仪连接；所述被测锁相环输出的第二信号分别输入至所述频谱仪和所述FPGA器件；
所述频谱仪用于对所述第二信号进行频谱分析，获得所述频谱分析结果，并将频谱分析结果发送至所述上位机；
所述FPGA器件用于获取所述第二信号中残余的正弦抖动信号的频率，并将所述残余的正弦抖动信号的频率发送至所述上位机；
所述上位机用于基于接收到的所述残余的正弦抖动信号的绝对功率和频率，获取所述残余的正弦抖动信号的绝对功率和频率映射关系，基于所述映射关系，绘制所述被测锁相环的环路特征曲线，基于所述环路特征曲线，获取所述被测锁相环的环路带宽。
8.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1或2所述锁相环环路带宽估计方法。
9.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1或2所述锁相环环路带宽估计方法。
CN202210622016.0A 2022-06-01 2022-06-01 锁相环环路带宽估计方法及装置 Active CN115208385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210622016.0A CN115208385B (zh) 2022-06-01 2022-06-01 锁相环环路带宽估计方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210622016.0A CN115208385B (zh) 2022-06-01 2022-06-01 锁相环环路带宽估计方法及装置

Publications (2)

Publication Number Publication Date
CN115208385A CN115208385A (zh) 2022-10-18
CN115208385B true CN115208385B (zh) 2023-06-06

Family

ID=83576078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210622016.0A Active CN115208385B (zh) 2022-06-01 2022-06-01 锁相环环路带宽估计方法及装置

Country Status (1)

Country Link
CN (1) CN115208385B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882921A (zh) * 2010-03-16 2010-11-10 中国电子科技集团公司第十研究所 一键测试数字环路滤波器环路带宽的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441758A (zh) * 2013-09-05 2013-12-11 中国电子科技集团公司第十研究所 锁相环环路带宽测试算法模块
CN104683056B (zh) * 2014-12-30 2018-06-22 广东大普通信技术有限公司 一种高保持时钟自适应ptp流量的补偿方法及补偿系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882921A (zh) * 2010-03-16 2010-11-10 中国电子科技集团公司第十研究所 一键测试数字环路滤波器环路带宽的方法

Also Published As

Publication number Publication date
CN115208385A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
TWI536779B (zh) 校正傳送器／接收器的第一、第二訊號路徑之間的不匹配的校正方法與校正裝置
CN110708084B (zh) 一种基于包络检测的发端的iq校正电路及方法
TW200835162A (en) Digitally controlled analog frequency synthesizer
US20100315169A1 (en) Pll disturbance cancellation
WO2009056361A2 (en) Pll calibration
TWI575881B (zh) 用於數位鎖相迴路之先前機率相位估計
US8982937B1 (en) Digital system and method of estimating non-energy parameters of signal carrier
US11212017B2 (en) Phase-locked loop (PLL) calibration
US20160226583A1 (en) Method and apparatus for correcting inter-channel power imbalance and receiver
US8681896B1 (en) Transmitter I/Q and carrier leak calibration
KR100274089B1 (ko) 듀얼모드 단말기의 자동주파수 제어회로 및 방법
CN115208385B (zh) 锁相环环路带宽估计方法及装置
JP3610343B2 (ja) 測定用受信器のスプリアス信号除去方法
US9231634B2 (en) Compensation apparatus and wireless communication equipment
US20200169342A1 (en) Phase spectrum based delay estimation method and module
US8254856B2 (en) Method and system for processing imperfections of a radio frequency transmission subsystem and communication appliance incorporating such a transmission subsystem
CN107463750B (zh) 锁相环电路中阻容参数确定方法
US8068804B2 (en) Receiver local oscillator leakage compensation in the presence of an interferer
CN107872283B (zh) 一种扫频方法及装置
CN113364550B (zh) 一种时钟调整方法及装置
CN111061330B (zh) 一种变频器母线电压修正方法、装置、电子设备及存储介质
US8121815B2 (en) Noise separating apparatus, noise separating method, probability density function separating apparatus, probability density function separating method, testing apparatus, electronic device, program, and recording medium
CN115208392B (zh) 相位噪声控制方法、装置及系统
CN107819519B (zh) 残余直流分量的测量装置
Vayssade et al. EVM measurement of RF ZigBee transceivers using standard digital ATE

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant