CN115207212A - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN115207212A
CN115207212A CN202210269105.1A CN202210269105A CN115207212A CN 115207212 A CN115207212 A CN 115207212A CN 202210269105 A CN202210269105 A CN 202210269105A CN 115207212 A CN115207212 A CN 115207212A
Authority
CN
China
Prior art keywords
gas
mask layer
etching method
multilayer film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210269105.1A
Other languages
English (en)
Inventor
久保卓也
前原大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115207212A publication Critical patent/CN115207212A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/3244Gas supply means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及蚀刻方法。提供在使用物理溅射现象的加工方法中,抑制溅射的原子向蚀刻侧壁附着的技术。在一个实施方式的蚀刻方法中,通过使用等离子体中的离子的溅射对晶圆进行蚀刻。在晶圆中,将包含难挥发性材料的多层膜的表面上的掩模层的高度(h)除以限定露出表面的露出空间的一部分的邻接的掩模层的两个侧壁在表面形成的间隔(D)得到的纵横比(h/D)满足将侧壁相对于与侧壁交叉且垂直于表面的垂直面的倾斜角度设为θ、将通过溅射产生的离子向垂直面的入射角度的上限值设为
Figure DDA0003553819970000011
的条件:
Figure DDA0003553819970000012
在蚀刻方法中,通过使用由供给到腔室的内部空间中的处理气体生成的等离子体中的离子的溅射对多层膜进行蚀刻。

Description

蚀刻方法
技术领域
本公开的例示性的实施方式涉及在磁阻效应元件的制造中执行的蚀刻方法。
背景技术
例如在MRAM(Magnetoresistive Random Access Memory:磁阻式随机存取存储器)等设备中利用包含磁隧道结(MTJ:Magnetic Tunnel Junction)层的磁阻效应元件。在磁阻效应元件的制造中进行多层膜的蚀刻。在磁阻效应元件的制造中执行的蚀刻有时基于微细的图案而进行。这样的蚀刻记载在专利文献1中。
专利文献1:日本特表第2014/002336号公报
发明内容
本公开提供在使用物理溅射现象的加工方法中,抑制溅射的原子向蚀刻侧壁附着的技术。
在一个例示性的实施方式中,提供基于使用由等离子体处理装置生成的等离子体中的离子的溅射的晶圆的蚀刻方法。晶圆包括:含有难挥发性材料的多层膜、以及设置于多层膜的表面上的掩模层,在表面上设置有未被掩模层覆盖的区域、亦即表面露出的露出空间。将表面上的掩模层的高度(h)除以限定露出空间的一部分的邻接的掩模层的两个侧壁在表面形成的间隔(D)得到的纵横比(h/D)满足以下条件。即,h/D满足用θ表示侧壁相对于与侧壁交叉且垂直于表面的垂直面的倾斜角度、用
Figure BDA0003553819950000011
表示通过溅射产生的离子向垂直面的入射角度的上限值的条件:
Figure BDA0003553819950000014
Figure BDA0003553819950000013
Figure BDA0003553819950000012
大于θ。该蚀刻方法包括下述的两个工序。在最初的工序中,在等离子体处理装置的腔室的内部空间中收容晶圆。在接下来的工序中,通过使用由供给到内部空间中的处理气体生成的等离子体中的离子的溅射,对多层膜进行蚀刻。
根据一个例示性的实施方式,提供在使用物理溅射现象的加工方法中,抑制溅射的原子向蚀刻侧壁附着的技术。
附图说明
图1是表示一个例示性的实施方式所涉及的蚀刻方法的流程图。
图2是表示一个例子的晶圆的多层膜以及掩模层的概要的剖视图。
图3是简要表示能够用于执行图1所示的蚀刻方法的等离子体处理装置的一个例子的图。
图4是俯视一个例子的掩模层的一部分的形状的图。
图5是俯视另一个例子的掩模层的一部分的形状的图。
图6是俯视另一个例子的掩模层的一部分的形状的图。
图7是俯视另一个例子的掩模层的一部分的形状的图。
图8是用于对一个例子的掩模层的纵横比进行说明的图。
图9是例示基于多层膜的溅射的蚀刻的样子的图。
图10是俯视一个例子的掩模层包括限定图案的一部分的凸部、以及包围凸部的外周的外周区域的情况下的掩模层的一部分形状的图。
图11是俯视另一个例子的掩模层包括限定图案的一部分的凸部、以及包围凸部的外周的外周区域的情况下的掩模层的一部分形状的图。
图12是俯视一个例子的掩模层包括具有限定图案的多个凸部的图案区域、以及设置于图案区域的外侧的外侧区域的情况下的掩模层的一部分形状的图。
附图标记说明
10…等离子体处理装置;DP1…堆积膜;DP2…改性层;IN…离子;K1…凸部;K2…外周区域;K3…图案区域;K4…外侧区域;L1…掩模层;L2…多层膜;L3…基底层;MT…方法;OP…露出空间;SF…表面;SP…垂直面;SW…侧壁;W…晶圆。
具体实施方式
以下,对各种例示性的实施方式进行说明。
在MRAM器件的制造中,在存储介质所使用的过渡金属、磁性体膜的加工中可能存在困难。即,在使用了氩离子的物理溅射现象的加工方法(离子铣削)中,与掩模的选择性较低,溅射的原子附着于蚀刻侧壁,因此MRAM器件的微细化可能存在限制。因此,研究出使基板旋转,基于从形成在基板上的图案槽延伸的方向侧入射的离子束的蚀刻量比基于从倾斜方向侧入射的离子束的蚀刻量大的MRAM器件的制造方法。由此,抑制在图案槽(孔)的底部堆积再附着膜,能够形成微细图案。但是,在推进微细化的基础上,来自倾斜方向侧的离子束不能到达图案槽(孔)的底部而可能难以进行高精度的蚀刻。因此,期望能够进一步推进MRAM器件的微细化的蚀刻方法的开发。
在一个例示性的实施方式中,提供基于使用由等离子体处理装置生成的等离子体中的离子的溅射的晶圆的蚀刻方法。晶圆包括含有难挥发性材料的多层膜、以及设置于多层膜的表面上的掩模层,在表面上设置有未被掩模层覆盖的区域、亦即表面露出的露出空间。将表面上的掩模层的高度(h)除以限定露出空间的一部分的邻接的掩模层的两个侧壁在表面形成的间隔(D)得到的纵横比(h/D)满足以下的条件。即,h/D满足用θ表示侧壁相对于与侧壁交叉且垂直于表面的垂直面的倾斜角度、用
Figure BDA0003553819950000031
表示通过溅射产生的离子向垂直面的入射角度的上限值的条件:
Figure BDA0003553819950000034
Figure BDA0003553819950000033
Figure BDA0003553819950000032
大于θ。该蚀刻方法包括下述的两个工序。在最初的工序中,在等离子体处理装置的腔室的内部空间中收容晶圆。在接下来的工序中,通过使用从供给到内部空间中的处理气体生成的等离子体中的离子的溅射,对多层膜进行蚀刻。
发明人专心研究的结果发现:通过将上述的蚀刻方法应用于包含满足上述的条件的高纵横比的掩模层的晶圆,从而能够减少由附着于掩模的侧壁的堆积膜引起的尺寸增加,能够进行垂直加工。
在一个例示性的实施方式中,在θ为0度的情况下,条件为h/D≥1/tan(10°)。
在一个例示性的实施方式中,掩模层包括限定图案的一部分的凸部、以及包围凸部的外周的外周区域。露出空间包括凸部以及外周区域之间的空间。在蚀刻多层膜的工序之后,除去外周区域。
在一个例示性的实施方式中,掩模层包括具有限定图案的多个凸部的图案区域、以及设置于图案区域的外侧的外侧区域。露出空间包括图案区域以及外侧区域之间的空间。在蚀刻多层膜的工序之后,除去外侧区域。
在一个例示性的实施方式中,处理气体包括稀有气体。
在一个例示性的实施方式中,处理气体还包括二氧化碳、烃气、氢气、氧气、氟气以及氮气。
在一个例示性的实施方式中,处理气体所包含的稀有气体包括氩气、氖气、以及氪气的至少一种。
在一个例示性的实施方式中,多层膜所包含的难挥发性材料包括:金属组所包含的任意一种金属、合金化合物、金属氧化物以及金属氮化物中的至少一种,该金属组由Ru、Ir、Co、Fe、Mg、Pt、W、Mo、Ni构成。合金化合物是由金属组所包含的两个以上的金属构成的化合物。金属氧化物是金属组所包含的任意一种金属的氧化物。金属氮化物是金属组所包含的任意一种金属的氮化物。
在一个例示性的实施方式中,掩模层的材料包括Ti、TiN、Ta、TaN的至少一种。
以下,参照附图对各种例示性的实施方式进行详细说明。此外,在各附图中对相同或者相当的部分标注相同的附图标记。
图1是表示一个实施方式所涉及的蚀刻方法的流程图。图1所示的蚀刻方法(以下,称为“方法MT”)是基于使用由等离子体处理装置生成的等离子体中的离子的溅射的晶圆的蚀刻方法,作为一个例子,能够在磁阻效应元件的制造中执行。
图2是表示一个例子的晶圆的多层膜以及掩模层的概略的剖视图。可以执行方法MT,以蚀刻图2所示的晶圆W的多层膜L2。在一个实施方式中,晶圆W是MRAM器件。如图2所示,晶圆W具有:掩模层L1、多层膜L2以及基底层L3。在基底层L3上设置有多层膜L2,在多层膜L2的表面SF上设置有掩模层L1。在表面SF上设置有未被掩模层L1覆盖的区域、亦即表面SF露出的露出空间OP。
掩模层L1具有限定形成于晶圆W的图案的形状。掩模层L1的材料例如包括Ti、TiN、Ta、TaN的至少一种。
多层膜L2至少包括磁隧道结层(MTJ层)以及电极层。多层膜L2包含难挥发性材料。多层膜L2所包含的难挥发性材料例如包括:金属组所包含的任意一种金属、合金化合物、金属氧化物以及金属氮化物的至少一种,该金属组由Ru、Ir、Co、Fe、Mg、Pt、W、Mo、Ni构成。上述的合金化合物是由上述的金属组所包含的两个以上的金属构成的化合物。上述的金属氧化物是上述的金属组所包含的任意一种金属的氧化物。上述的金属氮化物是上述的金属组所包含的任意一种金属的氮化物。在一个实施方式中,可以由多层膜L2形成MRAM器件的MTJ柱、线与空间结构、孔等。
基底层L3由SiO2、SiN等材料构成。
以下,以应用于图2所示的晶圆W的情况为例,进行方法MT的说明。在方法MT中,使用等离子体处理装置。图3是简要表示能够用于执行图1所示的蚀刻方法的等离子体处理装置的一个例子的图。在图3中简要示出等离子体处理装置的纵剖面的构造。图3所示的等离子体处理装置10是电容耦合型的等离子体处理装置。
等离子体处理装置10具备腔室主体12。腔室主体12具有大致圆筒形状。腔室主体12提供其内侧的空间作为内部空间12c。腔室主体12例如由铝形成。腔室主体12与接地电位连接。在腔室主体12的内壁面、即限定内部空间12c的壁面形成有具有耐等离子体性的膜。该膜可以是通过阳极氧化处理而形成的膜、或者由氧化钇形成的膜之类的陶瓷制的膜。在腔室主体12的侧壁12s形成有开口12g。晶圆W在被搬入内部空间12c时、以及从内部空间12c搬出时通过开口12g。开口12g能够通过闸阀14而开闭。闸阀14沿着侧壁12s而设置。
在内部空间12c中设置有支承部15。支承部15从腔室主体12的底部向上方延伸。支承部15具有大致圆筒形状。支承部15由石英之类的绝缘材料形成。在内部空间12c中还设置有载物台16。载物台16由支承部15支承。载物台16构成为支承搭载于其上的晶圆W。晶圆W可以像晶圆那样具有圆盘形状。载物台16包括下部电极18和静电卡盘20。
下部电极18包括第一板18a和第二板18b。第一板18a和第二板18b例如由铝之类的金属形成。第一板18a和第二板18b分别具有大致圆盘形状。第二板18b设置于第一板18a上,并与第一板18a电连接。
在第二板18b上设置有静电卡盘20。静电卡盘20具有绝缘层以及内置在该绝缘层内的电极。直流电源22经由开关23与静电卡盘20的电极电连接。若对静电卡盘20的电极施加来自直流电源22的直流电压,则在静电卡盘20与晶圆W之间产生静电引力。通过产生的静电引力,晶圆W被静电卡盘20吸附,被静电卡盘20保持。
在第二板18b的周缘部上以包围晶圆W的边缘和静电卡盘20的方式配置聚焦环24。聚焦环24是为了提高等离子体处理的均匀性而设置的。聚焦环24由根据等离子体处理而适当地选择的材料构成,例如由石英形成。
在第二板18b的内部设置有流路18f。从设置于腔室主体12的外部的冷却装置经由配管26a向流路18f供给制冷剂。供给到流路18f的制冷剂经由配管26b返回到冷却装置。即,在冷却装置与流路18f之间,使制冷剂循环。通过冷却装置控制该制冷剂的温度,从而控制被静电卡盘20支承的晶圆W的温度。
在等离子体处理装置10设置有气体供给管线28。气体供给管线28将来自导热气体供给机构的导热气体例如He气体向静电卡盘20的上表面与晶圆W的背面之间供给。
等离子体处理装置10还具备上部电极30。上部电极30设置在载物台16的上方,并与下部电极18大致平行地设置。上部电极30与部件32一起封闭腔室主体12的上部开口。部件32具有绝缘性。上部电极30经由该部件32被支承在腔室主体12的上部。
上部电极30包括顶板34和支承体36。顶板34面向内部空间12c。在顶板34设置有多个气体排出孔34a。该顶板34不受限定,但例如由硅构成。或者,顶板34可以具有在铝制的母材的表面设置有耐等离子体性的膜的构造。此外,该膜可以是通过阳极氧化处理而形成的膜、或者由氧化钇形成的膜之类的陶瓷制的膜。
支承体36构成为自由拆卸地支承顶板34。支承体36可以由铝之类的导电性材料形成。在支承体36的内部设置有气体扩散室36a。多个气体孔36b从气体扩散室36a向下方延伸。多个气体孔36b分别与多个气体排出孔34a连通。在支承体36形成有向气体扩散室36a导入气体的气体导入口36c。在气体导入口36c连接有气体供给管38。
在气体供给管38上经由阀组42和流量控制器组44连接有气体源组40。气体源组40具有用于第一气体、第二气体、第三气体以及清洁气体的多个气体源。对于第一气体、第二气体、第三气体以及清洁气体进行后述。
阀组42包括多个阀,流量控制器组44包括质量流量控制器之类的多个流量控制器。气体源组40的多个气体源的每个气体源经由阀组42的对应的阀以及流量控制器组44的对应的流量控制器与气体供给管38连接。该等离子体处理装置10能够将来自在气体源组40的多个气体源中选择的一个以上的气体源的气体以个别调整的流量向内部空间12c供给。
在支承部15与腔室主体12的侧壁12s之间设置有挡板48。挡板48例如能够通过在铝制的母材上被覆氧化钇等陶瓷而构成。在该挡板48形成有多个贯通孔。在挡板48的下方,排气管52与腔室主体12的底部连接。在该排气管52连接有排气装置50。排气装置50具有自动压力控制阀之类的压力控制器以及涡轮分子泵之类的真空泵,能够对内部空间12c进行减压。
等离子体处理装置10还具备第一高频电源62。第一高频电源62是产生等离子体生成用的第一高频的电源。第一高频的频率为27~100[MHz]的范围内的频率,例如为60MHz。第一高频电源62经由匹配器63与上部电极30连接。匹配器63具有用于使第一高频电源62的输出阻抗与负载侧(上部电极30侧)的输入阻抗匹配的电路。此外,第一高频电源62也可以经由匹配器63与下部电极18连接。在第一高频电源62与下部电极18连接的情况下,上部电极30与接地电位连接。
等离子体处理装置10还具备第二高频电源64。第二高频电源64是产生用于将离子吸引至晶圆W的偏压用的第二高频的电源。第二高频的频率比第一高频的频率低。第二高频的频率为400kHz~13.56MHz的范围内的频率,例如为400kHz。第二高频电源64经由匹配器65与下部电极18连接。匹配器65具有用于使第二高频电源64的输出阻抗与负载侧(下部电极18侧)的输入阻抗匹配的电路。
在一个实施方式中,等离子体处理装置10还可以具备控制部Cnt。控制部Cnt是具备处理器、存储装置、输入装置、显示装置等的计算机,控制等离子体处理装置10的各部。具体而言,控制部Cnt执行存储于存储装置的控制程序,并基于存储在该存储装置的配方数据来控制等离子体处理装置10的各部。由此,等离子体处理装置10执行通过配方数据指定的工艺。例如,控制部Cnt基于方法MT用的配方数据来控制等离子体处理装置10的各部。
在执行使用了该等离子体处理装置10的等离子体处理时,将来自在气体源组40的多个气体源中选择的气体源的气体供给到内部空间12c。另外,利用排气装置50对内部空间12c进行减压。然后,供给到内部空间12c的气体被由来自第一高频电源62的高频产生的高频电场激励。其结果,在内部空间12c中生成等离子体。另外,向下部电极18供给第二高频。其结果,等离子体中的离子朝向晶圆W加速。这样,通过使加速的离子以及/或者自由基照射晶圆W,从而对晶圆W进行蚀刻。
参照图4、图5、图6以及图7,对实施方法MT的图2所示的掩模层L1的形状进一步说明。在图4~图7中分别示出图2所示的掩模层L1的俯视的形状的一个例子。图4~图7所示的掩模层L1具有多个凸部K1。在俯视时,多个凸部K1在多层膜L2的表面SF上平移对称地配置。
在俯视时,图4和图6各自所示的掩模层L1具有圆形的凸部K1。图4和图6各自所示的凸部K1呈柱状,具有圆形的截面。图4所示的多个凸部K1沿着正方形格子而配置,图6所示的多个凸部K1沿着三角形格子而配置。
在俯视时,图5所示的掩模层L1具有六边形的凸部K1。图5所示的凸部K1呈柱状,具有六边形的截面。图7所示的掩模层L1被设置成线与空间状。在俯视时,图7所示的多个凸部K1以多个线形状设置。
此外,掩模层L1并不限于图4~图7所示的结构,可以具有各种截面形状的凸部K1,平移对称性的方向也可以是各种方向。
参照图8对掩模层L1的凸部K1的纵横比进行说明。凸部K1的纵横比被设定为能够使离子IN与侧壁SW碰撞。将多层膜L2的表面SF上的掩模层L1的高度设为h[nm]。将限定露出空间OP的一部分的邻接的掩模层L1的两个侧壁SW在表面SF形成的间隔设为D[nm]。将h除以D得到的凸部K1的纵横比(h/D)满足条件:
Figure BDA0003553819950000089
Figure BDA00035538199500000810
θ表示侧壁SW相对于与侧壁SW交叉且垂直于表面SF的垂直面SP的倾斜角度。
Figure BDA0003553819950000082
表示通过溅射产生的离子向垂直面SP的入射角度的上限值。入射角度
Figure BDA0003553819950000083
大于倾斜角度θ。特别是,在倾斜角度θ为0度的情况下,上述的条件为
Figure BDA0003553819950000088
另外,在稀疏的图案的蚀刻(RIE)的情况下,加工极限角度可以是10度
Figure BDA0003553819950000087
因此
Figure BDA0003553819950000086
可以满足
Figure BDA0003553819950000085
Figure BDA0003553819950000084
因此,在θ=0度且加工极限角度为10度
Figure BDA0003553819950000081
的情况下,h/D可以满足h/D≥1/tan(10°)的条件。
参照图1和图9。一个实施方式所涉及的方法MT主要包括工序ST1和工序ST2,作为一个例子,由图3所示的结构的等离子体处理装置10执行。在工序ST1中,晶圆W收容在内部空间12c中。晶圆W载置于载物台16的静电卡盘20上,由静电卡盘20保持。
在接下来的工序ST2中,通过使用了由供给到内部空间12c中的处理气体生成的等离子体中的离子IN的溅射,对多层膜L2进行蚀刻。处理气体包括稀有气体。稀有气体可以包括氩气、氖气、氪气的至少一种。处理气体可以与稀有气体一起还包括:氧气、氟气、碳氟化合物、醇气体、卤素气体、烃气、二氧化碳、氢气以及氮气。
在工序ST2中,处理气体从气体源组40被供给到内部空间12c。另外,通过排气装置50将内部空间12c中的压力设定为所指定的压力。另外,为了生成等离子体,从第一高频电源62供给第一高频。在工序ST2中,在内部空间12c中,通过基于第一高频的高频电场激励处理气体,生成处理气体的等离子体。在工序ST2中,从第二高频电源64将第二高频供给到下部电极18。通过将第二高频供给到下部电极18,从而等离子体中的离子IN被吸引至晶圆W,并照射到该晶圆W。
在工序ST2中,来自由处理气体生成的等离子体的离子IN与多层膜L2碰撞,从而对多层膜L2进行蚀刻。即,在工序ST2中,通过离子IN的溅射,对多层膜L2进行蚀刻。通过执行该工序ST2,从而在从掩模层L1露出的露出空间OP中对多层膜L2进行蚀刻,掩模层L1的图案被转印到多层膜L2。通过离子IN的溅射,包含难挥发性材料的多层膜L2被切削,从而难挥发性材料附着于掩模层L1的侧壁SW(包括通过蚀刻而形成于多层膜L2的侧壁。以下同样。)而形成堆积膜DP1。
由于堆积膜DP1,掩模层L1的邻接的两个凸部K1的间隔可能变窄。但是,离子IN与堆积膜DP1碰撞,进而在从多层膜L2被削飞的难挥发性材料从多层膜L2飞溅的过程中与堆积膜DP1多次碰撞,从而堆积膜DP1被切削。因而,能够充分抑制堆积膜DP1的厚度的增加。此外,堆积膜DP1的表面由于离子IN的碰撞、进而由于从多层膜L2飞溅的难挥发性材料的碰撞而被改性,形成改性层DP2。
在基于MRAM的MTJ的溅射的以往的蚀刻中,柱等的难挥发性材料被切削,因此被切削的难挥发性材料的堆积层形成于包括掩模层的侧壁的蚀刻槽的侧壁。在基于溅射的蚀刻中,如果能够垂直加工难挥发性材料的柱等,则能够兼顾充分的掩模残膜和加工尺寸的微细化,但由于加工形状设置锥形角度,因此难以兼顾充分的掩模残膜和加工尺寸的微细化。另外,在大容量MRAM所要求的高密度的柱等中,即使在离子铣削中也难以进行垂直加工。
与此相对,根据一个实施方式所涉及的方法MT,通过高纵横比的掩模层L1,能够减少附着于侧壁SW的堆积膜DP1引起的尺寸增加,可以进行基于凸部K1的蚀刻的垂直加工。例如,由于使MRAM的柱间变窄,也可以应对高密度的MRAM的MTJ加工。另外,通过使用方法MT,能够进行MRAM的MTJ以外的难挥发性材料的金属、绝缘物、包含它们的多层膜的柱、线&空间、孔、环状掩模、虚设侧壁的垂直加工。
另外,通过使包括稀有气体的处理气体中还含有氧气、醇气体、二氧化碳、氟气以及氮气进行流量调整而形成绝缘性的化合物,从而能够解决短路问题。另外,通过含有氢气、碳氟化合物、氟气、卤素气体,能够进行包含硅及硅化合物的多层膜的加工的连续处理。
另外,通过SiO2、SiN等基底层L3,能够用SiO2、SiN等覆盖从多层膜L2通过方法MT而形成的柱等侧壁,因此能够使设备的表面失活。
以上,对各种例示性的实施方式进行了说明,但并不限定于上述的例示性的实施方式,也可以进行各种追加、省略、置换以及变更。另外,能够组合不同的实施方式中的要素形成其它实施方式。
例如,如图10和图11所示,掩模层L1可以包括限定图案的一部分的凸部K1、以及包围凸部K1的外周的外周区域K2。露出空间OP包括凸部K1以及外周区域K2之间的空间。即使在邻接的两个凸部K1的间隔(D)比较大,不满足凸部K1的纵横比的上述条件的情况下,也能够设置外周区域K2,以使外周区域K2与被外周区域K2包围的凸部K1的间隔(D)满足上述条件。在被这样的外周区域K2包围的凸部K1中,能够进行基于蚀刻的垂直加工。在工序ST2之后,通过蚀刻最终除去外周区域K2。
进而,如图12所示,掩模层L1可以包括具有限定图案的多个凸部K1的图案区域K3、以及设置于图案区域K3的外侧的外侧区域K4。露出空间OP包括图案区域K3以及外侧区域K4之间的空间。有时在图案区域K3的外周区域未设置邻接的两个凸部K1,可能存在不满足凸部K1的纵横比所涉及的上述条件的情况。即使是这样的情况,也能够在图案区域K3的外周区域中设置外侧区域K4,以使与外侧区域K4邻接的凸部K1与外侧区域K4的间隔(D)满足上述条件。能够在与外侧区域K4邻接的凸部K1中,进行基于蚀刻的垂直加工。在工序ST2之后,通过蚀刻最终除去外侧区域K4。
根据以上说明可以理解,在本说明书中出于说明的目的对本公开的各种实施方式进行了说明,在不脱离本公开的范围及要旨的情况下可以进行各种变更。因此,本说明书中所公开的各实施方式并不旨在限定,真正的范围和宗旨可由所附的权利要求书的范围来表示。

Claims (9)

1.一种蚀刻方法,是基于使用由等离子体处理装置生成的等离子体中的离子的溅射的晶圆的蚀刻方法,
上述晶圆包括:含有难挥发性材料的多层膜、以及设置于该多层膜的表面上的掩模层,在该表面上设置有未被该掩模层覆盖的区域、亦即该表面露出的露出空间,
将上述表面上的上述掩模层的高度(h)除以限定上述露出空间的一部分的邻接的该掩模层的两个侧壁在该表面形成的间隔(D)得到的纵横比(h/D)满足以下条件、即用θ表示该侧壁相对于与该侧壁交叉且垂直于该表面的垂直面的倾斜角度、用
Figure FDA0003553819940000011
表示通过溅射产生的离子向该垂直面的入射角度的上限值的条件:
Figure FDA0003553819940000012
上述
Figure FDA0003553819940000013
大于上述θ,
该蚀刻方法包括:
在上述等离子体处理装置的腔室的内部空间中收容上述晶圆的工序;以及
通过使用由供给到上述内部空间中的处理气体生成的等离子体中的离子的溅射,对上述多层膜进行蚀刻的工序。
2.根据权利要求1所述的蚀刻方法,其中,
在上述θ为0度的情况下,上述条件为h/D≥1/tan(10°)。
3.根据权利要求1或2所述的蚀刻方法,其中,
上述掩模层包括:限定图案的一部分的凸部、以及包围该凸部的外周的外周区域,
上述露出空间包括上述凸部以及上述外周区域之间的空间,
在对上述多层膜进行蚀刻的上述工序之后,除去上述外周区域。
4.根据权利要求1~3中任意一项所述的蚀刻方法,其中,
上述掩模层包括:具有限定图案的多个凸部的图案区域、以及设置于该图案区域的外侧的外侧区域,
上述露出空间包括上述图案区域以及上述外侧区域之间的空间,
在对上述多层膜进行蚀刻的上述工序之后,除去上述外侧区域。
5.根据权利要求1~4中任意一项所述的蚀刻方法,其中,
上述处理气体包括稀有气体。
6.根据权利要求5所述的蚀刻方法,其中,
上述处理气体还包括:氧气、氟气、碳氟化合物、醇气体、卤素气体、烃气、二氧化碳、氢气以及氮气。
7.根据权利要求5或6所述的蚀刻方法,其中,
上述处理气体所包含的稀有气体包括:氩气、氖气、以及氪气的至少一种。
8.根据权利要求1~7中任意一项所述的蚀刻方法,其中,
上述多层膜所包含的难挥发性材料包括:金属组所包含的任意一种金属、合金化合物、金属氧化物以及金属氮化物的至少一种,上述金属组由Ru、Ir、Co、Fe、Mg、Pt、W、Mo、Ni构成,
上述合金化合物是由上述金属组所包含的两种以上的金属构成的化合物,
上述金属氧化物是上述金属组所包含的任意一种金属的氧化物,
上述金属氮化物是上述金属组所包含的任意一种金属的氮化物。
9.根据权利要求1~8中任意一项所述的蚀刻方法,其中,
上述掩模层的材料包括Ti、TiN、Ta、TaN的至少一种。
CN202210269105.1A 2021-04-02 2022-03-18 蚀刻方法 Pending CN115207212A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021063628A JP2022158611A (ja) 2021-04-02 2021-04-02 エッチング方法
JP2021-063628 2021-04-02

Publications (1)

Publication Number Publication Date
CN115207212A true CN115207212A (zh) 2022-10-18

Family

ID=83448363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210269105.1A Pending CN115207212A (zh) 2021-04-02 2022-03-18 蚀刻方法

Country Status (5)

Country Link
US (1) US20220320423A1 (zh)
JP (1) JP2022158611A (zh)
KR (1) KR20220137544A (zh)
CN (1) CN115207212A (zh)
TW (1) TW202245028A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014002336A (ja) 2012-06-21 2014-01-09 Nec Corp コンテンツ処理装置、コンテンツ処理方法、およびコンピュータプログラム

Also Published As

Publication number Publication date
KR20220137544A (ko) 2022-10-12
JP2022158611A (ja) 2022-10-17
TW202245028A (zh) 2022-11-16
US20220320423A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US9735021B2 (en) Etching method
US9177823B2 (en) Plasma etching method and plasma etching apparatus
US10658189B2 (en) Etching method
US10475659B2 (en) Method of processing target object
US11637025B2 (en) Apparatus for selectively etching first region made of silicon nitride against second region made of silicon oxide
US9607811B2 (en) Workpiece processing method
US20180158684A1 (en) Method of processing target object
JP4827083B2 (ja) プラズマエッチング装置およびプラズマエッチング方法
US9355861B2 (en) Semiconductor device manufacturing method and computer-readable storage medium
US20220051904A1 (en) Etching method
EP2819151A1 (en) Plasma etching method and plasma etching apparatus
US8642482B2 (en) Plasma etching method, control program and computer storage medium
KR101718170B1 (ko) 기판 처리 방법
JP5878091B2 (ja) エッチング方法
US7488689B2 (en) Plasma etching method
JP2007214299A (ja) エッチング方法
CN115207212A (zh) 蚀刻方法
US10607835B2 (en) Etching method
TWI822918B (zh) 電漿處理方法及電漿處理裝置
US10181559B2 (en) Etching method
JP2006165246A (ja) プラズマエッチング方法
WO2020031731A1 (ja) プラズマ処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination