CN115206362A - 数据传输电路、方法及存储装置 - Google Patents

数据传输电路、方法及存储装置 Download PDF

Info

Publication number
CN115206362A
CN115206362A CN202110397072.4A CN202110397072A CN115206362A CN 115206362 A CN115206362 A CN 115206362A CN 202110397072 A CN202110397072 A CN 202110397072A CN 115206362 A CN115206362 A CN 115206362A
Authority
CN
China
Prior art keywords
data
bus
global
module
preset threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110397072.4A
Other languages
English (en)
Inventor
张良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110397072.4A priority Critical patent/CN115206362A/zh
Priority to PCT/CN2021/112247 priority patent/WO2022217792A1/zh
Publication of CN115206362A publication Critical patent/CN115206362A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本申请涉及一种数据传输电路、方法及存储装置，比较模块将全局数据和总线数据进行比较，以输出全局数据与总线数据不相同的位数是否超过预设阈值的比较结果；修正模块根据校验码数据对所述全局数据进行检错和/或纠错，生成修正后数据；第一数据转换模块在所述比较结果超过预设阈值的情况下，将修正后数据取反后传输至数据总线，并在比较结果未超过预设阈值的情况下，将修正后数据传输至数据总线，第一数据转换模块还输出用于表征所述比较结果是否超过预设阈值的标记信号；恢复模块根据标记信号的值将数据总线上的数据或取反后的数据传输至所述串并转换模块。本申请减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。

Description

数据传输电路、方法及存储装置
技术领域
本申请涉及半导体存储技术领域，特别是涉及一种数据传输电路、方法及存储装置。
背景技术
随着半导体技术的快速发展，半导体存储装置的存储单元阵列中存储单元的密度及数量不断增加，以满足市场对半导体存储装置的存储能力的需求。为了提高半导体存储装置写入数据或读出数据的速度及效率，一般采用预取(prefetch)的方式向半导体存储装置中写入数据或读出数据。
存储单元阵列中存储单元的密度及数量的增加导致数据焊盘与存储单元之间数据传输路径的长度增加，导致数据传输过程中的耗电量显著增加。
如果能够在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性，将有效地提高半导体存储装置的节能性能及存储性能。
发明内容
基于此，有必要针对上述背景技术中的技术问题，提供一种数据传输电路、方法及存储装置，在保证存储单元阵列中存储单元的密度及数量不减少，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。
为实现上述目的及其他目的，本申请的一方面提供了一种数据传输电路，包括比较模块、修正模块、第一数据转换模块及恢复模块，比较模块与全局数据线及数据总线均电连接，用于接收所述全局数据线上的全局数据和所述数据总线上的总线数据，并将所述全局数据和所述总线数据进行比较，以输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；修正模块与所述全局数据线电连接，用于接收所述全局数据和所述全局数据线上的校验码数据，并根据所述校验码数据对所述全局数据进行检错和/或纠错，生成修正后数据；第一数据转换模块与所述数据总线、所述比较模块及所述修正模块均电连接，用于在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线，所述第一数据转换模块还输出用于表征所述比较结果是否超过预设阈值的标记信号；恢复模块与所述数据总线、串并转换模块均电连接，用于根据所述标记信号的值将所述数据总线上的数据或取反后的数据传输至所述串并转换模块。
于上述实施例中的数据传输电路中，通过设置比较模块比较全局数据线上的全局数据和数据总线上的总线数据，并输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；并设置修正模块根据接收的校验码数据对全局数据进行检错和/或纠错，以生成修正后数据；使得第一数据转换模块在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线，所述第一数据转换模块还输出用于表征所述比较结果是否超过预设阈值的标记信号；并使得恢复模块能够根据所述标记信号的值将所述数据总线上的数据或取反后的数据传输至串并转换模块，以经由串并转换模块、数据焊盘批量化输出读出的数据。本实施例在没有改变读出数据传输路径的前提下减少读出数据经由全局数据线、数据总线及串并转换模块批量化输出过程中数据翻转的次数，有效地减少读出数据传输过程中的耗电量；由于读出的数据为修正模块检错和/或纠错之后的数据，保证了读出数据的准确性。因而，本实施例在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。
在其中一个实施例中，所述的数据传输电路还包括编码模块，所述编码模块与所述全局数据线和所述数据总线均电连接，用于在写入操作时根据所述数据总线上的总线数据生成所述校验码数据，并将所述校验码数据传输至所述全局数据线。通过设置编码模块在写入操作时根据所述数据总线上的总线数据生成校验码数据，使得修正模块能够在读出操作时根据所述校验码数据对所述全局数据进行检错和/或纠错，以保证读出数据的准确性。
在其中一个实施例中，所述编码模块包括ECC编码单元。
在其中一个实施例中，所述恢复模块与所述串并转换模块之间的数据传输路径长度，小于所述恢复模块与所述第一数据转换模块之间的数据传输路径长度，减少恢复模块输出的数据传输至串并转换模块期间经过的数据传输路径的长度，从而减少读出数据在该数据传输路径传输过程中出现异常的概率，以确保读出数据的准确性。
在其中一个实施例中，所述的数据传输电路还包括缓冲使能模块；所述第一数据转换模块依次经由至少一个所述缓冲使能模块与所述恢复模块连接，用于缓冲所述数据总线传输的数据。保证读出数据在经由传输路径较长的数据总线传输过程中的准确度的同时，减少数据总线的输入电流，从而进一步减少读出数据在数据传输过程中的耗电量。
在其中一个实施例中，所述预设阈值为所述预设位宽的一半；所述比较模块包括比较单元及状态识别单元，所述比较单元用于对所述全局数据和所述总线数据进行逐位比较，并输出每一位的比较状态数据；所述状态识别单元电连接所述比较单元及所述第一数据转换模块，用于对每一位的比较状态数据进行统计，并根据统计结果生成所述比较结果。
在其中一个实施例中，所述第一数据转换模块包括第一传输单元、第一反相单元、第二传输单元及第二反相单元，所述第一传输单元电连接所述数据总线、所述修正模块，以及通过第一反相单元与所述状态识别单元的输出端电连接，用于在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线；所述第二传输单元电连接所述数据总线、所述状态识别单元的输出端，以及通过第二反相单元与所述修正模块电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线。
在其中一个实施例中，所述恢复模块用于在所述比较结果超过所述预设阈值的情况下，将所述数据总线上的数据取反后传输至所述串并转换模块，并在所述比较结果未超过所述预设阈值的情况下，将所述数据总线上的数据传输至所述串并转换模块。
在其中一个实施例中，所述的数据传输电路还包括读写转换单元，读写转换单元与本地数据线及所述全局数据线均电连接，用于响应读命令，根据所述本地数据线上的数据生成所述全局数据，并将所述全局数据传输至所述全局数据线。
在其中一个实施例中，所述的数据传输电路还包括第二数据转换模块，第二数据转换模块与所述比较模块、所述数据总线及所述全局数据线均电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述数据总线上的数据取反后传输至所述全局数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述数据总线上的数据传输至所述全局数据线。
在其中一个实施例中，所述第二数据转换模块还包括第三传输单元、第三反相单元、第四传输单元及第四反相单元，所述第三传输单元电连接所述数据总线、所述全局数据线，以及通过第三反相单元与所述比较模块的输出端电连接，用于在所述比较结果未超过所述预设阈值的情况下，将所述数据总线上的数据传输至所述全局数据线；所述第四传输单元电连接所述全局数据线、所述比较模块的输出端，以及通过第四反相单元与所述数据总线电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述数据总线上的数据取反后传输至所述全局数据线。
在其中一个实施例中，所述的数据传输电路还包括写单元及读单元，写单元与所述第二数据转换模块和所述全局数据线均电连接，用于将所述第二数据转换模块提供的数据或取反后传输至所述全局数据线；读单元与所述全局数据线、所述修正模块及所述比较模块均电连接，用于将所述全局数据和所述全局数据线上的校验码数据传输至所述修正模块，并用于将所述全局数据传输至所述比较模块。
本申请的另一方面提供了一种存储装置，包括任一本申请实施例中所述的数据传输电路，用于存储并传输读操作或写操作的数据。
本申请的又一方面提供了一种数据传输方法，包括：
接收全局数据线上的全局数据和数据总线上的总线数据，并将所述全局数据和所述总线数据进行比较，以输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；
接收所述全局数据线上的校验码数据，并根据所述校验码数据对所述全局数据进行检错和/或纠错，生成修正后数据；
根据所述比较结果生成用于表征所述比较结果是否超过预设阈值的标记信号，在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线；
根据所述标记信号将所述数据总线上的数据或取反后的数据传输至串并转换模块。
在其中一个实施例中，所述预设阈值为所述预设位宽的一半；在接收校验码数据之前，包括：
在写入操作时根据所述数据总线上的总线数据生成校验码数据，并将所述校验码数据传输至全局数据线。
于上述实施例中的存储装置及数据传输方法中，通过比较全局数据线上的全局数据和数据总线上的总线数据，输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；并根据全局数据线上的校验码数据对全局数据进行检错和/或纠错，生成修正后数据；然后根据所述比较结果生成用于表征所述比较结果是否超过预设阈值的标记信号，在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线；以根据所述标记信号的值将所述数据总线上的数据或取反后的数据传输至串并转换模块，并经由串并转换模块批量化输出读出的数据。由于传输的数据中一般包括由0及1组成的数据串，通过将省电算法运用在数据传输过程中，在没有改变读出数据传输路径的前提下减少读出数据经由全局数据线、数据总线及串并转换模块批量化输出过程中数据翻转的次数，有效地减少读出数据在传输过程中的耗电量。由于读出数据期间对经由全局数据线输出的全局数据进行了检错和/或纠错，保证了读出数据的准确性。因而，本实施例在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请第一实施例中提供的一种数据传输电路的电路原理示意图；
图2为本申请第二实施例中提供的一种数据传输电路的电路原理示意图；
图3为本申请第三实施例中提供的一种数据传输电路的电路原理示意图；
图4为本申请第四实施例中提供的一种数据传输电路的电路原理示意图；
图5a为本申请第五实施例中提供的一种数据传输电路的电路原理示意图；
图5b为图5a的一种实施方式示意图；
图6为本申请第六实施例中提供的一种数据传输电路的电路原理示意图；
图7为本申请第七实施例中提供的一种数据传输电路的电路原理示意图；
图8a为本申请第八实施例中提供的一种数据传输电路的电路原理示意图；
图8b为图8a的一种实施方式示意图；
图9为本申请第九实施例中提供的一种数据传输电路的电路原理示意图；
图10为本申请一实施例中提供的一种数据传输方法的流程示意图；
图11为本申请另一实施例中提供的一种数据传输方法的流程示意图。
附图标记说明：
100、数据传输电路；200、串并转换模块；10、比较模块；20、第一数据转换模块；30、修正模块；40、恢复模块；50、编码模块；60、缓冲使能模块；11、比较单元；12、状态识别单元；21、第一传输单元；22、第一反相单元；23、第二传输单元；24、第二反相单元；70、读写转换单元；80、第二数据转换模块；81、第三传输单元；82、第三反相单元；83、第四传输单元；84、第四反相单元；90、写单元；91、读单元。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。另外，贯穿说明书和跟随的权利要求中所使用的某些术语指代特定元件。本领域的技术人员会理解为，制造商可以用不同的名字指代元件。本文件不想要区分名字不同但是功能相同的元件。在以下的描述和实施例中，术语“包含”和“包括”都是开放式使用的，因此应该解读为“包含，但不限于……”。同样，术语“连接”想要表达间接或直接的电气连接。相应地，如果一个设备被连接到另一个设备上，连接可以通过直接的电气连接完成，或者通过其他设备和连接件的间接电气连接完成。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本申请的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
请参考图1，在本申请的一个实施例中，提供了一种数据传输电路100，包括比较模块10、第一数据转换模块20、修正模块30及恢复模块40，比较模块10与全局数据线YIO及数据总线Data bus均电连接，用于接收全局数据线YIO上的全局数据和数据总线Data bus上的总线数据，并将全局数据和总线数据进行比较，以输出全局数据与总线数据不相同的位数是否超过预设阈值的比较结果，其中，全局数据与总线数据具有相同的预设位宽；修正模块30与全局数据线YIO电连接，用于接收全局数据线YIO上的全局数据和全局数据线YIO上的校验码数据Check_data，并根据校验码数据Check_data对全局数据进行检错和/或纠错，生成修正后数据；第一数据转换模块20与数据总线Data bus、比较模块10及修正模块30均电连接，用于在比较结果超过预设阈值的情况下，将修正后数据取反后传输至数据总线Data bus，并在比较结果未超过预设阈值的情况下，将修正后数据传输至数据总线Databus，第一数据转换模块20还输出用于表征比较结果是否超过预设阈值的标记信号pl；恢复模块40与数据总线Data bus、串并转换模块200均电连接，用于根据标记信号pl的值将数据总线Data bus上的数据或取反后的数据传输至串并转换模块200。
请继续参考图1，通过设置比较模块10比较全局数据线YIO上的全局数据和数据总线Data bus上的总线数据，并输出全局数据与总线数据不相同的位数是否超过预设阈值的比较结果，其中，全局数据与总线数据具有相同的预设位宽，例如可以设置预设阈值为预设位宽的一半；并设置修正模块30根据接收的校验码数据Check_data对全局数据进行检错和/或纠错，以生成修正后数据；使得第一数据转换模块20在比较结果超过预设阈值的情况下，将修正后数据取反后传输至数据总线Data bus，并在比较结果未超过预设阈值的情况下，将修正后数据传输至数据总线Data bus；第一数据转换模块20还输出用于表征比较结果是否超过预设阈值的标记信号pl，使得恢复模块40能够根据标记信号pl的值将数据总线Data bus上的数据或取反后的数据传输至串并转换模块200，以经由串并转换模块200批量化输出读出的数据。本实施例在没有改变读出数据传输路径的前提下减少读出数据经由全局数据线YIO、数据总线Data bus及串并转换模块200批量化输出过程中数据翻转的次数，有效地减少读出数据传输过程中的耗电量；由于读出的数据为修正模块30检错和/或纠错之后的数据，保证了读出数据的准确性。因而，本实施例在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。
进一步地，请参考图2，在本申请的一个实施例中，数据传输电路100还包括编码模块50，编码模块50与全局数据线YIO及数据总线Data bus均电连接，用于在写入操作时根据数据总线Data bus上的总线数据生成校验码数据Check_data，并将校验码数据Check_data传输至全局数据线YIO。可以设置校验码数据Check_data的位宽与预设位宽不同。通过设置编码模块50在写入操作时根据数据总线Data bus上的总线数据生成校验码数据Check_data，使得修正模块30能够在读出操作时根据校验码数据Check_data对全局数据进行检错和/或纠错，以保证读出数据的准确性。
作为示例，请继续参考图2，在本申请的一个实施例中，编码模块50包括ECC编码单元，ECC编码单元对全局数据进行校验，可以生成ECC校验码，使得修正模块30能够根据ECC校验码对全局数据进行检错和/或纠错，以保证读出数据的准确性。
作为示例，请继续参考图2，在本申请的一个实施例中，恢复模块40与串并转换模块200之间的数据传输路径长度，小于恢复模块40与第一数据转换模块20之间的数据传输路径长度，减少恢复模块40输出的数据传输至串并转换模块200期间经过的数据传输路径的长度，从而减少读出数据在该数据传输路径传输过程中出现异常的概率，以确保读出数据的准确性。
进一步地，请参考图3，在本申请的一个实施例中，数据传输电路100还包括缓冲使能模块60；第一数据转换模块20依次经由至少一个缓冲使能模块60与恢复模块40连接，用于缓冲数据总线Data bus传输的数据。保证读出数据在经由传输路径较长的数据总线Databus传输过程中的准确度的同时，减少数据总线Data bus的输入电流，从而进一步减少读出数据在数据传输过程中的耗电量。
进一步地，请参考图4，在本申请的一个实施例中，可以设置预设阈值为预设位宽的一半；比较模块10包括比较单元11及状态识别单元12，比较单元11用于对全局数据和总线数据进行逐位比较，并输出每一位的比较状态数据；状态识别单元12电连接比较单元11及第一数据转换模块20，用于对每一位的比较状态数据进行统计，并根据统计结果生成比较结果。
作为示例，请参考图5a和图5b，在本申请的一个实施例中，第一数据转换模块20包括第一传输单元21、第一反相单元22、第二传输单元23及第二反相单元24，第一传输单元21电连接数据总线Data bus、修正模块30，以及通过第一反相单元22与状态识别单元12的输出端电连接，用于在比较结果未超过预设阈值的情况下，将修正后数据传输至数据总线Data bus；第二传输单元23电连接数据总线Data bus、状态识别单元12的输出端，以及通过第二反相单元24与修正模块30电连接，用于在比较结果超过预设阈值的情况下，将修正后数据取反后传输至数据总线Data bus。
作为示例，请继续参考图5a和图5b，在本申请的一个实施例中，恢复模块40用于在比较模块10输出的比较结果超过预设阈值的情况下，将数据总线Data bus上的数据取反后传输至串并转换模块200，并在比较模块10输出的比较结果未超过预设阈值的情况下，将数据总线Data bus上的数据传输至串并转换模块200，以将前期取反后的数据还原，保证读取数据的准确性。可以将恢复模块40设置成类似于第一数据转换模块20的电路或者其他能够将前期取反后的数据还原的电路。
进一步地，请参考图6，在本申请的一个实施例中，数据传输电路100还包括读写转换单元70，读写转换单元70与本地数据线LIO及全局数据线YIO均电连接，用于响应读命令，根据本地数据线LIO上的数据生成全局数据，并将全局数据传输至全局数据线YIO。
进一步地，请参考图7，在本申请的一个实施例中，数据传输电路100还包括第二数据转换模块80，第二数据转换模块80用于在比较结果超过预设阈值的情况下，将数据总线Data bus上的数据取反后传输至全局数据线YIO，并在比较结果未超过预设阈值的情况下，将数据总线Data bus上的数据传输至全局数据线YIO。
作为示例，请参考图8a和图8b，在本申请的一个实施例中，第二数据转换模块80还包括第三传输单元81、第三反相单元82、第四传输单元83及第四反相单元84，第三传输单元81电连接数据总线Data bus、全局数据线YIO，以及通过第三反相单元82与比较模块10的输出端电连接，用于在比较结果未超过预设阈值的情况下，将数据总线Data bus上的数据传输至全局数据线YIO；第四传输单元83电连接全局数据线YIO、比较模块10的输出端，以及通过第四反相单元84与数据总线Data bus电连接，用于在比较结果超过预设阈值的情况下，将数据总线Data bus上的数据取反后传输至全局数据线YIO。
进一步地，请参考图9，在本申请的一个实施例中，数据传输电路100还包括写单元90及读单元91，写单元90与第二数据转换模块80和全局数据线YIO均电连接，用于将第二数据转换模块80提供的数据或取反后传输至全局数据线YIO，以将被第二数据转换模块80翻转后的数据还原，在减少写入数据传输过程中耗电量的情况下，确保传输至全局数据线YIO上的写入数据的准确性。读单元91与全局数据线YIO、修正模块30及比较模块10均电连接，用于将全局数据线YIO上的全局数据和全局数据线YIO上的校验码数据Check_data传输至修正模块30，使得修正模块30能够根据校验码数据Check_data对全局数据进行检错和/或纠错，生成修正后数据；读单元91还用于将全局数据线YIO上的全局数据传输至比较模块10，使得比较模块10能够将全局数据线YIO上的全局数据和数据总线Data bus上的总线数据进行比较，以输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果。
进一步地，请参考图10，在本申请的一个实施例中，提供了一种数据传输方法，包括：
步骤102，接收全局数据线上的全局数据和数据总线上的总线数据，并将所述全局数据和所述总线数据进行比较，以输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；
步骤104，接收全局数据线上的校验码数据，并根据所述校验码数据对所述全局数据进行检错和/或纠错，生成修正后数据；
步骤106，根据所述比较结果生成用于表征所述比较结果是否超过预设阈值的标记信号，在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线；
步骤108，根据所述标记信号将所述数据总线上的数据或取反后的数据传输至串并转换模块。
具体地，请继续参考图10，通过比较全局数据线上的全局数据和数据总线上的总线数据，并输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；并根据全局数据线上的校验码数据对全局数据进行检错和/或纠错，生成修正后数据；然后根据所述比较结果生成用于表征所述比较结果是否超过预设阈值的标记信号，在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线；以根据所述标记信号的值将所述数据总线上的数据或取反后的数据传输至串并转换模块，并经由串并转换模块批量化输出读出的数据。由于传输的数据中一般包括由0及1组成的数据串，通过将省电算法运用在数据传输过程中，在没有改变读出数据传输路径的前提下减少读出数据经由全局数据线、数据总线及串并转换模块批量化输出过程中数据翻转的次数，有效地减少读出数据在传输过程中的耗电量。由于读出数据期间对经由全局数据线输出的全局数据进行了检错和/或纠错，保证了读出数据的准确性。因而，本实施例在保证存储单元阵列中存储单元的密度及数量不减少的情况下，减少从存储阵列区读出数据过程中的耗电量，并提高读出数据的准确性。
作为示例，请参考图11，在本申请的一个实施例中，所述预设阈值为所述预设位宽的一半；在接收校验码数据之前，包括：
步骤103，在写入操作时根据所述数据总线上的总线数据生成校验码数据，并将所述校验码数据传输至全局数据线。
具体地，请继续参考图11，可以设置编码模块在写入操作时根据数据总线上的总线数据生成校验码数据，使得修正模块能够在读出操作时根据所述校验码数据对全局数据进行检错和/或纠错，以保证读出数据的准确性。例如，可以利用ECC编码单元在写入操作时根据数据总线上的总线数据生成ECC校验码，从而能够根据ECC校验码对全局数据进行检错和/或纠错，以保证读出数据的准确性。
在本申请的一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现任一本申请实施例中所述的数据传输方法。
应该理解的是，虽然图10、图11的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图10、图11中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
请注意，上述实施例仅出于说明性目的而不意味对本发明的限制。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

1.一种数据传输电路，其特征在于，包括：
比较模块，与全局数据线及数据总线均电连接，用于接收所述全局数据线上的全局数据和所述数据总线上的总线数据，并将所述全局数据和所述总线数据进行比较，以输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；
修正模块，与所述全局数据线电连接，用于接收所述全局数据和所述全局数据线上的校验码数据，并根据所述校验码数据对所述全局数据进行检错和/或纠错，生成修正后数据；
第一数据转换模块，与所述数据总线、所述比较模块及所述修正模块均电连接，用于在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线，所述第一数据转换模块还输出用于表征所述比较结果是否超过预设阈值的标记信号；
恢复模块，与所述数据总线、串并转换模块均电连接，用于根据所述标记信号的值将所述数据总线上的数据或取反后的数据传输至所述串并转换模块。
2.根据权利要求1所述的数据传输电路，其特征在于，还包括：
编码模块，与所述全局数据线和所述数据总线均电连接，用于在写入操作时根据所述数据总线上的总线数据生成所述校验码数据，并将所述校验码数据传输至所述全局数据线。
3.根据权利要求2所述的数据传输电路，其特征在于，所述编码模块包括ECC编码单元。
4.根据权利要求1-3任一项所述的数据传输电路，其特征在于，所述恢复模块与所述串并转换模块之间的数据传输路径长度，小于所述恢复模块与所述第一数据转换模块之间的数据传输路径长度。
5.根据权利要求4所述的数据传输电路，其特征在于，还包括缓冲使能模块；
所述第一数据转换模块依次经由至少一个所述缓冲使能模块与所述恢复模块连接，用于缓冲所述数据总线传输的数据。
6.根据权利要求1-3任一项所述的数据传输电路，其特征在于，所述预设阈值为所述预设位宽的一半；所述比较模块包括：
比较单元，用于对所述全局数据和所述总线数据进行逐位比较，并输出每一位的比较状态数据；
状态识别单元，电连接所述比较单元及所述第一数据转换模块，用于对每一位的比较状态数据进行统计，并根据统计结果生成所述比较结果。
7.根据权利要求6所述的数据传输电路，其特征在于，所述第一数据转换模块包括：
第一传输单元，电连接所述数据总线、所述修正模块，以及通过第一反相单元与所述状态识别单元的输出端电连接，用于在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线；
第二传输单元，电连接所述数据总线、所述状态识别单元的输出端，以及通过第二反相单元与所述修正模块电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线。
8.根据权利要求1-3任一项所述的数据传输电路，其特征在于，所述恢复模块用于在所述比较结果超过所述预设阈值的情况下，将所述数据总线上的数据取反后传输至所述串并转换模块，并在所述比较结果未超过所述预设阈值的情况下，将所述数据总线上的数据传输至所述串并转换模块。
9.根据权利要求1-3任一项所述的数据传输电路，其特征在于，还包括：
读写转换单元，与本地数据线及所述全局数据线均电连接，用于响应读命令，根据所述本地数据线上的数据生成所述全局数据，并将所述全局数据传输至所述全局数据线。
10.根据权利要求1-3任一项所述的数据传输电路，其特征在于，还包括：
第二数据转换模块，与所述比较模块、所述数据总线及所述全局数据线均电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述数据总线上的数据取反后传输至所述全局数据线，并在所述比较结果未超过所述预设阈值的情况下，将所述数据总线上的数据传输至所述全局数据线。
11.根据权利要求10所述的数据传输电路，其特征在于，所述第二数据转换模块包括：
第三传输单元，电连接所述数据总线、所述全局数据线，以及通过第三反相单元与所述比较模块的输出端电连接，用于在所述比较结果未超过所述预设阈值的情况下，将所述数据总线上的数据传输至所述全局数据线；
第四传输单元，电连接所述全局数据线、所述比较模块的输出端，以及通过第四反相单元与所述数据总线电连接，用于在所述比较结果超过所述预设阈值的情况下，将所述数据总线上的数据取反后传输至所述全局数据线。
12.根据权利要求11所述的数据传输电路，其特征在于，还包括：
写单元，与所述第二数据转换模块和所述全局数据线均电连接，用于将所述第二数据转换模块提供的数据或取反后传输至所述全局数据线；
读单元，与所述全局数据线、所述修正模块及所述比较模块均电连接，用于将所述全局数据和所述全局数据线上的校验码数据传输至所述修正模块，并用于将所述全局数据传输至所述比较模块。
13.一种存储装置，其特征在于，包括：
如权利要求1-12任一项所述的数据传输电路，用于存储并传输读操作或写操作的数据。
14.一种数据传输方法，其特征在于，包括：
接收全局数据线上的全局数据和数据总线上的总线数据，并将所述全局数据和所述总线数据进行比较，以输出所述全局数据与所述总线数据不相同的位数是否超过预设阈值的比较结果，其中，所述全局数据与所述总线数据具有相同的预设位宽；
接收所述全局数据线上的校验码数据，并根据所述校验码数据对所述全局数据进行检错和/或纠错，生成修正后数据；
根据所述比较结果生成用于表征所述比较结果是否超过预设阈值的标记信号，在所述比较结果超过预设阈值的情况下，将所述修正后数据取反后传输至所述数据总线，并在所述比较结果未超过所述预设阈值的情况下，将所述修正后数据传输至所述数据总线；
根据所述标记信号将所述数据总线上的数据或取反后的数据传输至串并转换模块。
15.根据权利要求14所述的数据传输方法，其特征在于，所述预设阈值为所述预设位宽的一半；在接收校验码数据之前，包括：
在写入操作时根据所述数据总线上的总线数据生成所述校验码数据，并将所述校验码数据传输至所述全局数据线。
CN202110397072.4A 2021-04-13 2021-04-13 数据传输电路、方法及存储装置 Pending CN115206362A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110397072.4A CN115206362A (zh) 2021-04-13 2021-04-13 数据传输电路、方法及存储装置
PCT/CN2021/112247 WO2022217792A1 (zh) 2021-04-13 2021-08-12 数据传输电路、方法及存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110397072.4A CN115206362A (zh) 2021-04-13 2021-04-13 数据传输电路、方法及存储装置

Publications (1)

Publication Number Publication Date
CN115206362A true CN115206362A (zh) 2022-10-18

Family

ID=83571232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110397072.4A Pending CN115206362A (zh) 2021-04-13 2021-04-13 数据传输电路、方法及存储装置

Country Status (2)

Country Link
CN (1) CN115206362A (zh)
WO (1) WO2022217792A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4400081B2 (ja) * 2003-04-08 2010-01-20 エルピーダメモリ株式会社 半導体記憶装置
US8296628B2 (en) * 2009-03-06 2012-10-23 Texas Instruments Incorporated Data path read/write sequencing for reduced power consumption
CN211404066U (zh) * 2019-10-25 2020-09-01 长鑫存储技术(上海)有限公司 读操作电路和半导体存储器
CN210667806U (zh) * 2019-10-25 2020-06-02 长鑫存储技术(上海)有限公司 读操作电路和半导体存储器

Also Published As

Publication number Publication date
WO2022217792A1 (zh) 2022-10-20

Similar Documents

Publication Publication Date Title
CN210667806U (zh) 读操作电路和半导体存储器
JP2008198202A (ja) メモリシステム及びそのシステムの命令の取扱方法
EP4134825A2 (en) Memory device and operating method thereof
US11810637B2 (en) Data transmission circuit, data transmission method, and storage apparatus with read-write conversion circuit
US11901028B2 (en) Data transmission circuit, data transmission method, and storage apparatus
CN115206360A (zh) 数据传输电路、方法及存储装置
US8166356B2 (en) Memory system and memory access method
CN211125039U (zh) 写操作电路和半导体存储器
CN115206362A (zh) 数据传输电路、方法及存储装置
US11626147B2 (en) Transmission circuit, transmission method, storage apparatus, and storage medium
US11996860B2 (en) Scaled bit flip thresholds across columns for irregular low density parity check decoding
CN115206361A (zh) 数据传输电路、方法及存储装置
CN115206359A (zh) 数据传输电路、方法及存储装置
CN211125037U (zh) 写操作电路和半导体存储器
US20210081133A1 (en) Memory system, controller and data transfer method
CN115129235A (zh) 数据传输电路、方法及存储装置
CN115129231A (zh) 传输电路、方法、存储装置及存储介质
CN115129234A (zh) 数据传输电路、方法及存储装置
CN112712834A (zh) 写操作电路、半导体存储器和写操作方法
US11881276B2 (en) Error correcting code decoder
EP3905251B1 (en) Write operation circuit, semiconductor memory device, and write operation method
JPH11212876A (ja) 符号化方法およびそれを利用したメモリ装置
CN116935914A (zh) 数据传输电路、方法及存储装置
US11922023B2 (en) Read/write method and memory device
CN112114756B (zh) 存储系统及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination