CN115204098A - 基于迷宫算法的多fpga布线方法 - Google Patents
基于迷宫算法的多fpga布线方法 Download PDFInfo
- Publication number
- CN115204098A CN115204098A CN202210867690.5A CN202210867690A CN115204098A CN 115204098 A CN115204098 A CN 115204098A CN 202210867690 A CN202210867690 A CN 202210867690A CN 115204098 A CN115204098 A CN 115204098A
- Authority
- CN
- China
- Prior art keywords
- cost
- node
- fpga
- tdm
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种基于迷宫算法的多FPGA布线方法,包括以下步骤:步骤S1:在初始布线阶段引入迷宫布线算法策略,获得初始布线结果;步骤S2:在更新布线阶段采用拆线重绕策略减少FPGA连接对上的边的数目;步骤S3:引入代价改进策略,通过不同边估计成本权重值的不同,使得在拆线重绕阶段得到更优的布线结果,并优化TDM比率。本发明通过优化布线结果,有效降低相应的系统延迟来提高芯片性能。
Description
技术领域
本发明属于集成电路计算机辅助设计技术领域,具体涉及一种基于迷宫算法的多FPGA布线方法。
背景技术
据估计,专用集成电路设计大约60%到80%的时间花费在验证过程中。常用的逻辑验证方法有软件逻辑仿真、硬件仿真和现场可编程逻辑门阵列(Field ProgrammableGate Array,FPGA)原型设计方法。其中,软件仿真需要花费大量的时间成本对每个逻辑门进行模拟仿真,硬件仿真的实施代价较大。随着集成电路制程的不断发展,芯片的规模越来越大,上述两种逻辑验证方法的缺点越来越明显。FPGA原型设计方法可以在较小的时间成本和实施代价下完成逻辑验证,因此这种方法被广泛地运用在工业中。
随着芯片设计的规模不断扩大,单颗FPGA难以实现大规模的芯片设计。因此大规模的芯片设计被划分到多个FPGA内。为了完成芯片设计的功能,FPGA间需要互相传输信号。由于FPGA间传输的信号远远大于FPGA间的I/O引脚数量。因此,时分多路复用(TimingDivision Multiplexing,TDM)技术被提出解决I/O引脚数量不足的问题。TDM技术采用同一物理信号线传输不同信号。它把传输时间分割成了不重叠的时间间隔,将一个时间间隔分配给一个信号使用,以此达到在同一物理信号线传输多个信号。TDM技术可以有效解决I/O引脚数量不足的问题,但是会大大增加系统时延。TDM比率通常用来衡量布线结果的优劣。时分多路复用技术被提出来提高原型系统的可用性,但它导致了系统延迟的急剧增加。所以如何降低相应的系统延迟来提高芯片性能变成了急需解决的问题。
信号复用比可以用来测量系统时延。在整个设计流程中,TDM比率通常是经过FPGA间布线之后确定的。常用的信号复用比优化方法是基于整数线性规划的方法,然而,已有的信号复用比优化方法的TDM比通常是任意整数,这与实际问题存在着差距。也有很多方法对时分复用技术进行优化,但是很难在适当的运行时间内得到好的解决方案。
综上所述,对于多FPGA原型系统的设计,同时对布线方案和实际系统时延优化问题进行处理的布线方法设计是非常关键的。
发明内容
有鉴于此,本发明的目的在于提供一种基于迷宫算法的多FPGA布线方法,通过优化布线结果,有效降低相应的系统延迟来提高芯片性能。
为实现上述目的,本发明采用如下技术方案:
一种基于迷宫算法的多FPGA布线方法,包括以下步骤:
步骤S1:在初始布线阶段引入迷宫布线算法策略,获得初始布线结果;
步骤S2:在更新布线阶段采用拆线重绕策略减少FPGA连接对上的边的数目;
步骤S3:引入代价改进策略,通过不同边估计成本权重值的不同,使得在拆线重绕阶段得到更优的布线结果,并优化TDM比率。
进一步的,采用时分复用比率为衡量系统时延的指标,在系统的布线图中,每一条边都需要通过公式(1)计算TDM比率
其中,De(e)为对e的需求,capacity为e的容量,Tre(e)代表了TDM的比率。
进一步的,所述步骤S1具体为:
在布线图中,每一个FPGA可以看成节点,每一条连接的FPGA连接对看成连接节点间的线段,花费的Cost看成经过这条FPGA连接对花费的路径成本;
首先,迷宫布线算法在需要连接的节点中随机选择一个节点,设置为V_Source,即初始节点;其余的需要连接的节点为V_Sink节点,即目标节点;
然后,将V_Source节点作为波前节点集合,将V_Sink节点作为目标节点集合;其次,计算V_Source节点与相邻节点的Cost,Cost值为1;并且从中选出与V_Source节点Cost最小的节点V1。如果V1节点是V_Sink节点,则在目标节点集合中去掉该节点。然后,把Cost最小的节点V1加入波前节点集合,更新与V1节点相邻的节点Cost,V1的Cost计算公式如下
Cost=CostV1+1 (3)
其中,Cost为与V1节点相邻的节点的布线代价,CostV1为V1节点的布线代价;
然后,重复上述操作,直到目标节点集合为空时结束循环;最后,每个线网都通过迷宫布线算法得到初始布线结果。
进一步的,所述拆线重绕策略具体为:
首先,计算每个FPGA连接对上边的数目;
然后,判断FPGA连接对上边的数目是否超过阈值x,阈值x为该布线图中边数目最多的FPGA连接对边的数目乘于0.9。如果该FPGA连接对上边的数目超过阈值x,则将该FPGA连接对当成繁忙连接对;
最后,只要在两个FPGA间的连接路径中有一个FPGA连接对为繁忙连接对,就将两个FPGA间的连接路径拆除。
进一步的,把连接路径拆除后,需要重新对连接路径拆除后的两个FPGA进行布线,具体为:首先,根据布线图去掉繁忙连接对生重布线图G’;然后,将两个FPGA通过迷宫布线算法在重布线图G’中找到最短路径;如果有两条最短路径所花费的代价是一样的,优先选择这两条线路中经过的FPGA连接对数目较少的一个。
进一步的,所述代价改进策略,具体为:
将两个FPGA分为一个V_Source节点和一个V_Sink节点;计算与V_Source节点的相邻节点Vn的布线代价cost。cost计算公式如下所示:
cost=back_cost(s,n)+α×estimate (3)
back_cost(s,n)=back_cost(s,npre)+cost (4)
其中,cost(s,n)为当前节点Vn到V_Source节点的初始代价成本,back_cost(s,n)为每一个V_Sink节点到Vn节点的代价成本,estimate为节点V_Sink到V_Source的估计路径成本,α为估计路径成本的权重比例。
进一步的,所述优化TDM比率,具体为:
预处理每个线网组,计算出为每条边分配TDM比例需要的每个线网组边的数量;
求当前FPGA连接对的每条边的权重比,进而得到每个线网的每条边分配的TDM比率;
对所有线网按照TDM比率进行从大到小的排序,增加TDM比率小于预设值的线网组的TDM比率,同时,降低TDM比率大于预设值线网组的TDM比率;
对这出现违反TDM比率约束的FPGA连接对进行合法化操作。
进一步的,所述权重比计算方法如下:
ngmecj,k={x|x=max(ngecj,1,…,ngecj,β)} (7)
其中,ngj,m是nglj中第m个线网组,ngecj,m是线网组ngj,m的边的数量,ngmecj,k是边ej,k的最大线网组边数,β是nglj中线网组的数量,pctj,k即为权重比;
基于权重比,TDM比率计算公式如下:
进一步的,TDM比率更新公式如下所示:
其中,star由用户定义的ngmtr的优化目标,mng_sumj为TDM比率最大线网组的TDM比率,etrj,k为边ej,k的TDM比率。
进一步的,经过更新步骤后,如果FPGA连接对pk满足TDM比率约束,则由新的TDM比率etrj,k替换pk中边ej,k之前的TDM比率,反之,如果pk不能满足TDM比率约束,则TDM比率增加的边ej,k直接使用新的TDM比率etr’j,k,但TDM比率减少的边ej,k,应通过以下公式合法化:
其中,rec_sum是经过更新阶段后TDM比率减小的etr’j,k的倒数和,ad_sum是经过更新阶段后TDM比率增加的etr’j,k的倒数和。
本发明与现有技术相比具有以下有益效果:
本发明实现有效降低相应的系统延迟来提高芯片性能。
附图说明
图1是本发明一实施例中时分复用技术示意图;
图2是本发明一实施例中布线图;
图3是本发明一实施例中TDM比率分配结果图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
本发明提供一种基于迷宫算法的多FPGA布线方法,包括以下步骤:
步骤S1:在初始布线阶段引入迷宫布线算法策略,获得初始布线结果;
步骤S2:在更新布线阶段采用拆线重绕策略减少FPGA连接对上的边的数目;
步骤S3:引入代价改进策略,通过不同边估计成本权重值的不同,使得在拆线重绕阶段得到更优的布线结果,并优化TDM比率。
在本实施例中,采用时分复用比率为衡量系统时延的指标,在系统的布线图中,每一条边都需要通过公式(1)计算TDM比率
其中,De(e)为对e的需求,capacity为e的容量,Tre(e)代表了TDM的比率。
参考图1,是两个FPGA之间使用时分复用技术的一个简单示意图。两个长方形,两个梯形和六个正方形分别代表FPGA、转换器和样例。其中三个虚线箭头表示三种不同的信号。实线箭头是两个FPGA之间的物理连线。在一个系统时钟周期内,两个FPGA间只能通过一根物理导线传输一个信号。但是,使用TDM技术可以将三个不同的信号在一个系统周期内通过一根物理导线传输。因此,时分复用技术可以提高系统可布线性。
给定一个线网集合N由双FPGA线网或多FPGA线网组成。给定一个线网组集合NG,每个线网组ngi∈NG。给定一个FPGA连接对集合P,每个FPGA连接对pk连接两个FPGA。给定一个FPGA集合F,每两个FPGA之间至多有一个FPGA连接对。每个线网nj可能属于不同的线网组,该线网组子集有
FPGA原型系统的布线问题的基本要求是将每个线网的所有FPGA通过FPGA连接对连接在一起。除此之外,还需要对每个线网nj使用的每个FPGA连接对pk产生的边ej,k赋值TDM比率。根据现实问题的要求,TDM比率需要满足下述要求。
其中,ej,k是FPGA连接对epl上的每一条边,eplk是FPGA连接的边数集合,etrj,k是每一个ej,k的TDM比率。
在本实施例中,迷宫布线策略,具体为:
FPGA原型系统是多个线网组组成。线网组是由许多的线网组成。线网是由多个FPGA和FPGA连接对组成。其中两个FPGA之间的可选线路不止一条,多的甚至有几十条。一个线网的布线结果有多种情况。不同的布线结果会影响系统时延的优劣,进而影响芯片的性能。因此,为了得到系统时延最小的布线图,本发明使用迷宫布线算法进行布线。
为了生成最小代价的布线图,迷宫算法被运用于布线,生成最小生成树,以此减少系统时延。在布线图中,每一个FPGA可以看成节点,每一条连接的FPGA连接对可以看成连接节点间的线段,花费的Cost可以看成经过这条FPGA连接对花费的路径成本。首先,迷宫布线算法在需要连接的节点中随机选择一个节点,设置为V_Source,即初始节点。其余的需要连接的节点为V_Sink节点,即目标节点。然后,将V_Source节点作为波前节点集合,将V_Sink节点作为目标节点集合。其次,计算V_Source节点与相邻节点的Cost,Cost值为1。并且从中选出与V_Source节点Cost最小的节点V1。如果V1节点是V_Sink节点,则在目标节点集合中去掉该节点。然后,把Cost最小的节点V1加入波前节点集合,更新与V1节点相邻的节点Cost。V1的Cost计算公式如下。
Cost=CostV1+1 (3)
其中,Cost为与V1节点相邻的节点的布线代价,CostV1为V1节点的布线代价。
然后,重复上述操作,直到目标节点集合为空时结束循环。最后,每个线网都通过迷宫布线算法得到初始布线结果。
在本实施例中,拆线重绕策略具体为:
由于TDM比率与每个FPGA连接对上所通过的边数是线性相关的,而迷宫布线算法进行布线会出现经过部分FPGA连接对上的边过多,导致该边的TDM比率过大,使得系统时延的增加。因此,在一条通道里面,最大边数的减少可以有效的降低TDM比率,从而减少系统时延。因此,本发明使用拆线重绕策略减少部分FPGA连接对上的边过多的问题。
在拆线阶段中,需要考虑拆除FPGA连接对上边的数目较多的连接路径。首先,计算每个FPGA连接对上边的数目。然后,判断FPGA连接对上边的数目是否超过阈值x,阈值x为该布线图中边数目最多的FPGA连接对边的数目乘于0.9。如果该FPGA连接对上边的数目超过阈值x,则将该FPGA连接对当成繁忙连接对。最后,只要在两个FPGA间的连接路径中有一个FPGA连接对为繁忙连接对,就将两个FPGA间的连接路径拆除。
把连接路径拆除后,需要重新对连接路径拆除后的两个FPGA进行布线。首先,根据布线图去掉繁忙连接对生重布线图G’。然后,将两个FPGA通过迷宫布线算法在重布线图G’中找到最短路径。如果有两条最短路径所花费的代价是一样的,优先选择这两条线路中经过的FPGA连接对数目较少的一个。
在本实施例中,代价改进策略,具体为:
在初始布线结果生成时中,默认把FPGA连接对间的布线代价默认为1。但在拆线重绕阶段,需要考虑线网上边的数目等情况,才能得到更好的布线结果。因此,需要一种代价改进策略计算重绕阶段的布线代价。
首先,将两个FPGA分为一个V_Source节点和一个V_Sink节点。然后,计算与V_Source节点的相邻节点Vn的布线代价cost。cost计算公式如下所示。
cost=back_cost(s,n)+α×estimate (3)
back_cost(s,n)=back_cost(s,npre)+cost (4)
其中,cost(s,n)为当前节点Vn到V_Source节点的初始代价成本,back_cost(s,n)为每一个V_Sink节点到Vn节点的代价成本,estimate为节点V_Sink到V_Source的估计路径成本,α为估计路径成本的权重比例。
在本实施例中,TDM比率优化方法,具体为:
首先,预处理每个线网组,计算出为每条边分配TDM比例需要的每个线网组边的数量。然后,求当前FPGA连接对的每条边的权重比,进而得到每个线网的每条边分配的TDM比例。对于每条边,权重比计算方法如下:
ngmecj,k={x|x=max(ngecj,1,…,ngecj,β)} (7)
其中,ngj,m是nglj中第m个线网组,ngecj,m是线网组ngj,m的边的数量,ngmecj,k是边ej,k的最大线网组边数,β是nglj中线网组的数量,pctj,k即为权重比。基于该权重比,该边的TDM比率计算公式如下:
在计算初始的时分复用比率时,对于一个线网组,最大边的数量与TDM比率并不完全一致,所以需要对TDM比率进行优化。因此,时分复用比率在初始分配后需要通过系统时延优化方法进行缩减,从而使所有线网组的最大时分复用比率达到最优。
该算法包括三个主要步骤。第一步是对所有线网按照TDM比率进行从大到小的排序。由于前一个线网TDM比率的减少会导致后面线网TDM比率的优化空间减少,所以按照这个顺序,TDM比较大的线网组可以灵活地进行优化。
第二步是更新步骤。在这一步中,需要增加TDM比率较小线网组的TDM比率,同时,降低TDM比率较大线网组的TDM比率。通过增加TDM比率较小线网组的TDM比率,可以使得FPGA连接对上的TDM比率倒数和减少,从而得到更大的优化空间给TDM比率较大线网组的TDM比率。如图2和图3所示,FPGA连接对P1上边的TDM比率分别为2,4和6。由于1/2+1/4+1/6<1,所以FPGA连接对P1满足TDM比率约束。但是FPGA连接对P1上边的TDM比率2,4和6的倒数和与约束条件目标值1相差1/12,还存在优化空间。因此,需要进一步减少TDM比率较大线网组的TDM比率。更新公式如下所示。
其中,star由用户定义的ngmtr的优化目标,mng_sumj为TDM比率最大线网组的TDM比率,etrj,k为边ej,k的TDM比率,通过该公式可以算出新的比率,从而减少最大线网组的TDM比率,进一步减少系统时延。
第三步是合法化经过更新阶段的TDM比率。经过第二步的更新步骤后,一些FPGA连接对可能会出现违反TDM比率约束的情况。因此,我们需要对这部分FPGA连接对进行合法化操作。经过更新步骤后,如果FPGA连接对pk满足TDM比率约束,则由新的TDM比率etrj,k替换pk中边ej,k之前的TDM比率。反之,如果pk不能满足TDM比率约束,则TDM比率增加的边ej,k可以直接使用新的TDM比率etr’j,k。但TDM比率减少的边ej,k,应通过以下公式合法化。
其中,rec_sum是经过更新阶段后TDM比率减小的etr’j,k的倒数和,ad_sum是经过更新阶段后TDM比率增加的etr’j,k的倒数和。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (10)
1.一种基于迷宫算法的多FPGA布线方法,其特征在于,包括以下步骤:
步骤S1:在初始布线阶段引入迷宫布线算法策略,获得初始布线结果;
步骤S2:在更新布线阶段采用拆线重绕策略减少FPGA连接对上的边的数目;
步骤S3:引入代价改进策略,通过不同边估计成本权重值的不同,使得在拆线重绕阶段得到更优的布线结果,并优化TDM比率。
3.根据权利要求1所述的基于迷宫算法的多FPGA布线方法,其特征在于,所述步骤S1具体为:
在布线图中,每一个FPGA可以看成节点,每一条连接的FPGA连接对看成连接节点间的线段,花费的Cost看成经过这条FPGA连接对花费的路径成本;
首先,迷宫布线算法在需要连接的节点中随机选择一个节点,设置为V_Source,即初始节点;其余的需要连接的节点为V_Sink节点,即目标节点;
然后,将V_Source节点作为波前节点集合,将V_Sink节点作为目标节点集合;其次,计算V_Source节点与相邻节点的Cost,Cost值为1;并且从中选出与V_Source节点Cost最小的节点V1。如果V1节点是V_Sink节点,则在目标节点集合中去掉该节点。然后,把Cost最小的节点V1加入波前节点集合,更新与V1节点相邻的节点Cost,V1的Cost计算公式如下
Cost=CostV1+1 (3)
其中,Cost为与V1节点相邻的节点的布线代价,CostV1为V1节点的布线代价;
然后,重复上述操作,直到目标节点集合为空时结束循环;最后,每个线网都通过迷宫布线算法得到初始布线结果。
4.根据权利要求1所述的基于迷宫算法的多FPGA布线方法,其特征在于,所述拆线重绕策略具体为:
首先,计算每个FPGA连接对上边的数目;
然后,判断FPGA连接对上边的数目是否超过阈值x,阈值x为该布线图中边数目最多的FPGA连接对边的数目乘于0.9。如果该FPGA连接对上边的数目超过阈值x,则将该FPGA连接对当成繁忙连接对;
最后,只要在两个FPGA间的连接路径中有一个FPGA连接对为繁忙连接对,就将两个FPGA间的连接路径拆除。
5.根据权利要求4所述的基于迷宫算法的多FPGA布线方法,其特征在于,把连接路径拆除后,需要重新对连接路径拆除后的两个FPGA进行布线,具体为:首先,根据布线图去掉繁忙连接对生重布线图G’;然后,将两个FPGA通过迷宫布线算法在重布线图G’中找到最短路径;如果有两条最短路径所花费的代价是一样的,优先选择这两条线路中经过的FPGA连接对数目较少的一个。
6.根据权利要求1所述的基于迷宫算法的多FPGA布线方法,其特征在于,所述代价改进策略,具体为:
将两个FPGA分为一个V_Source节点和一个V_Sink节点;计算与V_Source节点的相邻节点Vn的布线代价cost。cost计算公式如下所示:
cost=back_cost(s,n)+α×estimate (3)
back_cost(s,n)=back_cost(s,npre)+cost (4)
其中,cost(s,n)为当前节点Vn到V_Source节点的初始代价成本,back_cost(s,n)为每一个V_Sink节点到Vn节点的代价成本,estimate为节点V_Sink到V_Source的估计路径成本,α为估计路径成本的权重比例。
7.根据权利要求1所述的基于迷宫算法的多FPGA布线方法,其特征在于,所述优化TDM比率,具体为:
预处理每个线网组,计算出为每条边分配TDM比例需要的每个线网组边的数量;
求当前FPGA连接对的每条边的权重比,进而得到每个线网的每条边分配的TDM比率;
对所有线网按照TDM比率进行从大到小的排序,增加TDM比率小于预设值的线网组的TDM比率,同时,降低TDM比率大于预设值线网组的TDM比率;
对这出现违反TDM比率约束的FPGA连接对进行合法化操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210867690.5A CN115204098A (zh) | 2022-07-22 | 2022-07-22 | 基于迷宫算法的多fpga布线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210867690.5A CN115204098A (zh) | 2022-07-22 | 2022-07-22 | 基于迷宫算法的多fpga布线方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115204098A true CN115204098A (zh) | 2022-10-18 |
Family
ID=83583420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210867690.5A Pending CN115204098A (zh) | 2022-07-22 | 2022-07-22 | 基于迷宫算法的多fpga布线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115204098A (zh) |
-
2022
- 2022-07-22 CN CN202210867690.5A patent/CN115204098A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111310409B (zh) | 一种优化时分复用技术的多阶段fpga布线方法 | |
CN111291525B (zh) | 考虑总线和非总线线网的层分配方法 | |
US5191542A (en) | Automatic floorplan operation apparatus | |
CN114997088B (zh) | 一种布线和tdm比率快速优化方法 | |
WO2021253684A1 (zh) | 基于拓扑优化和启发式搜索的总体布线方法 | |
JPH0693681B2 (ja) | 通信ネツトワークにおいて最小重みのルートを選択する方法 | |
CN112183000B (zh) | 一种支持互连约束的超图划分方法 | |
CN110705204B (zh) | 基于多阶段策略的时序感知层分配方法 | |
JPH05259847A (ja) | ツリー型マルチプレクサの制御信号上のピーク負荷を軽減する方法および複数のセレクタによりマルチプレクサを構成する方法 | |
CN108848146A (zh) | 一种基于时间触发通信业务的调度优化方法 | |
CN111709205A (zh) | Fpga布线方法 | |
CN115983187A (zh) | 基于多策略的考虑总线偏差的层分配方法 | |
CN114595652B (zh) | 一种用于硬件仿真平台的主频评估方法 | |
Mariusz et al. | Point-to-point blocking probability in switching networks with reservation | |
US7725863B2 (en) | Reverse routing methods for integrated circuits having a hierarchical interconnect architecture | |
CN115204098A (zh) | 基于迷宫算法的多fpga布线方法 | |
CN113392615A (zh) | 一种fpga原型验证系统的布线方法 | |
CN114880978A (zh) | 基于时分复用技术的系统级fpga布线与优化方法 | |
CN113255284A (zh) | 全局布线中快速局部拆线重布方法 | |
CN117113920A (zh) | 一种集成电路版图的总体布线方法、装置及存储介质 | |
CN109344541B (zh) | 一种根据区域布线拥挤度判定布线方向的方法 | |
CN1213575C (zh) | 一种基于同步数字系列复用段保护环的业务时隙分配方法 | |
JP2002342401A (ja) | 半導体集積回路の自動配線装置とその配線方法及びコンピュータプログラム | |
CN117725877A (zh) | 结合布局优化的fpga布线方法 | |
CN110392316B (zh) | 一种odn的资源管理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |