CN114595652B - 一种用于硬件仿真平台的主频评估方法 - Google Patents

一种用于硬件仿真平台的主频评估方法 Download PDF

Info

Publication number
CN114595652B
CN114595652B CN202210500173.4A CN202210500173A CN114595652B CN 114595652 B CN114595652 B CN 114595652B CN 202210500173 A CN202210500173 A CN 202210500173A CN 114595652 B CN114595652 B CN 114595652B
Authority
CN
China
Prior art keywords
fpga
time delay
signals
information
tdm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210500173.4A
Other languages
English (en)
Other versions
CN114595652A (zh
Inventor
冯元辉
李立
鲁俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Panlian Xin'an Information Technology Co ltd
Original Assignee
Hunan Panlian Xin'an Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Panlian Xin'an Information Technology Co ltd filed Critical Hunan Panlian Xin'an Information Technology Co ltd
Priority to CN202210500173.4A priority Critical patent/CN114595652B/zh
Publication of CN114595652A publication Critical patent/CN114595652A/zh
Application granted granted Critical
Publication of CN114595652B publication Critical patent/CN114595652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种用于硬件仿真平台的主频评估方法，包括获取分区的信息和硬件仿真平台信息；将各分区放置到对应FPGA上，分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；获取传输的信号的数量以及物理连线的数量，判断传输的信号的数量是否大于物理连线的数量，若是，则为分区之间的组内信号进行TDM分配；计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取时延的最大值作为本次评估的时延，结合预设的时延‑主频对应关系得到主频评估结果。方便开发人员优化划分和映射策略。

Description

一种用于硬件仿真平台的主频评估方法
技术领域
本发明属于集成电路微电子领域，特别是涉及一种用于硬件仿真平台的主频评估方法。
背景技术
由于晶体管尺寸的缩小和设计过程的改进，现代数字系统的计算能力在过去几年中得到了极大的提高。但是这样增加了设计的复杂性，导致了验证芯片的成本也越来越高。如果设计出来的最终产品不能达到要求，前期投入的资金就会打水漂，因此芯片验证就变得非常重要了。
相比于用仿真器或者加速器来进行仿真，FPGA更为接近真实的芯片，可以配合开发者进行底层软件的开发。然而，由于FPGA和专用集成电路(asic)之间存在巨大的面积、性能和功率差距。因此，一个复杂的SoC设计不能在单个FPGA上原型化，为了克服这个限制，需要多FPGA平台来承载一个完整的SoC设计。所以要对一个大规模的芯片设计进行划分，使其能够在多FPGA验证平台上进行仿真验证。
然而对VLSI电路的划分无法直接决定最终的仿真速率，还需要将划分好的块放置到对应FPGA上，对切割信号进行TDM分配，才能确定最终的性能好坏。因此，需要对切分好的块进行评估，一方面，能够评估放置和TDM分配的结果，另一方面，也能给迭代划分提供一个反馈参考。
发明内容
针对以上技术问题，本发明提供一种用于硬件仿真平台的主频评估方法。
本发明解决其技术问题采用的技术方案是：
一种用于硬件仿真平台的主频评估方法，方法包括以下步骤：
步骤S100：获取分区的信息和硬件仿真平台信息；
步骤S200：根据分区的信息和硬件仿真平台信息将各分区放置到对应FPGA上进行，分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；
步骤S300：获取传输的信号的数量以及物理连线的数量，判断传输的信号的数量是否大于物理连线的数量，若是，则为分区之间的组内信号进行TDM分配，以使每个信号能通过所有物理连线传输；
步骤S400：计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取硬件仿真平台中所有FPGA对中端口对之间的时延的最大值作为本次评估的时延；
步骤S500：根据评估的时延和预设的时延-主频对应关系得到主频评估结果。
优选地，步骤S300中判断传输的信号的数量是否大于物理连线的数量之后还包括：若否，则FPGA之间的物理连线直接传输信号，时延记作
Figure DEST_PATH_IMAGE001
。
优选地，步骤S300中为分区之间的组内信号进行TDM分配，包括：
各分区之内的信号被分成多个组，每个组内包括多个拥有相同属性的信号，各FPGA之间有多个端口对，每个端口对里包含多条物理连线，将分区内的组内信号分配到对应端口对上进行路由从而完成TDM分配。
优选地，步骤S400中根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，具体为：
Figure DEST_PATH_IMAGE002
其中，
Figure DEST_PATH_IMAGE003
为FPGAi和FPGAj之间的时延，
Figure DEST_PATH_IMAGE004
表示选择的时分复用，
Figure DEST_PATH_IMAGE005
表示FPGA上的布局布线、信息编解码产生的时延以及信号收发产生的固定时延，
Figure DEST_PATH_IMAGE006
为进行完TDM分配之后每个端口对上的TDM比率，
Figure DEST_PATH_IMAGE007
为信号到达的预设拍数。
优选地，步骤S100中分区的信息包括RLM节点的资源信息和RLM节点之间的边连线信息，节点为预设数量的资源组成的向量，节点包括多个模块，其中，划分的FPGA块内的资源能满足预设数量的资源；边包括多个信号，且每个信号都有对应的属性向量，属性向量包括所在的组、位宽以及信号类型，其中信号类型包括紧耦合信号和松耦合信号。
优选地，硬件仿真平台信息包括FPGA的资源信息和FPGA之间的物理连线信息，FPGA的数量与分区的数量对应，FPGA为多种资源组成的向量，作为多FPGA仿真验证平台的节点，FPGA之间为全连接，FPGA之间的物理连线为边，包括带宽信息以及信号类型，其中，带宽信息中的最大带宽为引脚数量和TDM比率的乘积。
上述一种用于硬件仿真平台的主频评估方法，针对多FPGA仿真验证平台，能够根据划分的结果，对分区之间的组内信号进行TDM分配，并通过主频评估出此次划分映射的结果，能够为一次划分映射方案提供参考，方便开发人员去优化划分和映射策略。
附图说明
图1为本发明的一种用于硬件仿真平台的主频评估方法流程图；
图2为本发明一实施例中FPGA平台及其示意图；
图3为本发明一实施例中的TDM分配示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明的技术方案，下面结合附图对本发明作进一步的详细说明。
对于单FPGA（Field－Programmable Gate Array，现场可编程门阵列）系统，仿真主频的主要制约因素来自于FPGA内部，即关键路径的传输时延。而对于多FPGA仿真平台，信号跨FPGA传输的时延远远大于FPGA内部信号的传输时延。因此，在同等条件下，信号跨FPGA平台的传输时延成为多FPGA仿真平台主频的主要制约因素。
本发明应用于基于交换架构的专用多FPGA仿真平台，该平台中，FPGA之间信号传输存在两种方式：GTH的端口和LVDS的端口。其中基于GTH端口传输的信号为用户指定的松耦合信号，用户设计对该类信号的传输没有时延要求，即不影响主频。而基于LVDS端口传输的信号，有时延要求，需要在规定的时间内到达。因此平台主频受限于基于LVDS端口传输的信号时延。
在一个实施例中，如图1所示，一种用于硬件仿真平台的主频评估方法，方法包括以下步骤：
步骤S100：获取分区的信息和硬件仿真平台信息。
具体地，分区是利用划分算法对RLM信号流图进行划分之后产生的，每个分区包含若干个RLM节点和边。将各分区分配到各个FPGA上进行综合实现。
在一个实施例中，分区的信息包括RLM节点的资源信息和RLM节点之间的边连线信息，节点为预设数量的资源组成的向量，节点包括多个模块，其中，划分的FPGA块内的资源能满足预设数量的资源；边包括多个信号，且每个信号都有对应的属性向量，属性向量包括所在的组、位宽以及信号类型，其中信号类型包括紧耦合信号和松耦合信号。
在一个实施例中，硬件仿真平台信息包括FPGA的资源信息和FPGA之间的物理连线信息，FPGA的数量与分区的数量对应，FPGA为多种资源组成的向量，作为多FPGA仿真验证平台的节点，FPGA之间为全连接，FPGA之间的物理连线为边，包括带宽信息以及信号类型，其中，带宽信息中的最大带宽为引脚数量和TDM（时分复用技术.time-divisionmultiplexing）比率的乘积。
步骤S200：根据分区的信息和硬件仿真平台信息将各分区放置到对应FPGA上，分区与分区之间的信号通过对应FPGA之间的物理连线进行传输。
具体地，划分后的示意图如图2所示。
步骤S300：获取传输的信号的数量以及物理连线的数量，判断传输的信号的数量是否大于物理连线的数量，若是，则为分区之间的组内信号进行TDM分配，以使每个信号能通过所有物理连线传输。
在一个实施例中，步骤S300中判断传输的信号的数量是否大于物理连线的数量之后还包括：若否，则FPGA之间的物理连线直接传输信号，时延记作
Figure 92587DEST_PATH_IMAGE001
。
具体地，判断每个FPGA对间需要传输的信号是否大于物理连线，如果信号大于物理连线数量，则需要使用TDM技术（时分复用技术，用于解决物理连线不够的情况）；否则直接进行传输，时延记作
Figure 744148DEST_PATH_IMAGE001
，表示直接传输的产生的固定时延，通常是一个很小的值。
在一个实施例中，步骤S300中为分区之间的组内信号进行TDM分配，包括：
各分区之内的信号被分成多个组，每个组内包括多个拥有相同属性的信号，各FPGA之间有多个端口对，每个端口对里包含多条物理连线，将分区内的组内信号分配到对应端口对上进行路由从而完成TDM分配。
具体地，对于使用了TDM技术的信号传输部分，需要计算FPGA之间的时延。由于需要传输的信号数量超过了物理连线，需要为每个信号分配相应的TDM Ratio。FPGA之间的时延与信号选择的TDM Ratio成正相关，理论上来说，TDM Ratio可以选择任意偶数值，但是TDM Ratio越高，时延就会越高，从而导致平台仿真主频率降低，因此可以建立时延与TDMRatio的公式：
Figure DEST_PATH_IMAGE008
；
如图3所示，图中表示将一对分区放置到一对FPGA上进行实现，需要利用FPGA之间的物理连线对每个信号线进行路由。根据实际的工程实现，分区之间的信号会被分配为多个组，也就是每个组有多个信号，每个组内的信号拥有相同的属性。FPGA之间有多个端口对，端口对里面有多条物理连线。TDM分配就是要指定组信号在哪些端口对上进行路由，然后获得每个端口对上的TDM比率，最后评估的时候根据端口对上的TDM比率进行时延的计算。
步骤S400：计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率根据平台的参数、信号到达的拍数限定计算得出各FPGA对中端口对之间的时延，取硬件仿真平台中所有FPGA对中端口对之间的时延的最大值作为本次评估的结果。
在一个实施例中，步骤S400中根据各个端口对的TDM比率根据平台的参数、信号到达的拍数限定计算得出各FPGA对中端口对之间的时延，具体为：
Figure 851781DEST_PATH_IMAGE002
其中，
Figure 981411DEST_PATH_IMAGE003
为FPGAi和FPGAj之间的时延，
Figure 405570DEST_PATH_IMAGE004
表示选择的时分复用，
Figure 696874DEST_PATH_IMAGE005
表示FPGA上的布局布线、信息编解码产生的时延以及信号收发产生的固定时延，
Figure 698329DEST_PATH_IMAGE006
为进行完TDM分配之后每个端口对上的TDM Ratio，
Figure 756283DEST_PATH_IMAGE007
为信号到达的预设拍数。
具体地，由于每个信号并不是固定为一拍内到达的，每个需要LVDS传输的紧耦合信号到达的时间要求（拍数）是不一样的，需要根据具体的需求来计算，可能有些信号只需要在
Figure DEST_PATH_IMAGE009
拍内到达即可，于是FPGA之间的每个端口对传输的时延计算公式具体为：
Figure 628424DEST_PATH_IMAGE002
步骤S400已经计算出FPGA之间端口对之间的时延，则FPGA对之间的时延为所有端口对时延的最大值，整个平台的时延
Figure DEST_PATH_IMAGE010
为所有FPGA对之间时延的最大值：
Figure DEST_PATH_IMAGE011
虽然系统中的通信是通过GTH（板间传输）和lvds（板内传输），GTH传输信号为松耦合信号，根据平台设计特性，该类信号的传输时延不影响工作主频。
步骤S500：根据评估的时延和预设的时延-主频对应关系得到主频评估结果。
具体地，主频和时延负相关，通过查询预设的时延-主频对应关系，得到最终的主频评估结果，主频越高，说明划分效果越好。
上述一种用于硬件仿真平台的主频评估方法，针对多FPGA仿真验证平台，能够根据划分的结果，对分区之间的组内信号进行TDM分配，并通过主频评估出此次划分映射的结果，能够为一次划分映射方案提供参考，方便开发人员去优化划分和映射策略。
以上对本发明所提供的一种用于硬件仿真平台的主频评估方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (6)

1.一种用于硬件仿真平台的主频评估方法，其特征在于，所述方法包括以下步骤：
步骤S100：获取分区的信息和硬件仿真平台信息；其中，所述分区是利用划分算法对RLM信号流图进行划分之后产生的；
步骤S200：根据所述分区的信息和所述硬件仿真平台信息将各分区放置到对应FPGA上，所述分区与分区之间的信号通过对应FPGA之间的物理连线进行传输；
步骤S300：获取传输的信号的数量以及物理连线的数量，判断所述传输的信号的数量是否大于所述物理连线的数量，若是，则为分区之间的组内信号进行TDM分配，以使每个信号能通过所有物理连线传输；
步骤S400：计算得到各FPGA之间每个端口对的TDM比率，根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，取硬件仿真平台中所有FPGA对中端口对之间的时延的最大值作为本次评估的时延；其中，所述FPGA平台的参数包括FPGA上的布局布线、信息编解码产生的时延以及信号收发产生的固定时延；
步骤S500：根据所述评估的时延和预设的时延-主频对应关系得到主频评估结果。
2.根据权利要求1所述的方法，其特征在于，步骤S300中所述判断所述传输的信号的数量是否大于所述物理连线的数量之后还包括：若否，则所述FPGA之间的物理连线直接传输信号，时延记作
Figure 692654DEST_PATH_IMAGE001
。
3.根据权利要求2所述的方法，其特征在于，步骤S300中的所述为分区之间的组内信号进行TDM分配，包括：
各分区之内的信号被分成多个组，每个组内包括多个拥有相同属性的信号，各FPGA之间有多个端口对，每个端口对里包含多条物理连线，将分区内的组内信号分配到对应端口对上进行路由从而完成TDM分配。
4.根据权利要求3所述的方法，其特征在于，所述步骤S400中根据各个端口对的TDM比率、根据FPGA平台的参数、信号到达的预设拍数计算得出各FPGA对中端口对之间的时延，具体为：
Figure 642418DEST_PATH_IMAGE002
其中，
Figure 687734DEST_PATH_IMAGE003
为FPGAi和FPGAj之间的时延，
Figure 614102DEST_PATH_IMAGE004
表示选择的时分复用，
Figure 694053DEST_PATH_IMAGE005
表示FPGA上的布局布线、信息编解码产生的时延以及信号收发产生的固定时延，
Figure 47674DEST_PATH_IMAGE006
为进行完TDM分配之后每个端口对上的TDM比率，
Figure 580287DEST_PATH_IMAGE007
为信号到达的预设拍数。
5.根据权利要求4所述的方法，其特征在于，步骤S100中所述分区的信息包括RLM节点的资源信息和RLM节点之间的边连线信息，节点为预设数量的资源组成的向量，所述节点包括多个模块，其中，划分的FPGA块内的资源能满足预设数量的资源；所述边包括多个信号，且每个信号都有对应的属性向量，属性向量包括所在的组、位宽以及信号类型，其中信号类型包括紧耦合信号和松耦合信号。
6.根据权利要求5所述的方法，其特征在于，所述硬件仿真平台信息包括FPGA的资源信息和FPGA之间的物理连线信息，所述FPGA的数量与所述分区的数量对应，FPGA为多种资源组成的向量，作为多FPGA仿真验证平台的节点，FPGA之间为全连接，FPGA之间的物理连线为边，包括带宽信息以及信号类型，其中，所述带宽信息中的最大带宽为引脚数量和TDM比率的乘积。
CN202210500173.4A 2022-05-10 2022-05-10 一种用于硬件仿真平台的主频评估方法 Active CN114595652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210500173.4A CN114595652B (zh) 2022-05-10 2022-05-10 一种用于硬件仿真平台的主频评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210500173.4A CN114595652B (zh) 2022-05-10 2022-05-10 一种用于硬件仿真平台的主频评估方法

Publications (2)

Publication Number Publication Date
CN114595652A CN114595652A (zh) 2022-06-07
CN114595652B true CN114595652B (zh) 2022-08-12

Family

ID=81812112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210500173.4A Active CN114595652B (zh) 2022-05-10 2022-05-10 一种用于硬件仿真平台的主频评估方法

Country Status (1)

Country Link
CN (1) CN114595652B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116384296B (zh) * 2023-06-07 2023-09-22 湖南泛联新安信息科技有限公司 一种基于rlm流图的硬件原型仿真自动分割方法
CN116401983B (zh) * 2023-06-07 2023-09-22 湖南泛联新安信息科技有限公司 一种仿真主频驱动的信号自动映射方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111310409A (zh) * 2020-02-28 2020-06-19 福州大学 一种优化时分复用技术的多阶段fpga布线方法
CN112364590A (zh) * 2020-10-28 2021-02-12 福州大学 一种实用的逻辑验证架构级fpga布线器的构建方法
CN113392615A (zh) * 2021-05-14 2021-09-14 南京师范大学 一种fpga原型验证系统的布线方法
CN114117981A (zh) * 2022-01-26 2022-03-01 湖南泛联新安信息科技有限公司 一种基于先验信息的rtl级逻辑划分方法
CN114330191A (zh) * 2022-03-08 2022-04-12 上海国微思尔芯技术股份有限公司 一种信号复用传输的方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10169505B2 (en) * 2016-06-16 2019-01-01 Synopsys, Inc. Partitioning and routing multi-SLR FPGA for emulation and prototyping

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111310409A (zh) * 2020-02-28 2020-06-19 福州大学 一种优化时分复用技术的多阶段fpga布线方法
CN112364590A (zh) * 2020-10-28 2021-02-12 福州大学 一种实用的逻辑验证架构级fpga布线器的构建方法
CN113392615A (zh) * 2021-05-14 2021-09-14 南京师范大学 一种fpga原型验证系统的布线方法
CN114117981A (zh) * 2022-01-26 2022-03-01 湖南泛联新安信息科技有限公司 一种基于先验信息的rtl级逻辑划分方法
CN114330191A (zh) * 2022-03-08 2022-04-12 上海国微思尔芯技术股份有限公司 一种信号复用传输的方法及装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Challenges in Large FPGA-based Logic Emulation Systems;William N.N.Hung;《ISPD"18》;20180328;26-33 *
FPGA组网实现几十亿门级别大规模原型验证;林铠鹏;《微纳电子与智能制造》;20210630;第3卷(第2期);21-27 *
Timing driven partition for multi-FPGA systems with TDM awareness;Sin-Hong Liou等;《ISPD"20》;20200329;111-118 *

Also Published As

Publication number Publication date
CN114595652A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN114595652B (zh) 一种用于硬件仿真平台的主频评估方法
US7461361B2 (en) Method of creating core-tile-switch mapping architecture in on-chip bus and computer-readable medium for recording the method
CN114595651B (zh) 一种用于多fpga仿真验证平台的电路划分方法
JP2016527636A (ja) ネットワークオンチップアーキテクチャにおけるシステムレベルシミュレーション
CN112183000B (zh) 一种支持互连约束的超图划分方法
CN111310409B (zh) 一种优化时分复用技术的多阶段fpga布线方法
US8755287B2 (en) Network managing device and network managing method
CN116260760A (zh) 一种在多芯粒互连网络中基于流量感知的拓扑重构方法
US6766504B1 (en) Interconnect routing using logic levels
US7146590B1 (en) Congestion estimation for programmable logic devices
CN115859883A (zh) 可编程逻辑器件的线网延迟估算方法、装置、设备及介质
CN115514642A (zh) 一种基于分割通信需求的多fpga平台网络拓扑优化方法
US7210110B2 (en) Method for determining a matched routing arrangement for semiconductor devices
US20170346698A1 (en) Determining bandwidth requirements for network services
CN114330184B (zh) 一种多层次分组方法及装置
US8151232B2 (en) Repeater driven routing methodology
US7392499B1 (en) Placement of input/output blocks of an electronic design in an integrated circuit
CN116522838B (zh) 寻径算法的优化方法、基于多fpga系统的布线方法
US6507939B1 (en) Net delay optimization with ramptime violation removal
CN116542209B (zh) 一种soc芯片的布局优化方法及装置
CN114338540B (zh) 信号分流方法、装置、电子设备及存储介质
Liu et al. Multilayer pin assignment for macro cell circuits
CN118036546A (zh) 考虑时延的可布线性驱动轨道分配方法
JP3127877B2 (ja) 配線容量算出装置
CN114722770A (zh) 创建fpga电路的时延模型和获取时延的方法及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant