CN115203115A - 一种rs422串口 - Google Patents
一种rs422串口 Download PDFInfo
- Publication number
- CN115203115A CN115203115A CN202210824503.5A CN202210824503A CN115203115A CN 115203115 A CN115203115 A CN 115203115A CN 202210824503 A CN202210824503 A CN 202210824503A CN 115203115 A CN115203115 A CN 115203115A
- Authority
- CN
- China
- Prior art keywords
- transmission data
- logic gate
- enabling signal
- serial port
- bus interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本申请提供一种RS422串口，包括：总线串口控制器和总线接口收发器；所述总线串口控制器连接所述总线接口收发器，所述总线串口控制器向所述总线接口收发器发送第一传输数据、接收第二传输数据，以及发送第一使能信号和第二使能信号；所述总线接口收发器判断所述第一使能信号和第二使能信号的电平值，若所述电平值大于预设阈值，则所述第一传输数据和/或者第二传输数据进行缓存，否则，所述第一传输数据和/或第二传输数据进行反相。本申请通过检测接反情况，以使能信号控制数据进行缓存还是反相，实现RS422串口可以正反接线，避免因设计错误造成较大损失，同时增加了RS422串口的易用性。
Description
技术领域
本申请请求保护一种接线装置，尤其涉及一种RS422串口。
背景技术
RS422串口通讯属于异步串口通讯收发器的一种。异步串口通讯收发器具体实现了需要传输的数据在串行总线和并线总线之间的转换。
RS422总线设备因其成本低廉和性能的可靠性，广泛应用于各种领域，各种计算机设备上会有这种接口。
请参照图1所示，图1展示了现有技术的RS422串口的总线接口收发器示意图，其中A/B分别代表差分信号011和012，当总线时有数据时，转换模块01会将差分信号转换成单端信号传递给013；Z/Y分别代表差分信号021和022，当需要发送数据时，转换模块02将数据023转换为差分信号021和差分信号022通过Z/Y引入总线。而当用户A/B、Z/Y接反或线缆设计错误引发两方设备A/B、Z/Y反向，则导致整个系统通信出现异常。此时需要重新设计，甚至整个计算机设备主板重新设计，造成经济损失和时间、人力成本的增加。
发明内容
为了解决上述技术方案中的一个或者多个技术问题，本申请提供一种RS422串口。
本申请提供一种RS422串口，包括：总线串口控制器和总线接口收发器；
所述总线串口控制器连接所述总线接口收发器，所述总线串口控制器向所述总线接口收发器发送第一传输数据、接收第二传输数据，以及发送第一使能信号和第二使能信号；
所述总线接口收发器判断所述第一使能信号和第二使能信号的电平值，若所述电平值大于预设阈值，则所述第一传输数据和/或者第二传输数据进行缓存，否则，所述第一传输数据和/或第二传输数据进行反相。
可选的，所述总线接口收发器包括：第一逻辑门、第二逻辑门、第三逻辑门、第四逻辑门、第五逻辑门、第六逻辑门、第七逻辑门和第八逻辑门；
所述第一逻辑门和第三逻辑门为所述第二传输数据的第一缓存器；所述第二逻辑门和第四逻辑门为所述第二传输数据的第一反相器；所述第五逻辑门和第七逻辑门为所述第一传输数据的第二反相器；所述第六逻辑门和第八逻辑门为所述第一传输信息号的第二缓存器。
可选的，所述第一使能信号的电平值大于所述预设阈值时，所述第二缓存器打开，所述第二反向器关闭，反之所述第二缓存器关闭，所述第二反向器打开；
所述第二使能信号的电平值大于预设阈值时，所述第一缓存器打开，所述第一反向器关闭，所述第一缓存器关闭，所述第一反向器打开。
可选的，所述第一使能信号和第二使能信号的电平值根据串口接线的关系包括：
所述第一传输数据的接线反向时，所述第一使能信号的电平值小于预设阈值，否则大于预设阈值；
所述第二传输数据的接线反向时，所述第二使能信号的电平值小于预设阈值，否则大于预设阈值。
可选的，所述控制器通过可编程逻辑阵列实现。
本申请相较于现有技术的优点是：
本申请提供一种RS422串口，包括：总线串口控制器和总线接口收发器；所述总线串口控制器连接所述总线接口收发器，所述总线串口控制器向所述总线接口收发器发送第一传输数据、接收第二传输数据，以及发送第一使能信号和第二使能信号；所述总线接口收发器判断所述第一使能信号和第二使能信号的电平值，若所述电平值大于预设阈值，则所述第一传输数据和/或者第二传输数据进行缓存，否则，所述第一传输数据和/或第二传输数据进行反相。本申请通过检测接反情况，以使能信号控制数据进行缓存还是反相，实现RS422串口可以正反接线，避免因设计错误造成较大损失，同时增加了RS422串口的易用性。
附图说明
图1展示了现有技术的RS422串口的总线接口收发器示意图。
图2是本申请中RS422串口的连接框架示意图。
图3是本申请中RS422总线接口收发器示意图。
具体实施方式
以下内容均是为了详细说明本申请要保护的技术方案所提供的具体实施过程的示例，但是本申请还可以采用不同于此的描述的其他方式实施，本领域技术人员可以在本申请构思的指引下，采用不同的技术手段实现本申请，因此本申请不受下面具体实施例的限制。
本申请提供一种RS422串口，包括：总线串口控制器和总线接口收发器；所述总线串口控制器连接所述总线接口收发器，所述总线串口控制器向所述总线接口收发器发送第一传输数据、接收第二传输数据，以及发送第一使能信号和第二使能信号；所述总线接口收发器判断所述第一使能信号和第二使能信号的电平值，若所述电平值大于预设阈值，则所述第一传输数据和/或者第二传输数据进行缓存，否则，所述第一传输数据和/或第二传输数据进行反相。本申请通过检测接反情况，以使能信号控制数据进行缓存还是反相，实现RS422串口可以正反接线，避免因设计错误造成较大损失，同时增加了RS422串口的易用性。
图2是本申请中RS422串口的连接框架示意图。
请参照图2所示，所述RS422串口的总线串口控制器101与所述总线接口收发器102至少通过四路连接，分别用于发送第一传输数据103、接收第传输二数据104、发送第一使能信号105和发送第二使能信号106。
在发送第一传输数据103时，所述总线接口收发器102从所述总线串口控制器接收所述第一传输数据103，并将所述第一传输数据103转换为差分信号，通过两路进行数据输出。在接收第二传输数据104时，所述总线接口收发器102将差分信号合并为第二传输数据104，并发送至总线串口控制器。
图3是本申请中RS422总线接口收发器示意图。
请参照图3所示，所述第一传输数据103在输入所述总线接口收发器102后，该第一传输数据103通过信号分离单元201(TXD)分为第一差分信号2011(RS422 TX+)和第二差分信号2012(RS422 TX-)，并输出。
所述第二传输数据105在输出所述总线接口收发器102之前，是外部的第三差分信号2021(RS422RX-)和第四差分信号2022(RS422 RX+)经由信号聚合单元202(RXD)转换为第二传输信号104，并输入到所述总线串口控制器101中。
所述总线串口控制器101采用可编程逻辑阵列(FPGA)实现，所述总线控制器101对外引出的第一使能信号105(RS422_TXD_POLARITY)，第二使能信号106(RS422_RXD_POLARITY)，根据所述第一传输数据103和第二传输数据104的接线正反，分别输出不同的电平，若所述接线为正，此时所述电平为高电平，即电平值大于预设阈值。所述接线为反，若第一传输数据103的接线为反则第一使能信号105为低电平，若第二传输数据104的接线为反则第二使能信号106为低电平，所述第电平即电平值小于预设阈值。
请继续参照图3所示，所述信号分离单元201分别连接第五逻辑门203、第六逻辑门204、第七逻辑门205和第八逻辑门206，其中第七逻辑门205和第八逻辑门206并联连接在所述第一差分信号2011上，所述第五逻辑门203和第六逻辑门204并联连接在第二差分信号2012上。
所述信号聚合单元202分别连接第一逻辑门207、第二逻辑门208、第三逻辑门209和第四逻辑门210，其中第三逻辑门209和第四逻辑门210并联连接到所述第三差分信号上2021，第一逻辑门207和第二逻辑门208并联连接在第四差分信号上2022。
所述第一逻辑门207和第三逻辑门209分别为第二传输数据104的第二缓存器，所述第五逻辑门203和第七逻辑门205分别为第一传输数据103的第一反相器。所述第二逻辑门208和第四逻辑门210为第二传输数据104的第一反相器，所述第六逻辑门204和第八逻辑门206为第一传输数据103的第二缓存器。
所述第一使能信号105控制所述第五、第六、第七、第八逻辑门，当所述第一使能信号105大于预设阈值时，所述第五、第七逻辑门关闭，所述第六、第八逻辑门打开，反之亦然。所述第二使能信号106控制第一、第二、第三、第四逻辑门，当所述第二使能信号大于预设阈值时，所述二、第四逻辑门关闭，第一、第三逻辑门打开，反之亦然。
当所述第一和第二缓存器打开时，全部差分信号正常传输，当所述第一或者第二反相器打开时，对应的所述差分信号反相传输，使得无论接线正反都可以进行正确的数据接入。
Claims (5)
1.一种RS422串口，其特征在于，包括：总线串口控制器和总线接口收发器；
所述总线串口控制器连接所述总线接口收发器，所述总线串口控制器向所述总线接口收发器发送第一传输数据、接收第二传输数据，以及发送第一使能信号和第二使能信号；
所述总线接口收发器判断所述第一使能信号和第二使能信号的电平值，若所述电平值大于预设阈值，则所述第一传输数据和/或者第二传输数据进行缓存，否则，所述第一传输数据和/或第二传输数据进行反相。
2.根据权利要求1所述RS422串口，其特征在于，所述总线接口收发器包括：第一逻辑门、第二逻辑门、第三逻辑门、第四逻辑门、第五逻辑门、第六逻辑门、第七逻辑门和第八逻辑门；
所述第一逻辑门和第三逻辑门为所述第二传输数据的第一缓存器；所述第二逻辑门和第四逻辑门为所述第二传输数据的第一反相器；所述第五逻辑门和第七逻辑门为所述第一传输数据的第二反相器；所述第六逻辑门和第八逻辑门为所述第一传输信息号的第二缓存器。
3.根据权利要求2所述RS422串口，其特征在于，所述第一使能信号的电平值大于所述预设阈值时，所述第二缓存器打开，所述第二反向器关闭，反之所述第二缓存器关闭，所述第二反向器打开；
所述第二使能信号的电平值大于预设阈值时，所述第一缓存器打开，所述第一反向器关闭，所述第一缓存器关闭，所述第一反向器打开。
4.根据权利要求3所述RS422串口，其特征在于，所述第一使能信号和第二使能信号的电平值根据串口接线的关系包括：
所述第一传输数据的接线反向时，所述第一使能信号的电平值小于预设阈值，否则大于预设阈值；
所述第二传输数据的接线反向时，所述第二使能信号的电平值小于预设阈值，否则大于预设阈值。
5.根据权利要求1所述总线串口，其特征在于，所述控制器通过可编程逻辑阵列实现。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210824503.5A CN115203115A (zh) | 2022-07-13 | 2022-07-13 | 一种rs422串口 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210824503.5A CN115203115A (zh) | 2022-07-13 | 2022-07-13 | 一种rs422串口 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115203115A true CN115203115A (zh) | 2022-10-18 |
Family
ID=83579578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210824503.5A Pending CN115203115A (zh) | 2022-07-13 | 2022-07-13 | 一种rs422串口 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115203115A (zh) |
-
2022
- 2022-07-13 CN CN202210824503.5A patent/CN115203115A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6212224B1 (en) | MIL-STD-1553 buffer/driver | |
| CN111510456B (zh) | 一种fc-ae-1553转can/rs422的双冗余通信协议转换器 | |
| JP2004532457A (ja) | 伝送リンク層コア速度を高くするためのネットワーク | |
| US7995463B2 (en) | Transmission device | |
| CN110708119B (zh) | 一种多路1553b总线光纤中继装置 | |
| CN101894086A (zh) | 串口集线器及多串口高速通讯方法 | |
| JP3989376B2 (ja) | 通信システム | |
| CN115203115A (zh) | 一种rs422串口 | |
| US5202940A (en) | Modular electro-optic bus coupler system | |
| CN115776421B (zh) | 一种高速网络总线的电磁隔离电路及方法 | |
| US4992973A (en) | Data transmission apparatus with loopback topology | |
| CN104639898A (zh) | 一种基于Rapidio交换网络的多功能业务传输装置 | |
| US20170194689A1 (en) | System and electronic device | |
| JPH1032592A (ja) | Ａｔｍ通信装置 | |
| CN111953419B (zh) | 光模块 | |
| CN210515372U (zh) | 高速图像处理线路盒 | |
| US7984212B2 (en) | System and method for utilizing first-in-first-out (FIFO) resources for handling differences in data rates between peripherals via a merge module that merges FIFO channels | |
| CN206348782U (zh) | 基于fpga架构的ets表决卡 | |
| CN112214438B (zh) | 数据传输装置、方法、网络设备及存储介质 | |
| WO2024082204A1 (zh) | 一种面向高可靠高安全应用的轻量化电子控制系统 | |
| CN115442351B (zh) | 一种基于fpga和cpu的rs-422串口通信模块 | |
| KR100736771B1 (ko) | 캔 통신버스 인터페이스 장치 | |
| CN212875808U (zh) | 支持光纤通讯的传输设备及显示系统 | |
| KR0153923B1 (ko) | 에이티엠 계층 장치와 부가헤더를 가지는 에이티엠 계층 장치간의 인터페이스 장치 및 그 방법 | |
| CN220383166U (zh) | 一种PMC规格的10Mbps多协议隔离串口卡 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |