CN115203104A - 数据传输方法、时序控制器、源极驱动芯片及系统 - Google Patents

数据传输方法、时序控制器、源极驱动芯片及系统 Download PDF

Info

Publication number
CN115203104A
CN115203104A CN202210601155.5A CN202210601155A CN115203104A CN 115203104 A CN115203104 A CN 115203104A CN 202210601155 A CN202210601155 A CN 202210601155A CN 115203104 A CN115203104 A CN 115203104A
Authority
CN
China
Prior art keywords
equalization
data
chip
gain
matching data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210601155.5A
Other languages
English (en)
Other versions
CN115203104B (zh
Inventor
南帐镇
李东明
白东勋
李大浚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Eswin Computing Technology Co Ltd
Hefei Eswin IC Technology Co Ltd
Original Assignee
Beijing Eswin Computing Technology Co Ltd
Hefei Eswin IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Eswin Computing Technology Co Ltd, Hefei Eswin IC Technology Co Ltd filed Critical Beijing Eswin Computing Technology Co Ltd
Priority to CN202210601155.5A priority Critical patent/CN115203104B/zh
Publication of CN115203104A publication Critical patent/CN115203104A/zh
Priority to US18/147,204 priority patent/US20230386388A1/en
Application granted granted Critical
Publication of CN115203104B publication Critical patent/CN115203104B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请公开了一种数据传输方法、时序控制器、源极驱动芯片及系统，属于显示技术领域。在本方案中，源极驱动芯片能够基于时序控制器发送的均衡匹配数据进行自动均衡，即使由于显示面板的温度、所处环境中的电磁干扰等不断变化，而导致源极驱动芯片接收到的信号的衰减程度发生改变，也能够通过自动均衡来应对这些变化，从而保证显示质量。另外，本方案中，时序控制器在发送链路稳定序列之后，再发送均衡匹配数据，即在链路状态稳定的情况下进行自动均衡，能够保证自动均衡的性能。

Description

数据传输方法、时序控制器、源极驱动芯片及系统
技术领域
本申请涉及显示技术领域，特别涉及一种数据传输方法、时序控制器、源极驱动芯片及系统。
背景技术
显示装置通常包括显示面板和用于驱动显示面板的驱动电路。该驱动电路包括时序控制器(Timer Controller，TCON)和源极驱动(Source Driver，SD)芯片，TCON与SD芯片之间通过点对点(Point-to-Point，P2P)协议传输数据。
其中，TCON向SD芯片传输的数据包括显示数据，而且，在数据传输过程中，用于承载显示数据的信号会有所衰减，因此，SD芯片需要按照均衡增益，对接收到的显示数据进行增益补偿，以保证显示质量。如何提升SD芯片进行增益补偿的性能，是当前需要关注的一个问题。
发明内容
本申请提供了一种数据传输方法、时序控制器、源极驱动芯片及系统，可以在数据传输的过程中实现自动均衡，从而应对温度、电磁干扰等的不断变化，保证显示质量。所述技术方案如下：
一方面，提供了一种数据传输方法，应用于TCON，所述方法包括：
在向SD芯片发送链路稳定序列(Link Stable Pattern，LSP)之后，向所述SD芯片发送均衡匹配数据，所述均衡匹配数据用于：所述SD芯片确定目标均衡增益、并基于所述目标均衡增益对来自所述TCON的显示数据进行增益补偿；
在满足第一条件时，向所述SD芯片发送所述显示数据；所述第一条件包括：所述SD芯片确定出所述目标均衡增益。
可选地，用于承载所述均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载所述LSP的信号在所述单位时长内所包含的时钟沿的数量；用于承载所述LSP的信号在所述单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在所述单位时长内所包含的时钟沿的数量；所述时钟校准数据是所述TCON在发送所述LSP之前向所述SD芯片发送的。
可选地，所述均衡匹配数据是所述TCON上电或复位后向所述SD芯片发送显示数据之前发送的。
可选地，所述均衡匹配数据是所述TCON向所述SD芯片每发送M帧显示数据的情况下发送的，所述M为大于0的整数。
可选地，在向所述SD芯片发送均衡匹配数据之前，还包括：向所述SD芯片发送第一控制指令，所述第一控制指令用于指示所述SD芯片开始进行自动均衡；和/或，
在向所述SD芯片发送均衡匹配数据之后，还包括：向所述SD芯片发送第二控制指令，所述第二控制指令用于指示所述均衡匹配数据发送完毕。
可选地，所述方法还包括：在向所述SD芯片发送时钟校准数据之后，通过数据通道向所述SD芯片发送配置信息，所述配置信息用于：所述SD芯片进行物理层参数的配置。
另一方面，提供了一种数据传输方法，应用于SD芯片，所述方法包括：
在接收到LSP之后，接收来自TCON的均衡匹配数据；
基于所述均衡匹配数据进行自动均衡，以确定目标均衡增益；
接收来自所述TCON的显示数据；
按照所述目标均衡增益，对所述显示数据进行增益补偿。
可选地，用于承载所述均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载所述LSP的信号在所述单位时长内所包含的时钟沿的数量；用于承载所述LSP的信号在所述单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在所述单位时长内所包含的时钟沿的数量；所述时钟校准数据是所述SD芯片在接收到所述LSP之前接收的。
可选地，所述基于所述均衡匹配数据进行自动均衡，以确定目标均衡增益，包括：
按照多个参考均衡增益，对所述均衡匹配数据分别进行增益补偿，以得到多个增益补偿后的均衡匹配数据；
分别确定所述多个增益补偿后的均衡匹配数据的误码率；
基于所述多个增益补偿后的均衡匹配数据的误码率，从所述多个参考均衡增益中确定出所述目标均衡增益。
可选地，在按照多个参考均衡增益，对所述均衡匹配数据分别进行增益补偿之前，还包括：
接收来自所述TCON的均衡增益配置信息；
基于所述均衡增益配置信息，确定所述多个参考均衡增益。
可选地，所述均衡增益配置信息包括N个比特数据，所述多个参考均衡增益的总数量等于或小于2的N次方，所述N为大于0的整数。
可选地，所述方法还包括：在接收到时钟校准数据之后，通过数据通道接收来自所述TOCN的配置信息，所述配置信息用于：所述SD芯片进行物理层参数的配置。
另一方面，提供了一种TCON，所述TCON包括：
发送模块，用于在向SD芯片发送LSP之后，向所述SD芯片发送均衡匹配数据，所述均衡匹配数据用于：所述SD芯片确定目标均衡增益、并基于所述目标均衡增益对来自所述TCON的显示数据进行增益补偿；
所述发送模块，还用于在满足第一条件时，向所述SD芯片发送所述显示数据；所述第一条件包括：所述SD芯片确定出所述目标均衡增益。
可选地，用于承载所述均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载所述LSP的信号在所述单位时长内所包含的时钟沿的数量；用于承载所述LSP的信号在所述单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在所述单位时长内所包含的时钟沿的数量；所述时钟校准数据是所述TCON在发送所述LSP之前向所述SD芯片发送的。
可选地，所述均衡匹配数据是所述TCON上电或复位后向所述SD芯片发送显示数据之前发送的。
可选地，所述均衡匹配数据是所述TCON向所述SD芯片每发送M帧显示数据的情况下发送的，所述M为大于0的整数。
可选地，所述发送模块还用于：
在向所述SD芯片发送均衡匹配数据之前，向所述SD芯片发送第一控制指令，所述第一控制指令用于指示所述SD芯片开始进行自动均衡；和/或，
在向所述SD芯片发送均衡匹配数据之后，向所述SD芯片发送第二控制指令，所述第二控制指令用于指示所述均衡匹配数据发送完毕。
可选地，所述发送模块还用于：
在向所述SD芯片发送时钟校准数据之后，通过数据通道向所述SD芯片发送配置信息，所述配置信息用于：所述SD芯片进行物理层参数的配置。
另一方面，提供了一种SD芯片，所述SD芯片包括：
接收模块，用于在接收到LSP之后，接收来自TCON的均衡匹配数据；
自动均衡模块，用于基于所述均衡匹配数据进行自动均衡，以确定目标均衡增益；
所述接收模块，还用于接收来自所述TCON的显示数据；
增益补偿模块，用于按照所述目标均衡增益，对所述显示数据进行增益补偿。
可选地，用于承载所述均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载所述LSP的信号在所述单位时长内所包含的时钟沿的数量；用于承载所述LSP的信号在所述单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在所述单位时长内所包含的时钟沿的数量；所述时钟校准数据是所述SD芯片在接收到所述LSP之前接收的。
可选地，所述自动均衡模块用于：
按照多个参考均衡增益，对所述均衡匹配数据分别进行增益补偿，以得到多个增益补偿后的均衡匹配数据；
分别确定所述多个增益补偿后的均衡匹配数据的误码率；
基于所述多个增益补偿后的均衡匹配数据的误码率，从所述多个参考均衡增益中确定出所述目标均衡增益。
可选地，所述自动均衡模块还用于：
接收来自所述TCON的均衡增益配置信息；
基于所述均衡增益配置信息，确定所述多个参考均衡增益。
可选地，所述均衡增益配置信息包括N个比特数据，所述多个参考均衡增益的总数量等于或小于2的N次方，所述N为大于0的整数。
可选地，所述接收模块还用于：
在接收到时钟校准数据之后，通过数据通道接收来自所述TCON的配置信息，所述配置信息用于：所述SD芯片进行物理层参数的配置。
另一方面，提供了一种数据传输系统，所述数据传输系统包括TCON和SD芯片。所述TCON用于实现上述数据传输方法中的相应步骤，所述SD芯片用于实现上述数据传输方法中的相应步骤。
另一方面，提供了一种数据传输装置，所述数据传输装置包括处理器、通信接口、存储器和通信总线，所述处理器、所述通信接口和所述存储器通过所述通信总线完成相互间的通信，所述存储器用于存放计算机程序，所述处理器用于执行所述存储器上所存放的程序，以实现上述所述数据传输方法的步骤。所述数据传输装置包括TCON和/或SD芯片。
另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述所述数据传输方法的步骤。
另一方面，提供了一种包含指令的计算机程序产品，所述指令被处理器执行时实现上述所述的数据传输方法的步骤。
本申请提供的技术方案至少可以带来以下有益效果：
在本方案中，SD芯片能够基于TCON发送的均衡匹配数据进行自动均衡，这样，即使由于显示面板的温度、所处环境中的电磁干扰等不断变化，而导致SD芯片接收到的信号的衰减程度发生改变，也能够通过自动均衡来应对这些变化，从而保证显示质量。另外，本方案中，TCON在发送LSP之后，再发送均衡匹配数据，即在链路状态稳定的情况下进行自动均衡，能够保证自动均衡的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的数据传输方法所涉及的一种系统架构图；
图2是本申请实施例提供的一种数据传输方法的流程图；
图3是本申请实施例提供的一种TOCN传输数据的示意图；
图4是本申请实施例提供的另一种TCON传输数据的示意图；
图5是本申请实施例提供的一种TCON的结构示意图；
图6是本申请实施例提供的一种SD芯片的结构示意图；
图7是本申请实施例提供的另一种TCON的结构示意图；
图8是本申请实施例提供的另一种SD芯片的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
在对本申请实施例提供的数据传输方法进行详细地解释说明之前，先对本申请实施例涉及的实施环境进行介绍。
显示装置通常包括显示面板和用于驱动显示面板的驱动电路，该显示装置可以为液晶显示装置，也可以为其他类型的显示装置。本申请实施例提供的数据传输方法主要应用于显示装置包括的驱动电路中。
如图1所示，该驱动电路包括TCON 101和多个SD芯片102。该驱动电路相当于一个数据传输系统。其中，每个SD芯片102用于驱动显示面板中的一个显示区域进行图像显示。该TCON 101与每个SD芯片102可以通过P2P协议建立通信连接并交互数据。例如，该P2P协议可以为时钟内嵌高速点对点接口(clock-embedded high-speed point-to-pointinterface，CHPI)协议。
需要说明的是，如图1所示，TCON 101与每个SD芯片102之间通过数据传输线连接。除此之外，该TCON 101还通过状态指示线与多个SD芯片102连接。其中，该数据传输线中的信号为单向传输信号，该单向传输信号由TCON 101向SD芯片102传输。该状态指示线中的信号用于指示SD芯片是否需要进行时钟校准，也即用于指示SD芯片102是否失锁。
在相关技术中，TCON 101在基于该状态指示线确定SD芯片需要进行时钟校准时，通过数据传输线向SD芯片发送时钟校准数据，在各个SD芯片基于TCON 101发送的时钟校准数据均完成时钟校准之后，TCON 101开始依次向SD芯片102发送LSP和显示数据。
其中，在显示数据的传输过程中，由于用于承载显示数据的信号会有所衰减，因此，SD芯片需要按照均衡增益，对接收到的显示数据进行增益补偿，以保证显示质量。相关技术中，均衡增益需要人工手动设置，且设置之后不便修改调整。设定好的均衡增益不能够应对温度、电磁干扰等不断变化的情况，从而可能无法保证显示质量。
基于此，本申请实施例提供了一种数据传输方法，用于实现自动均衡功能。在该方法中，TCON在向SD芯片发送LSP之后，向SD芯片发送均衡匹配数据，SD芯片基于接收到的均衡匹配数据进行自动均衡，从而应对温度、电磁干扰等的变化，保证显示质量。
接下来对本申请实施例提供的数据传输方法进行详细的解释说明。
图2是本申请实施例提供的一种数据传输方法的流程图。请参考图2，该方法包括如下步骤。
步骤201：在向源极驱动芯片发送链路稳定序列之后，时序控制器向源极驱动芯片发送均衡匹配数据。
步骤202：在接收到链路稳定序列之后，源极驱动芯片接收来自时序控制器的均衡匹配数据。
在本申请实施例中，为了保证自动均衡的性能，TCON在向SD芯片发送LSP之后，向SD芯片发送均衡匹配数据。其中，LSP用于指示SD芯片进行相位偏离校正和加扰复位，以保证链路稳定状态，为后续接收显示数据做准备。均衡匹配数据用于SD芯片进行自动均衡，以确定目标均衡增益，目标均衡增益用于SD芯片对来自TCON的显示数据进行增益补偿，从而保证显示质量。可以看出，本方案是在LSP之后发送均衡匹配数据，以在链路稳定的状态下进行自动均衡，从而保证自动均衡的性能。
在本申请实施例中，TCON通过数据传输线向SD芯片发送LSP和均衡匹配数据。其中，以任一SD芯片为例，TCON与该SD芯片之间的数据传输线包括至少一对差分信号线，每对差分信号线为一个数据通道，用于传输一对差分信号。TCON可以通过与该SD芯片之间的每个数据通道向该SD芯片发送LSP和均衡匹配数据，也可以通过与该SD芯片之间的一个数据通道向该SD芯片发送LSP和均衡匹配数据，本申请实施例对此不做限定。
由前述可知，在向SD芯片发送LSP之前，TCON还向SD芯片发送时钟校准数据。相应地，SD芯片在接收到LSP之前，接收来自TCON的时钟校准数据。其中，时钟校准数据用于指示SD芯片进行时钟校准，以保证与TCON时钟同步。示例性地，SD芯片包括时钟数据恢复(ClockData Recovery，CDR)电路，SD芯片通过CDR电路从时钟校准数据中还原出与TCON同步的时钟信号，以此保证与TCON的时钟同步。
在本申请实施例中，TCON与各个SD芯片之间连接有状态指示线，在这种情况下，TCON和SD芯片在上电或复位之后，TCON可以通过检测状态指示线的电平状态来确定SD芯片是否需要进行时钟校准。在确定SD芯片需要进行时钟校准时，TCON可以通过数据传输线向各个SD芯片发送时钟校准数据。各个SD芯片在接收到TCON发送的时钟校准数据之后，从该时钟校准数据中还原出数据时钟，以此获得与TCON同步的时钟信号。
示例性地，该状态指示线可以为单端信号线，用于指示SD芯片是否时钟失锁。例如，该状态指示线可以为从SD芯片指向TCON的单端信号线。在这种情况下，TCON和SD芯片上电或复位之后，该状态指示线默认处于第一电平状态。后续，SD芯片的时钟失锁时，也可以控制该状态指示线处于第一电平状态。TCON在检测到该状态指示线处于第一电平状态时，通过数据传输线向各个SD芯片发送时钟校准数据。其中，第一电平状态用于指示时钟失锁，且第一电平状态可以为高电平或低电平，本申请实施例对此不做限定。
其中，以任一SD芯片为例，TCON与该SD芯片之间的数据传输线包括至少一对差分信号线，每对差分信号线为一个数据通道，用于传输一对差分信号。TCON可以通过与该SD芯片之间的每个数据通道向该SD芯片发送时钟校准数据，也可以通过与该SD芯片之间的一个数据通道向该SD芯片发送时钟校准数据，本申请实施例对此不做限定。
在本申请实施例中，为了保证时钟校准的性能，用于承载时钟校准数据的信号为相对平稳干净的有规律的信号。为了保证自动均衡的性能，用于承载均衡匹配数据的信号为能够模拟信号质量较差情况的相对无规律的信号。基于此，在本申请实施例中，用于承载均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在单位时长内所包含的时钟沿的数量。简单来说，均衡匹配数据的跳变密度大于时钟校准数据的跳变密度。其中，时钟沿包括上升沿和下降沿，跳变密度用于表征单位时长内的时钟沿的数量。
由于在链路状态稳定的情况下进行自动均衡的效果较好，即，自动均衡数据要在发送LSP之后再发送，而若SD芯片接收到的信号的跳变密度发生急剧变化，那么SD芯片的电路会受到严重影响，不能够正确处理接收到的信号。因此，LSP的跳变密度要介于均衡匹配数据的跳变密度与时钟校准数据的跳变密度之间，以通过LSP来减少或者说缓解跳变密度急剧变化的情况，从而能够保证SD芯片能够准确进行自动均衡。
基于上文的论述，在本申请实施例中，用于承载均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载LSP的信号在单位时长内所包含的时钟沿的数量，用于承载LSP的信号在单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在单位时长内所包含的时钟沿的数量。
其中，时钟校准数据可以采用P2P协议中的设计。示例性地，时钟校准数据包括多个重复的时钟校准序列，一个时钟校准序列可以作为TCON发送的一个数据包。在一些实施例中，每个时钟校准序列为10位二进制序列‘0000011111’。可以看出，时钟校准序列中的时钟沿较少，每个数据包中平均有两个时钟沿，包括一个上升沿和一个下降沿，该上升沿对应每个时钟校准序列中‘0’到‘1’的切换，该下降沿对应相邻两个时钟校准序列之间的‘1’到‘0’的切换。
LSP也可以采用P2P协议中的设计。示例性地，LSP包括第一起始标识码和多个重复的链路校验序列，每个链路校验序列包括多个链路校验子序列，这多个链路校验子序列可以为二进制序列。其中，每个链路校验子序列共10个比特数据，一个链路校验子序列也可以作为TCON发送的一个数据包。
示例性的，LSP包括2个K码和8个链路校验序列。其中，两个K码为K2码和K3码，K2码为第一起始标识码。8个链路校验序列中的每个链路校验序列包括连续的4个数据包，示例性地，连续的4个数据包分别为0xea、0xeb、0xec和0xed。在一些实施例中，LSP以K2码作为起始，之后紧随至少一个数据单元，K3码可以插入至少一个链路校验序列后的任意两个数据包之间，用于指示加扰功能的复位。该LSP中除K码之外的各个数据包可以采用8B/10B的编码方式进行编码。
需要说明的是，TCON可以至少向该SD芯片重复发送五次LSP并持续1微秒以上。
可选地，均衡匹配数据包括第二起始标识码和匹配序列，匹配序列包括多个均衡匹配单元，该多个均衡匹配单元可以相同，也可以不同。在本申请实施例中以该多个均衡匹配单元相同为例进行介绍。一个均衡匹配单元包括多个均衡匹配子序列。可选地，均衡匹配数据也为二进制序列，一个均衡匹配子序列为一个10位二进制序列。一个均衡匹配子序列也可作为TCON发送的一个数据包。
在一些实施例中，时钟校准数据所包括的各个时钟校准序列中的时钟沿的数量，小于LSP所包括的各个链路校验子序列中的时钟沿的数量，LSP所包括的各个链路校验子序列中的时钟沿的数量，小于均衡匹配数据所包括的各个匹配子序列中的时钟沿的数量。应当理解的是，在这种实现方式中，每个时钟校准序列、链路校验子序列和均衡匹配子序列的长度均相同，比如均为10位二进制序列，10位二进制序列所对应的时长为单位时长。
在另一些实施例中，假设时钟校准数据中连续相邻的1的数量大于或等于a，连续相邻的0的数量大于a，LSP所包括的校验序列中连续相邻的1的数量小于a且大于b，连续相邻的0的数量也小于a且大于b，那么，均衡匹配数据所包括的匹配序列中连续相邻的1的数量小于或等于b。可选地，a等于5，b＝3。应当理解的是，在这种实现方式中，通过保证均衡匹配数据中连续相邻的1或0的数量较少，来保证均衡匹配数据的跳变密度较大。
可选地，均衡匹配数据所包括的第二起始标识码可以为不同于当前P2P协议中的一个标识码。示例性地，第二起始标识码为图3中所示的KEQ。第二起始标识码为一个K码，这个K码包括4个起始标识子码，一个起始标识子码包括10个比特数据，一个起始标识子码可以作为一个数据包。
在一些实施例中，均衡匹配数据所包括的匹配序列中的任一均衡匹配单元包括如图3所示的‘e1+,b8+,e1-,b8-,cd-,cd-,cd-,cd-’，或者，包括‘e1-,b8-,e1+,b8+,cd+,cd+,cd+,cd+’，或者包括其他的跳变密度较大的序列。其中‘e1+’表示对‘0xe1’按照8B10B编码方法进行编码所得到的10位二进制序列，‘e1-’表示对‘0xe1’按照8B10B编码方法进行编码并进行取反后所得到的10位二进制序列，‘0x’表示十六进制。‘e1+’表示一个数据包，一个均衡匹配单元包括8个数据包。可见，在该实施例中，匹配序列包括12个均衡匹配单元，共96(8*12)个数据包。
为了进一步提升自动均衡的性能，如图3中的KEQ和12个均衡匹配单元所组成的100个数据包可以重复发送。即，TCON所发送的均衡匹配数据也可以包括多个重复的第二起始标识码和匹配序列。
由前述可知，TCON依次向SD芯片发送时钟校准数据、LSP和均衡匹配数据，能够减少跳变密度的急剧变化，从而保证时钟校准和自动均衡的性能。需要说明的是，即使均衡匹配数据的跳变密度较小，TCON也可以按照时钟校准数据、LSP、均衡匹配数据这样的顺序来发送。
在本申请实施例中，TCON可以在不同的时机向SD芯片发送均衡匹配数据，以通过自动均衡来应对显示面板的温度、所处环境的电磁干扰的变化。
可选地，TCON在上电或复位后向SD芯片发送显示数据之前，向SD芯片发送一次均衡匹配数据，和/或，TCON每发送M帧显示数据，向SD芯片发送一次均衡匹配数据。也即是，上述均衡匹配数据是在TCON上电或复位后向SD芯片发送显示数据之前发送的，和/或，上述均衡匹配数据是TCON向SD芯片每发送M帧显示数据的情况下发送的。其中，M为大于0的整数。
例如，TCON在上电或复位之后，依次向SD芯片发送时钟校准数据、LSP和均衡匹配数据，以进行首次自动均衡。在完成首次自动均衡之后，TCON向SD芯片发送第一帧显示数据。之后，TCON每发送M帧显示数据，在发送下一帧显示数据之前，依次向SD芯片发送时钟校准数据、LSP和均衡匹配数据，以再次进行自动均衡。
可选地，M等于1、8或16等。在一定程度上，M越小，自动均衡的性能相对越好，M越大，TCON和SD芯片的功耗相对越小。
图4是本申请实施例提供的一种TCON传输数据的示意图。参见图4，TCON在上电或复位之后，依次发送时钟校准数据、配置信息、LSP和均衡匹配数据，之后发送第一帧显示数据。后续每发送16帧显示数据，在相邻两帧显示数据之间的垂直消隐阶段(Vertial BlankPeriod，VBP)，TCON也会依次向SD芯片发送时钟校准数据、配置信息、LSP和均衡匹配数据。而在其他相邻的两帧显示数据之间的VBP内，TCON依次发送时钟显示数据和LSP，不发送均衡匹配数据。
需要说明的是，配置信息用于SD芯片进行物理层参数的配置。可选地，配置信息包括均衡增益配置信息，均衡增益配置信息可以用于SD芯片确定多个参考均衡增益，在后文的步骤203中将对此进行详细介绍。另外，在相邻两帧之间的VBP内，TCON和SD芯片首先进入低功耗模式，然后TCON向SD芯片发送时钟校准数据以唤醒SD芯片。其中，低功耗模式是可选地。
可选地，在另一些实施例中，TCON也可以在检测到显示面板的温度未处于预设范围的情况下，向SD芯片发送均衡匹配数据。其中，预设范围为10～50℃，或者为其他范围。可选地，TCON也可以在检测到数据传输速率超出预设速率的情况下，向SD芯片发送均衡匹配数据。其中，预设速率为2.5～4Gbps范围或其他范围内的一个速率值。
可选地，TCON在向SD芯片发送均衡匹配数据之前，向SD芯片发送第一控制指令，第一控制指令用于指示SD芯片开始进行自动均衡。也即是，TCON可以通过第一控制指令来使能自动均衡功能，以及告知SD芯片均衡匹配数据的起始。
可选地，TCON在向SD芯片发送均衡匹配数据之后，向SD芯片发送第二控制指令，第二控制指令用于指示均衡匹配数据发送完毕。也即是，TCON可以通过第二控制指令来不使能自动均衡功能，以及告知SD芯片均衡匹配数据的结束。
可选地，第一控制指令为帧控制指令，即，P2P协议中的CTRL_F，该帧控制指令携带第一指示信息，第一指示信息用于指示SD芯片开始进行自动均衡。应当理解的是，在本申请实施例中，可以通过扩展CTRL_F来得到第一控制指令。
可选地，第一控制指令包括自动均衡使能字段，自动均衡使能字段用于携带第一指示信息。示例性地，通过定义CTRL_F中任一保留字段作为自动均衡使能字段。
同样地，在本申请实施例中，第二控制指令也为帧控制指令，该帧控制指令携带第二指示信息，第二指示信息用于指示均衡匹配数据发送完毕。第二控制指令包括自动均衡使能字段，自动均衡使能字段用于携带第二指示信息。
示例性地，扩展CTRL_F中的一个保留字段作为自动均衡使能字段，自动均衡使能字段记为如图3所示的AQE_EN，AQE_EN＝H，表示开始进行自动均衡，即使能自动均衡功能。AEQ_EN＝L，表示均衡匹配数据发送完毕，即不使能自动均衡功能。其中，‘H’指全1的二进制序列，‘L’为全0的二进制序列。例如，‘H’为‘111’，‘L’为‘000’。
需要说明的是，本申请实施例不限定自动均衡使能字段所携带的第一指示信息或第二指示信息所占的比特位数。
在图3中，TCON在发送LSP之后，依次发送CTRL_F、EQ pattern、CTRL_F，其中，第一个CTRL_F为第一控制指令，表示开始进行自动均衡，第二个CTRL_F为第二控制指令，表示均衡匹配数据(EQ pattern)发送完毕。
另外，在图3中，‘上电(power on)’处于高电平，表示TCON和SD芯片上电，‘复位(reset)’处于高电平表示TCON和SD芯片复位。第二个CTRL_F之后为依次为空闲(IDLE)数据和行控制指令(CTRL_L)。4Ps表示4个数据包，96Ps表示96个数据包。
步骤203：源极驱动芯片基于均衡匹配数据进行自动均衡，以确定目标均衡增益。
在本申请实施例中，TCON发送的均衡匹配数据在传输过程中会发生信号衰减、出错等情况，SD芯片接收到均衡匹配数据后，基于接收到的均衡匹配数据进行自动均衡，以确定出目标均衡增益。需要说明的是，按照目标均衡增益对接收到的均衡匹配数据进行增益补偿后所得到的数据的误码率是比较小的。
SD芯片基于均衡匹配数据进行自动均衡，以确定目标均衡增益的一种实现方式为：按照多个参考均衡增益，对均衡匹配数据分别进行增益补偿，以得到多个增益补偿后的均衡匹配数据；分别确定该多个增益补偿后的均衡匹配数据的误码率，基于该多个增益补偿后的均衡匹配数据的误码率，从该多个参考均衡增益中确定出目标均衡增益。例如，SD芯片将该多个参考均衡增益中对应的误码率最低的参考均衡增益确定为目标均衡增益。简单来说，SD芯片通过误码率来表征这多个参考均衡增益中增益补偿效果，将增益补偿效果最优的那个参考均衡增益确定为目标均衡增益。
可选地，SD芯片在按照该多个参考均衡增益，对均衡匹配数据分别进行增益补偿之前，接收来自TCON的均衡增益配置信息。SD芯片基于均衡增益配置信息，确定该多个参考均衡增益。
可选地，TCON发送的均衡增益配置信息包括一个参考均衡编码，该参考均衡编码对应一个均衡增益，SD芯片基于均衡增益配置信息，从存储的多个均衡编码所对应的多个均衡增益中确定该参考均衡编码所对应的均衡增益，以得到基础均衡增益，SD芯片基于基础均衡增益，确定该多个参考均衡增益。
其中，均衡增益配置信息包括N个比特数据，该多个参考均衡增益的总数量等于或小于2的N次方，N为大于0的整数。即，参考均衡编码包括N个比特数据。
示例性地，N为3，参考均衡编码包括3个比特数据，该多个参考均衡增益的总数量为8，或者，该多个参考均衡增益的总数量小于8。例如，参考均衡编码可以有8种可能，即‘000’-‘111’，每种可能的参考均衡编码对应一个均衡增益，那么这8种可能的均衡参考编码对应8个均衡增益。例如，这8个均衡增益依次为0dB、2dB、…、14dB，即这8个均衡增益的步长为2dB。SD芯片可以对这8个均衡增益均进行校验，以保证从更大范围的均衡增益中筛选出增益补偿效果最好的目标均衡增益。
而一般来说，TCON发送的参考均衡编码所对应的均衡增益是经验上来讲性能较优的，那么，在保证自动均衡性能的同时，可以通过对上述8个均衡增益中的部分均衡增益进行校验，以加快自动均衡的速度。
示例性的，参考均衡编码为‘011’，‘011’对应的均衡增益为6dB，那么SD芯片可以将‘011’以及‘011’±1所对应的3个均衡增益确定为3个参考均衡增益，对这3个参考均衡增益进行校验，这3个参考均衡增益分别为4dB、6dB、8dB。或者，SD芯片可以将‘011’以及‘011’±1、‘011’±2所对应的5个均衡增益确定为5个参考均衡增益，对这5个参考均衡增益进行校验，这5个参考均衡增益分别为2dB、4dB、6dB、8dB、10dB。
由前述可知，TCON在向SD芯片发送时钟校准数据之后，通过数据通道向SD芯片发送配置信息，该配置信息用于SD芯片进行物理层参数的配置，以保证数据传输的稳定性。如图3和图4所示，TCON在发送时钟校准数据之后，且在发送LSP之前，向SD芯片发送配置信息。
可选地，配置信息包括上述均衡增益配置信息。均衡增益配置信息用于SD芯片配置均衡器(Equalizer，EQ)的均衡增益。EQ是用于对数据通道的幅度频率特性和相位频率特性进行校正的部件。也即是，在本申请实施例中，SD芯片可以通过EQ按照上述参考均衡增益对接收到的均衡匹配数据进行幅度、频率和相位的补偿，从而依据补偿后的均衡匹配数据的误码率来确定目标均衡增益。后续SD芯片通过EQ按照目标均衡增益对接收到的显示数据进行增益补偿，以此来降低显示数据的误码率。
可选地，配置信息还可以包括SD芯片的驱动电流配置信息、CDR环路带宽配置信息、终端电阻配置信息和传输速率配置信息等中的至少一种。其中，驱动电流配置信息用于配置SD芯片中高速接收机的驱动电流，以更好地匹配数据传输速率。CDR环路带宽配置信息用于配置SD芯片中CDR电路的环路带宽，以提高时钟校准的性能。终端电阻配置信息用于配置SD芯片中的终端电阻，终端电阻用于与TCON中的发送电阻以及数据传输线的电阻进行阻抗匹配，从而改善传输信号质量。传输速率配置信息用于对TCON与SD芯片之间的数据通道的数据传输速率进行配置。
在另一些实施例中，SD芯片存储有均衡配置参数，该均衡配置参数包括该多个参考均衡增益，SD芯片接收到均衡匹配数据之后，从均衡配置参数中获取该多个参考均衡增益。应当理解的在，在这些实施例中，TCON可以不向SD芯片发送均衡增益配置信息。在一种实现方式中，TCON仍通过数据通道向SD芯片发送配置信息，但该配置信息不包括均衡增益配置信息。在另一种实现方式中，TCON不向SD芯片发送配置信息。
需要说明的是，SD芯片存储有均衡匹配数据所包括的均衡匹配单元，SD芯片在对接收到的均衡匹配数据进行增益补偿之后，将增益补偿后的均衡匹配数据中的各个均衡匹配单元，与自身存储的均衡匹配单元进行逐比特比对，以得到增益补偿后的均衡匹配数据的误码率。
由前述可知，TCON可以重复发送第二起始标识码和匹配序列，假设每次发送的第二起始标识码和匹配序列共包括100个数据包，这100个数据包重复发送r次，每次所发送的100个数据包用于对K个参考均衡增益进行性能校验，那么总校验时间tEQCAL＝K*r*100个数据包的时间。其中，r为不小于1的整数，K为不小于2的整数。如图3所示，r为4，K为5，tEQCAL＝2000packets。
步骤204：在满足第一条件时，时序控制器向源极驱动芯片发送显示数据；第一条件包括：源极驱动芯片确定出目标均衡增益。
在本申请实施例中，在满足第一条件的情况下，TCON向SD芯片发送显示数据。其中，第一条件包括：SD芯片确定出目标均衡增益，即SD芯片完成自动均衡。当然，第一条件还可以包括其他的条件，本申请实施例对此不作限定。
可选地，SD芯片确定出目标均衡增益之后，向TCON发送均衡增益设定提示信息，以告知TCON当前已确定出目标均衡增益。SD芯片也可以通过其他方式来通知TCON当前已确定出目标均衡增益，本申请实施例对此不作限定。
步骤205：源极驱动芯片接收来自时序控制器的显示数据。
需要说明的是，TCON所发送的显示数据在传输过程中会发生信号衰减。
步骤206：源极驱动芯片按照目标均衡增益，对接收到的显示数据进行增益补偿。
在本申请实施例中，SD芯片在接收到显示数据之后，按照目标均衡增益，对接收到的显示数据进行增益补偿，从而保证显示质量。
综上所述，在本申请实施例中，SD芯片能够基于TCON发送的均衡匹配数据进行自动均衡，即使由于显示面板的温度、所处环境中的电磁干扰等不断变化，而导致SD芯片接收到的信号的衰减程度发生改变，也能够通过自动均衡来应对这些变化，从而保证显示质量。另外，本方案中TCON在发送LSP之后，再发送均衡匹配数据，即在链路状态稳定的情况下进行自动均衡，能够保证自动均衡的性能。
另外，在本申请实施例中，时钟校准数据的跳变密度较小，即，承载时钟校准数据的信号比较平稳规律，这样有利于时钟校准的性能。均衡匹配数据的跳变密度较大，在传输中更容易出错，传输这样的均衡匹配数据能够模拟或者反映信号质量很差的情况，使得自动均衡的性能良好。LSP的跳变密度适中，能够避免跳变密度的急剧变化导致SD芯片的电路性能瞬间下降，不能够准确进行自动均衡。
此外，LSP在时钟校准数据与均衡匹配数据之间发送，能够减少跳变密度的急剧变化，保证SD芯片接收到的信号的跳变密度的平稳过渡，有利于提升自动均衡的性能。另外，如果TCON在发送LSP之前发送均衡匹配数据，会由于链路状态不稳定，再加上均衡匹配数据在传输中容易出错的性质，此时传输均衡匹配数据的话，SD芯片接收到的均衡匹配数据的误码率，很大概率会远高于链路状态稳定的情况下接收到的显示数据的误码率。可见，这时候进行自动均衡并不能够模拟或者反映真实传输显示数据时的链路状态，导致自动均衡的性能较差。基于此，本方案中TCON在发送LSP之后，再发送均衡匹配数据，以在链路状态稳定的状态下发送均衡匹配数据，此时均衡匹配数据在传输中的出错情况，能够反映真实传输显示数据时的链路状态，从而保证自动均衡的性能。
上述所有可选技术方案，均可按照任意结合形成本申请的可选实施例，本申请实施例对此不再一一赘述。
图5是本申请实施例提供的一种TCON 500的结构示意图，该TCON 500可以由软件、硬件或者两者的结合实现成为显示装置中驱动电路的部分或全部。请参考图5，该TCON 500包括：发送模块501。
发送模块501，用于在向SD芯片发送LSP之后，向SD芯片发送均衡匹配数据，均衡匹配数据用于：SD芯片确定目标均衡增益、并基于目标均衡增益对来自TCON的显示数据进行增益补偿；
发送模块501，还用于在满足第一条件时，向SD芯片发送显示数据；第一条件包括：SD芯片确定出目标均衡增益。
可选地，用于承载均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载LSP的信号在单位时长内所包含的时钟沿的数量；用于承载LSP的信号在单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在单位时长内所包含的时钟沿的数量；时钟校准数据是TCON在发送LSP之前向SD芯片发送的。
可选地，上述均衡匹配数据是TCON上电或复位后向SD芯片发送显示数据之前发送的。
可选地，上述均衡匹配数据是TCON向SD芯片每发送M帧显示数据的情况下发送的，M为大于0的整数。
可选地，发送模块501还用于：
在向SD芯片发送均衡匹配数据之前，向SD芯片发送第一控制指令，第一控制指令用于指示SD芯片开始进行自动均衡；和/或，
在向SD芯片发送均衡匹配数据之后，向SD芯片发送第二控制指令，第二控制指令用于指示均衡匹配数据发送完毕。
可选地，发送模块501还用于：
在向SD芯片发送时钟校准数据之后，通过数据通道向SD芯片发送配置信息，配置信息用于：SD芯片进行物理层参数的配置。
在本申请实施例中，SD芯片能够基于TCON发送的均衡匹配数据进行自动均衡，即使由于显示面板的温度、所处环境中的电磁干扰等不断变化，而导致SD芯片接收到的信号的衰减程度发生改变，也能够通过自动均衡来应对这些变化，从而保证显示质量。另外，本方案中，TCON在发送LSP之后，再发送均衡匹配数据，即在链路状态稳定的情况下进行自动均衡，能够保证自动均衡的性能。
需要说明的是：上述实施例提供的TCON在进行数据传输时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的TCON与数据传输方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
图6是本申请实施例提供的一种SD芯片600的结构示意图，该SD芯片600可以由软件、硬件或者两者的结合实现成为显示装置中驱动电路的部分或者全部。请参考图6，该SD芯片600包括：接收模块601、自动均衡模块602和增益补偿模块603。
接收模块601，用于在接收到LSP之后，接收来自TCON的均衡匹配数据；
自动均衡模块602，用于基于均衡匹配数据进行自动均衡，以确定目标均衡增益；
接收模块601，还用于接收来自TCON的显示数据；
增益补偿模块603，用于按照目标均衡增益，对显示数据进行增益补偿。
可选地，用于承载均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载LSP的信号在单位时长内所包含的时钟沿的数量，用于承载LSP的信号在单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在单位时长内所包含的时钟沿的数量，时钟校准数据是SD芯片在接收到LSP之前接收的。
可选地，自动均衡模块602用于：
按照多个参考均衡增益，对均衡匹配数据分别进行增益补偿，以得到多个增益补偿后的均衡匹配数据；
分别确定多个增益补偿后的均衡匹配数据的误码率；
基于多个增益补偿后的均衡匹配数据的误码率，从多个参考均衡增益中确定出目标均衡增益。
可选地，自动均衡模块602还用于：
接收来自TCON的均衡增益配置信息；
基于均衡增益配置信息，确定多个参考均衡增益。
可选地，均衡增益配置信息包括N个比特数据，多个参考均衡增益的总数量等于或小于2的N次方，N为大于0的整数。
可选地，接收模块601还用于：
在接收到时钟校准数据之后，通过数据通道接收来自TCON的配置信息，配置信息用于：SD芯片进行物理层参数的配置。
在本申请实施例中，SD芯片能够基于TCON发送的均衡匹配数据进行自动均衡，即使由于显示面板的温度、所处环境中的电磁干扰等不断变化，而导致SD芯片接收到的信号的衰减程度发生改变，也能够通过自动均衡来应对这些变化，从而保证显示质量。另外，本方案中，TCON在发送LSP之后，再发送均衡匹配数据，即在链路状态稳定的情况下进行自动均衡，能够保证自动均衡的性能。
需要说明的是：上述实施例提供的SD芯片在进行数据传输时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的SD芯片与数据传输方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
图7是本申请实施例提供的一种TCON 700的结构框图。如图7所示，该TCON 700包括有：处理器701、收发器702和存储器703。
其中，处理器701可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable Logic Array，PLA)中的至少一种硬件形式来实现。
收发器702用于接收或发送信号。
存储器703可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。在一些实施例中，存储器703中的非暂态的计算机可读存储介质用于存储至少一个指令，其中，该至少一个指令用于被处理器701所执行以控制收发器702实现本申请实施例中提供的数据传输方法。
本领域技术人员可以理解，图7中示出的结构并不构成TCON 700的限定，可以包括比图示更多或更少的组件，或者组合某些组件，或者采用不同的组件布置。
图8是本申请实施例提供的一种SD芯片800的结构框图。如图8所示，该SD芯片800包括有：处理器801、收发器802和存储器803。
其中，处理器801可以采用DSP、FPGA、PLA中的至少一种硬件形式来实现。
收发器802用于接收或发送信号。
存储器803可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。在一些实施例中，存储器803中的非暂态的计算机可读存储介质用于存储至少一个指令，其中，该至少一个指令用于被处理器801所执行以控制收发器802实现本申请实施例中提供的数据传输方法。
本领域技术人员可以理解，图8中示出的结构并不构成SD芯片800的限定，可以包括比图示更多或更少的组件，或者组合某些组件，或者采用不同的组件布置。
在一些实施例中，还提供了一种计算机可读存储介质，该存储介质内存储有计算机程序，该计算机程序被处理器执行时实现上述实施例中数据传输方法的步骤。例如，该计算机可读存储介质可以是只读存储器(read-only memory，ROM)、随机存取存储器(randomaccess memory，RAM)、光盘、磁带、软盘和光数据存储设备等。
值得注意的是，本申请实施例提到的计算机可读存储介质可以为非易失性存储介质，换句话说，可以是非瞬时性存储介质。
应当理解的是，实现上述实施例的全部或部分步骤可以通过软件、硬件、固件或者其任意结合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。所述计算机指令可以存储在上述计算机可读存储介质中。
也即是，在一些实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述所述的数据传输方法的步骤。
应当理解的是，本文提及的“至少一个”是指一个或多个，“多个”是指两个或两个以上。在本申请实施例的描述中，除非另有说明，“/”表示或的意思，例如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本申请实施例所涉及的信息(包括但不限于用户设备信息、用户个人信息等)、数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)以及信号，均为经用户授权或者经过各方充分授权的，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。例如，本申请实施例中涉及到的显示数据等都是在充分授权的情况下获取的。
以上所述为本申请提供的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种数据传输方法，其特征在于，应用于时序控制器，所述方法包括：
在向源极驱动芯片发送链路稳定序列之后，向所述源极驱动芯片发送均衡匹配数据，所述均衡匹配数据用于：所述源极驱动芯片确定目标均衡增益、并基于所述目标均衡增益对来自所述时序控制器的显示数据进行增益补偿；
在满足第一条件时，向所述源极驱动芯片发送所述显示数据；所述第一条件包括：所述源极驱动芯片确定出所述目标均衡增益。
2.根据权利要求1所述的方法，其特征在于，用于承载所述均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载所述链路稳定序列的信号在所述单位时长内所包含的时钟沿的数量；
用于承载所述链路稳定序列的信号在所述单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在所述单位时长内所包含的时钟沿的数量，所述时钟校准数据是所述时序控制器在发送所述链路稳定序列之前向所述源极驱动芯片发送的。
3.根据权利要求1或2所述的方法，其特征在于，所述均衡匹配数据是所述时序控制器上电或复位后向所述源极驱动芯片发送显示数据之前发送的。
4.根据权利要求1-3任一项所述的方法，其特征在于，所述均衡匹配数据是所述时序控制器向所述源极驱动芯片每发送M帧显示数据的情况下发送的，所述M为大于0的整数。
5.根据权利要求1-4任一项所述的方法，其特征在于，在向所述源极驱动芯片发送均衡匹配数据之前，还包括：向所述源极驱动芯片发送第一控制指令，所述第一控制指令用于指示所述源极驱动芯片开始进行自动均衡；和/或，
在向所述源极驱动芯片发送均衡匹配数据之后，还包括：向所述源极驱动芯片发送第二控制指令，所述第二控制指令用于指示所述均衡匹配数据发送完毕。
6.根据权利要求1-5任一所述的方法，其特征在于，所述方法还包括：
在向所述源极驱动芯片发送时钟校准数据之后，通过数据通道向所述源极驱动芯片发送配置信息，所述配置信息用于：所述源极驱动芯片进行物理层参数的配置。
7.一种数据传输方法，其特征在于，应用于源极驱动芯片，所述方法包括：
在接收到链路稳定序列之后，接收来自时序控制器的均衡匹配数据；
基于所述均衡匹配数据进行自动均衡，以确定目标均衡增益；
接收来自所述时序控制器的显示数据；
按照所述目标均衡增益，对所述显示数据进行增益补偿。
8.根据权利要求7所述的方法，其特征在于，用于承载所述均衡匹配数据的信号在单位时长内所包含的时钟沿的数量，大于用于承载所述链路稳定序列的信号在所述单位时长内所包含的时钟沿的数量；
用于承载所述链路稳定序列的信号在所述单位时长内所包含的时钟沿的数量，大于用于承载时钟校准数据的信号在所述单位时长内所包含的时钟沿的数量，所述时钟校准数据是所述源极驱动芯片在接收到所述链路稳定序列之前接收的。
9.根据权利要求7或8所述的方法，其特征在于，所述基于所述均衡匹配数据进行自动均衡，以确定目标均衡增益，包括：
按照多个参考均衡增益，对所述均衡匹配数据分别进行增益补偿，以得到多个增益补偿后的均衡匹配数据；
分别确定所述多个增益补偿后的均衡匹配数据的误码率；
基于所述多个增益补偿后的均衡匹配数据的误码率，从所述多个参考均衡增益中确定出所述目标均衡增益。
10.根据权利要求9所述的方法，其特征在于，在按照多个参考均衡增益，对所述均衡匹配数据分别进行增益补偿之前，还包括：
接收来自所述时序控制器的均衡增益配置信息；
基于所述均衡增益配置信息，确定所述多个参考均衡增益。
11.根据权利要求7-10任一项所述的方法，其特征在于，所述方法还包括：
在接收到时钟校准数据之后，通过数据通道接收来自所述时序控制器的配置信息，所述配置信息用于：所述源极驱动芯片进行物理层参数的配置。
12.一种时序控制器，其特征在于，所述时序控制器包括：
发送模块，用于在向源极驱动芯片发送链路稳定序列之后，向所述源极驱动芯片发送均衡匹配数据，所述均衡匹配数据用于：所述源极驱动芯片确定目标均衡增益、并基于所述目标均衡增益用于对来自所述时序控制器的显示数据进行增益补偿；
所述发送模块，还用于在满足第一条件时，向所述源极驱动芯片发送所述显示数据；所述第一条件包括：所述源极驱动芯片确定出所述目标均衡增益。
13.一种源极驱动芯片，其特征在于，所述源极驱动芯片包括：
接收模块，用于在接收到链路稳定序列之后，接收来自时序控制器的均衡匹配数据；
自动均衡模块，用于基于所述均衡匹配数据进行自动均衡，以确定目标均衡增益；
所述接收模块，还用于接收来自所述时序控制器的显示数据；
增益补偿模块，用于按照所述目标均衡增益，对所述显示数据进行增益补偿。
14.一种数据传输系统，其特征在于，所述数据传输系统包括时序控制器和源极驱动芯片；所述时序控制器用于实现权利要求1-6任一所述方法的步骤，所述源极驱动芯片用于实现权利要求7-11任一所述方法的步骤。
15.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时如权利要求1-6任一所述的方法被实现或者如权利要求7-11任一所述的方法被实现。
CN202210601155.5A 2022-05-30 2022-05-30 数据传输方法、时序控制器、源极驱动芯片及系统 Active CN115203104B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210601155.5A CN115203104B (zh) 2022-05-30 2022-05-30 数据传输方法、时序控制器、源极驱动芯片及系统
US18/147,204 US20230386388A1 (en) 2022-05-30 2022-12-28 Method and system for transmitting data, timing controller, and source driver chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210601155.5A CN115203104B (zh) 2022-05-30 2022-05-30 数据传输方法、时序控制器、源极驱动芯片及系统

Publications (2)

Publication Number Publication Date
CN115203104A true CN115203104A (zh) 2022-10-18
CN115203104B CN115203104B (zh) 2023-11-28

Family

ID=83575454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210601155.5A Active CN115203104B (zh) 2022-05-30 2022-05-30 数据传输方法、时序控制器、源极驱动芯片及系统

Country Status (2)

Country Link
US (1) US20230386388A1 (zh)
CN (1) CN115203104B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170132966A1 (en) * 2015-11-06 2017-05-11 Samsung Electronics Co., Ltd. Method of operating source driver, display driving circuit, and method of operating display driving circuit
CN108694917A (zh) * 2017-06-09 2018-10-23 京东方科技集团股份有限公司 数据传输方法、组件及显示装置
CN109036317A (zh) * 2018-09-10 2018-12-18 惠科股份有限公司 显示装置和驱动方法
CN111354320A (zh) * 2018-12-20 2020-06-30 三星显示有限公司 显示设备及其驱动方法
CN111477158A (zh) * 2020-05-25 2020-07-31 京东方科技集团股份有限公司 数据传输方法及其组件、显示装置
CN111508407A (zh) * 2019-01-31 2020-08-07 硅工厂股份有限公司 数据处理装置、数据驱动装置和用于驱动显示装置的系统
CN113570991A (zh) * 2020-04-29 2021-10-29 硅工厂股份有限公司 数据驱动装置和数据驱动系统
CN113936603A (zh) * 2021-10-28 2022-01-14 京东方科技集团股份有限公司 显示装置、数据传输方法、设备和存储介质
CN114220380A (zh) * 2022-02-22 2022-03-22 深圳通锐微电子技术有限公司 校准数字电路、源级驱动器和显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170132966A1 (en) * 2015-11-06 2017-05-11 Samsung Electronics Co., Ltd. Method of operating source driver, display driving circuit, and method of operating display driving circuit
CN108694917A (zh) * 2017-06-09 2018-10-23 京东方科技集团股份有限公司 数据传输方法、组件及显示装置
CN109036317A (zh) * 2018-09-10 2018-12-18 惠科股份有限公司 显示装置和驱动方法
CN111354320A (zh) * 2018-12-20 2020-06-30 三星显示有限公司 显示设备及其驱动方法
CN111508407A (zh) * 2019-01-31 2020-08-07 硅工厂股份有限公司 数据处理装置、数据驱动装置和用于驱动显示装置的系统
CN113570991A (zh) * 2020-04-29 2021-10-29 硅工厂股份有限公司 数据驱动装置和数据驱动系统
CN111477158A (zh) * 2020-05-25 2020-07-31 京东方科技集团股份有限公司 数据传输方法及其组件、显示装置
CN113936603A (zh) * 2021-10-28 2022-01-14 京东方科技集团股份有限公司 显示装置、数据传输方法、设备和存储介质
CN114220380A (zh) * 2022-02-22 2022-03-22 深圳通锐微电子技术有限公司 校准数字电路、源级驱动器和显示面板

Also Published As

Publication number Publication date
US20230386388A1 (en) 2023-11-30
CN115203104B (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
US8599913B1 (en) Data regeneration apparatus and method for PCI express
US7733998B2 (en) System and method for programmably adjusting gain and frequency response in a 10-gigabit Ethernet/fibre channel system
US20200244561A1 (en) Retimer data communication modules
US20130229926A1 (en) Ethernet Communication Device with Reduced EMI
US11146937B2 (en) Method and system for generating and transmitting BLE advertising packet through Classic Bluetooth
US10320602B2 (en) Data processing method and data processing apparatus
US11265400B2 (en) Multimode interconnection interface controller for converged network
CN106817258A (zh) 一种选取及验证pcie链路均衡参数的方法及装置
CN110035015B (zh) 一种优化级联Retimer链路协商过程的方法
CN111477158A (zh) 数据传输方法及其组件、显示装置
US20080040765A1 (en) Bidirectional communication protocol between a serializer and a deserializer
CN115203104B (zh) 数据传输方法、时序控制器、源极驱动芯片及系统
CN101808057B (zh) 一种盲均衡的方法、装置和译码器
CN106797357B (zh) 高速串行信号的处理方法和装置
CN101321037A (zh) 用于发送和接收包括频率和信道码选择的数据的系统与方法
US20110299578A1 (en) Data transmitting and receiving method and device for communication and system thereof
CN115842588A (zh) 一种信号传输方法、装置及存储介质
CN101345706A (zh) 包括处理和缓冲特征用于数据的发送和接收的系统与方法
CN104469921B (zh) 无线逐包功率控制方法及装置
US11961451B2 (en) Data transmission method, timing controller, and storage medium
CN117397187A (zh) 发送装置、接收装置、参数调整方法、SerDes电路和电子设备
CN113411114B (zh) 一种用于实现超高频通讯信号增强的系统及方法
CN115223488A (zh) 数据传输方法、装置、时序控制器及存储介质
US12027136B2 (en) Data transmission method, timing controller, and storage medium
KR101773993B1 (ko) 에러 보상 방법 및 그 방법을 이용하는 송수신 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176

Applicant after: Beijing ESWIN Computing Technology Co.,Ltd.

Applicant after: Hefei Yisiwei Computing Technology Co.,Ltd.

Address before: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176

Applicant before: Beijing ESWIN Computing Technology Co.,Ltd.

Applicant before: HEFEI YISIWEI INTEGRATED CIRCUIT Co.,Ltd.

GR01 Patent grant
GR01 Patent grant