CN115188824A - 一种薄膜晶体管、显示面板以及显示装置 - Google Patents

一种薄膜晶体管、显示面板以及显示装置 Download PDF

Info

Publication number
CN115188824A
CN115188824A CN202110368815.5A CN202110368815A CN115188824A CN 115188824 A CN115188824 A CN 115188824A CN 202110368815 A CN202110368815 A CN 202110368815A CN 115188824 A CN115188824 A CN 115188824A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
substrate
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110368815.5A
Other languages
English (en)
Inventor
张志江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Priority to CN202110368815.5A priority Critical patent/CN115188824A/zh
Publication of CN115188824A publication Critical patent/CN115188824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例涉及一种薄膜晶体管、显示面板以及显示装置，薄膜晶体管包括基板；栅极，叠置于基板；绝缘层，叠置于栅极；防护层，叠置于绝缘层，防护层绝缘；漏极；源极，源极与漏极之间具有间隙，防护层于间隙处背向基板的一表面平坦；半导体层，叠置于防护层，且半导体层填充间隙，半导体层分别与漏极和源极电连接。通过在薄膜晶体管中增设防护层，防护层于源极和漏极之间的的间隙处背向基板的一表面平坦，半导体层填充于间隙，即防护层与半导体层接触的界面平坦，则一方面可改善薄膜晶体管在形成源极和漏极时对绝缘层的过刻蚀，另一方面防护层与半导体层接触的界面平坦，薄膜晶体管的电学性能优良，薄膜晶体管性能可控且稳定。

Description

一种薄膜晶体管、显示面板以及显示装置
技术领域
本发明实施例涉及显示装置技术领域，特别是涉及一种薄膜晶体管、显示面板以及显示装置。
背景技术
薄膜晶体管(TFT)是有源矩阵显示器件中一个非常重要的半导体器件。薄膜晶体管一般包括半导体层、源极、栅极和漏极。其中，源极和漏极分别与半导体层电连接。在栅极施加电压，当电压达到一定条件时，源极和栅极将导通。即，薄膜晶体管可利用电信号来控制自身的开合。另外，薄膜晶体管具有厚度薄、体积小、开关速度快等优点，薄膜晶体管被广泛应用。薄膜晶体管的栅极和源极，或者，栅极和漏极之间通过绝缘层进行绝缘。普遍的薄膜晶体管包括顶栅结构、背沟道结构和底栅结构。其中，薄膜晶体管的基板作为薄膜晶体管的承载体，是最先形成的。底栅结构中，栅极靠近基板，源极和漏极远离基板，栅极和源极之间，或者栅极和漏极之间设置绝缘层。
本发明的发明人在实现本发明的过程中，发现：目前，具有底栅结构的薄膜晶体管，绝缘层形成于栅极，源极和漏极形成于绝缘层，在形成源极和漏极的过程为在绝缘层上形成电极层，然后对电极层进行图案化处理形成源极、漏极，以及源极和漏极之间的间隙，由于图案化处理的工艺限制，必然会出现对绝缘层进行过刻蚀，从而使得绝缘层于间隙处穿孔或者绝缘层于间隙处的表面粗糙，进而影响薄膜晶体管的器件性能。
发明内容
鉴于上述问题，本申请实施例提供了一种薄膜晶体管、显示面板以及显示装置，克服了上述问题或者至少部分地解决了上述问题。
根据本申请实施例的一个方面，提供了一种薄膜晶体管，包括：基板；栅极，叠置于所述基板；绝缘层，叠置于所述栅极；防护层，叠置于所述绝缘层，所述防护层绝缘；漏极，至少部分叠置于所述防护层；源极，至少部分叠置于所述防护层，所述源极与所述漏极之间具有间隙，所述防护层于所述间隙处背向所述基板的一表面平坦；半导体层，叠置于所述防护层，且所述半导体层填充所述间隙。
根据本申请实施例的一个方面，提供了一种显示面板，包括：上述的薄膜晶体管；阳极，与所述薄膜晶体管的漏极电连接；像素定义层，叠置于所述阳极，所述像素定义层设置像素口，以使所述阳极于所述像素口处裸露；支撑层，叠置于所述像素定义层。
根据本申请实施例的一个方面，提供了一种显示装置，包括上述的显示面板。
根据本申请实施例的一个方面，提供了一种制作薄膜晶体管的方法，包括：在基板上形成依次形成栅极和绝缘层；在所述绝缘层上形成过渡层；形成电极层；对所述电极层进行图案化处理，获得漏极、源极，以及漏极和源极之间的间隙，其中，所述漏极和源极均至少部分叠置于所述过渡层；于所述间隙处，对所述过渡层远离所述基板的一表面进行平坦化处理，形成防护层；在所述防护层上形成半导体层，其中，所述半导体层填充所述间隙。
本申请实施例的有益效果是：提供了一种薄膜晶体管、显示面板以及显示装置，薄膜晶体管包括基板、栅极、绝缘层、防护层、漏极、源极和半导体层。其中，所述绝缘层和栅极依次叠置于所述基板上。所述防护层叠置于所述绝缘层，所述防护层绝缘。所述源极和漏极之间具有间隙，所述防护层于所述间隙处背向所述基板的一表面平坦。所述半导体层叠置于所述防护层，且所述半导体层填充所述间隙，所述半导体层分别与所述漏极和源极电连接。通过在薄膜晶体管中设置防护层，防护层于源极和漏极之间的的间隙处背向基板的一表面平坦，半导体层填充于所述间隙，即防护层与半导体层接触的界面平坦，则一方面防护层的设置可改善薄膜晶体管在形成源极和漏极时对绝缘层的过刻蚀，另一方面防护层与半导体层接触的界面平坦，薄膜晶体管的电学性能优良，薄膜晶体管性能可控且稳定。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明实施例提供的薄膜晶体管一种实现方式的示意图；
图2是本发明实施例提供的薄膜晶体管另一种实现方式的示意图；
图3是本发明实施例提供的薄膜晶体管还一种实现方式的示意图；
图4是本发明实施例提供的显示面板的示意图；
图5是本发明实施例提供的制作薄膜晶体管的方法的流程示意图；
图6是本发明实施例提供的制作薄膜晶体管的一个阶段的示意图；
图7是本发明实施例提供的制作薄膜晶体管的另一个阶段的示意图；
图8是本发明实施例提供的制作薄膜晶体管的又一个阶段的示意图；
图9是本发明实施例提供的制作薄膜晶体管的还一个阶段的示意图；
图10是本发明实施例提供的制作薄膜晶体管的再一个阶段的示意图；
图11是本发明实施例提供的制作薄膜晶体管的其中一个阶段的示意图
图12是本发明实施例提供的制作薄膜晶体管的其中又一个阶段的示意图
图13是本发明实施例提供的制作薄膜晶体管的其中另一个阶段的示意图
图14是本发明实施例提供的制作薄膜晶体管的其中还一个阶段的示意图。
具体实施方式
下面结合具体实施例对本申请进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本申请，但不以任何形式限制本申请。应当指出的是，对本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进。这些都属于本申请的保护范围。
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需要说明的是，如果不冲突，本申请实施例中的各个特征可以相互结合，均在本申请的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。此外，本文所采用的“第一”、“第二”、“第三”等字样并不对数据和执行次序进行限定，仅是对功能和作用基本相同的相同项或相似项进行区分。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本说明书中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本申请。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
可以理解地是，如本文所示的本申请实施例涉及的一个或多个层间物质，层与层之间的位置关系使用了诸如术语“位于”或“形成”或“覆盖”或“设置”或“沉积”进行表达，本领域技术人员可以理解的是：任何术语诸如“位于”或“形成”或“覆盖”或“设置”，其可覆盖“沉积”的全部方式、种类及技术。例如，溅射、电镀、模塑、化学气相沉积(Chemical VaporDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、蒸发、混合物理-化学气相沉积(Hybrid Physical-Chemical Vapor Deposition，HPCVD)、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)、低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)等沉积方法。
此外，下面所描述的本申请各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本申请实施例提供的薄膜晶体管的形状可以呈正方形、长方形、环形、L形或菱形等，可以理解的是，此处的“环形”包括近似环形，只要本领域技术人员根据本文所描述的内容，对薄膜晶体管的形状作出其它替换或改进，所作的呈一定形状的薄膜晶体管皆应当落入本申请实施例的保护范围之内。
请参阅图1，薄膜晶体管100包括：基板11、屏蔽层12、栅极13、绝缘层14、防护层15、过渡层16、漏极17、源极18、半导体层19、钝化层20、平坦化层21和电容22。其中，所述过渡层16、绝缘层14、栅极13、屏蔽层12依次叠置于所述基板11上。所述防护层15叠置于所述绝缘层14，所述防护层15绝缘。所述源极18和漏极17之间具有间隙171，所述防护层15于所述间隙171处背向所述基板11的一表面平坦。所述半导体层19叠置于所述防护层15，且所述半导体层19填充所述间隙171。所述半导体层19分别与所述漏极17和源极18电连接。所述钝化层20和平坦化层21依次叠置于所述源极18、漏极17和半导体层19。所述电容22与所述源极18或者漏极17电连接。通过在薄膜晶体管100中增设防护层15，防护层15于源极18和漏极17之间的的间隙171处背向基板11的一表面平坦，半导体层19填充于所述间隙171，即防护层15与半导体层19接触的界面平坦，则一方面防护层15的设置可改善薄膜晶体管100在形成源极18和漏极17时对绝缘层14的过刻蚀，另一方面防护层15与半导体层19接触的界面平坦，薄膜晶体管100的电学性能优良，薄膜晶体管100性能可控且稳定。
可以理解的是，请参阅图2或者图3，也可不设置所述屏蔽层12、过渡层16、钝化层20、平坦化层21和电容22中的全部或者任意一项，则也可实现本申请改善薄膜晶体管100在形成源极18和漏极17时对绝缘层14的过刻蚀的发明目的，不设置所述屏蔽层12、过渡层16、钝化层20、平坦化层21和电容22，也可实现本申请使得防护层15与半导体层19接触的界面平坦，改善薄膜晶体管100的电学性能，并使得薄膜晶体管100的性能可控且稳定的发明目的。
对于上述基板11，请参阅图3，基板11作为承载所述薄膜晶体管100的衬底。所述基板11采用玻璃等透明材料制成，且经过预先清洗。在一些实施例中，因传统碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散，因此所述基板11也可以采用无碱玻璃制成。所述基板11也可采用柔性材料制成。
对于上述屏蔽层12，请参阅图3，屏蔽层12设置于基板11和栅极13之间。所述屏蔽层12用于阻挡基板11中所含的杂质扩散进入栅极13中，防止对薄膜晶体管100的器件性能产生影响。所述屏蔽层12为绝缘材料，在一些实施例中，所述屏蔽层12是以氧化氮(N2O)和甲硅烷(SiH4)为反应源气体，采用增强化学气相沉积(PECVD)的沉积方法在基板11上沉积的一系列的氢化非晶氮化硅(a-SiNx∶H)薄膜，所述氮化硅薄膜具有优良的绝缘耐压性能以及较好的界面特性。在一些实施例中，所述屏蔽层12也可采用单层二氧化硅(SiO2)或双层二氧化硅/氮化硅(SiO2/SiNx)结构。
对于上述屏蔽层12和栅极13，请参阅图3，在一些实施例中，栅极13形成于所述屏蔽层12的中部，所述屏蔽层12的两侧区域裸露，裸露的所述屏蔽层12的两侧区域为可挠区域121。所述可挠区域121的设置释放了屏蔽层12于所述可挠区域121处的薄膜应力，增加了薄膜晶体管100的可挠曲能力。
对于上述栅极13，栅极13的材料可选择Al、Ti、Mo、Cu、Ni、ITO等金属。所述栅极13可以为多层电极。所述多层电极包括具有Al、Ti、Mo、Cu、Ni、ITO或其混合物的金属层，以及，包括透明导电氧化物材料的透明导电氧化物层。所述透明导电氧化物材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ISZO)等。所述多层电极可以为包括第一透明导电氧化物层、金属层和第二透明导电氧化物层的三层结构。所述多层电极也可以为包括透明导电氧化物层和金属层的两层结构。
对于上述绝缘层14，在一些实施例中，绝缘层14是以氧化氮(N2O)和甲硅烷(SiH4)为反应源气体，采用增强化学气相沉积(PECVD)的沉积方法在半导体层19上沉积的一系列氢化非晶氮化硅(a-SiNx∶H)薄膜，所述氮化硅薄膜具有优良的绝缘耐压性能以及较好的界面特性。或者，在一些实施例中，所述绝缘层14也可采用单层二氧化硅(SiO2)或双层二氧化硅/氮化硅(SiO2/SiNx)结构。
对于上述屏蔽层12、栅极13和绝缘层14，请参阅图3，栅极13叠置于屏蔽层12的中部，屏蔽层12的两侧区域形成所述可挠区域121时，绝缘层14叠置于所述栅极13以及所述屏蔽层12的两个所述可挠区域121。
对于上述防护层15、过渡层16、漏极17和源极18，请参阅图3，防护层15叠置于绝缘层14，防护层15绝缘，所述源极18和漏极17之间具有间隙171，在一些情况下，所述源极18和漏极17通过所述间隙171绝缘。防护层15于所述间隙171处背向所述基板11的一表面平坦。所述过渡层16叠置于绝缘层14。
在一些实施例中，过渡层16叠置于所述绝缘层14，所述防护层15叠置于所述过渡层16，其中，所述防护层15对应于所述漏极17和源极18之间的间隙171。
需要说明的是，在一些实施例中，所述过渡层16包括非晶硅，所述防护层15包括非晶硅的氧化物，防护层15为对过渡层16氧化形成的，则在一种可选的方式中，防护层15为，于所述漏极17和源极18之间的间隙171处，对过渡层16远离绝缘层14的表面进行局部氧化形成的，最终形成的结构为上述过渡层16叠置于所述绝缘层14，所述防护层15叠置于所述过渡层16，其中，所述防护层15对应于所述漏极17和源极18之间的间隙171。
在一些实施例中，请参阅图3，过渡层16具有通孔161，所述通孔161与所述间隙171相对应，所述防护层15位于所述通孔161，且所述防护层15与所述绝缘层14接触。
需要说明的是，在一些实施例中，所述过渡层16包括非晶硅，所述防护层15包括非晶硅的氧化物，防护层15为对过渡层16氧化形成的，则在一种可选的方式中，防护层15为，于所述漏极17和源极18之间的间隙171处，对过渡层16进行全部氧化形成的，最终形成的结构为上述过渡层16具有通孔161，所述通孔161与所述间隙171相对应，所述防护层15位于所述通孔161，且所述防护层15与所述绝缘层14接触。
可以理解的是，也可不设置所述过渡层16，则防护层15直接叠置于绝缘层14。
需要说明的是，所述过渡层16即可以是绝缘的，也可以是半导体，亦可以是导体。
需要说明的是，在一些实施例中，所述防护层15的结构致密。
需要说明的是，在一些实施例中，所述漏极17和所述源极18中至少一个至少部分叠置于所述防护层15。
所述薄膜晶体管100包括所述过渡层16时，所述漏极17部分叠置于所述防护层15，则所述漏极17剩余的部分叠置于所述过渡层16，当然，所述漏极17剩余的部分也可叠置于所述过渡层16，以及所述绝缘层14与所述屏蔽层12的可挠区域121对应的部分。所述源极18部分叠置于所述防护层15，则所述源极18剩余的部分叠置于所述过渡层16，当然，所述源极18剩余的部分也可叠置于所述过渡层16，以及所述绝缘层14与所述屏蔽层12的可挠区域121对应的部分。
当然，所述漏极17也可全部叠置于所述防护层15。
当然，所述源极18也可全部叠置于所述防护层15。
需要说明的是，在一些实施例中，所述漏极17和所述源极18均与所述防护层15在正投影方向上不重合。即所述源极17、所述源极18和所述防护层15在所述绝缘层14上的正投影不重合。或者，所述源极17、所述源极18和所述防护层15在所述基板11上的正投影不重合.
值得说明的是，上述漏极17和源极18之间具有间隙171，间隙171用于源极18和漏极17之间在一些情况下的绝缘。所述漏极17或源极18可与所述栅极13选自相同的材料，此处不再赘述。
对于上述半导体层19，请参阅图3，半导体层19叠置于所述防护层15，且半导体层19填充所述源极18和漏极17之间的间隙171。
需要说明的是，半导体层19分别与源极18和漏极17连接。
在一些实施例中，半导体层19由高迁移率非晶铟镓锌氧化物(a-IGZO)靶材溅射而成，所述非晶铟镓锌氧化物(a-IGZO)半导体有着很多优异的性能，a-IGZO半导体在性能上优于其他非晶半导体。目前非晶铟镓锌氧化物薄膜晶体管100(a-IGZO-SFS)已经能够实现≥1010的开关电流比，a-IGZO的电子迁移率在2-50cm2/V-s之间，是a-Si面板的-50倍，且其制备的时配线变细，可实现同等透过率下4倍的分辨率。另外，IGZO薄膜晶体管100的关断性能优越，具有漏电流低，功耗低的优点。
在一些实施例中，所述半导体层19可以为多种金属氧化物半导体。诸如基于铟锡镓锌氧化物(InSnGaZnO)的材料的四元金属氧化物、诸如基于铟镓锌氧化物(InGaZnO)的材料、基于铟锡锌氧化物(InSnZnO)的材料、基于铟铝锌氧化物(InAlZnO)的材料、基于铟铪锌氧化物(InHfZnO)的材料、基于锡镓锌氧化物(SnGaZnO)的材料、基于铝镓锌氧化物(AlGaZnO)的材料、或者基于锡铝锌氧化物(SnAlZnO)的材料的三元金属氧化物、以及诸如基于铟锌氧化物(InZnO)的材料、基于锡锌氧化物(SnZnO)的材料、基于铝锌氧化物(AlZnO)的材料、基于锌镁氧化物(ZnMgO)的材料、基于锡镁氧化物(SnMgO)的材料、基于铟镁氧化物(InMgO)的材料、基于铟镓氧化物(InGaO)的材料的二元金属氧化物、基于铟氧化物(InO)的材料、基于锡氧化物(SnO)的材料、或者基于锌氧化物(ZnO)的材料的一元金属氧化物。
在一些实施例中，所述半导体层19还可以为非晶硅、多晶硅或有机材料。
对于上述钝化层20和平坦化层21，请参阅图3，钝化层20和平坦化层21依次叠置于所述漏极17、半导体层19和源极18。所述平坦化层21远离所述基板11的一表面与所述基板11远离所述平坦化层21的一表面平行，以便于所述薄膜晶体管100在例如显示面板300中的应用。所述钝化层20和平坦化层21均为绝缘材料。
对于上述电容22，请参阅图1，电容22叠置于所述基板11。在一些实施例中，电容22包括第一金属层221、层间绝缘层222和第二金属层223。所述第一金属层221与所述源极18或者漏极17电连接；或者，所述第二金属层223与所述源极18或者漏极17电连接。通过设置电容22，则栅极13的栅极电压不容易漂移，薄膜晶体管100的性能良好。
在一些实施例中，第一金属层221与栅极13的材料相同，第一金属层221与栅极13同时形成于基板11上。
在一些实施例中，第二金属层223与源极18或者漏极17的材料相同，第二金属层223与源极18或者漏极17同时形成。
在一些实施例中，层间绝缘层222与绝缘层14的材料相同，层间绝缘层222与绝缘层14同时形成。
在一些实施例中，所述薄膜晶体管100包括所述电容22，所述薄膜晶体管100包括所述钝化层20和平坦化层21时，所述钝化层20和平坦化层21均延伸至所述电容22的第二金属层223上。
在本申请实施例中，薄膜晶体管100包括基板11、栅极13、绝缘层14、防护层15、漏极17、源极18和半导体层19。其中，所述绝缘层14和栅极13依次叠置于所述基板11上。所述防护层15叠置于所述绝缘层14，所述防护层15绝缘。所述源极18和漏极17之间具有间隙171，所述防护层15于所述间隙171处背向所述基板11的一表面平坦。所述半导体层19叠置于所述防护层15，且所述半导体层19填充所述间隙171。通过在薄膜晶体管100中增设防护层15，防护层15于源极18和漏极17之间的的间隙171处背向基板11的一表面平坦，半导体层19填充于所述间隙171，所述半导体层19分别与所述漏极17和源极18电连接，即防护层15与半导体层19接触的界面平坦，则一方面防护层15的设置可改善薄膜晶体管100在形成源极18和漏极17时对绝缘层14的过刻蚀，另一方面防护层15与半导体层19接触的界面平坦，薄膜晶体管100的电学性能优良，薄膜晶体管100性能可控且稳定。
本申请实施例提供的薄膜晶体管100可以应用于各类合适的显示面板300中，诸如薄膜晶体管100液晶显示面板300(TFT-LCD)或者OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板300，OLED显示面板300可以为柔性显示面板300，亦可以为透明柔性显示面板300等等。
本申请实施例提供的薄膜晶体管100可以与任何合适电容22、电阻等等构成任何合适驱动电路，例如，在OLED显示面板300中，薄膜晶体管100可用于构成PMOLED驱动或AMOLED驱动。
本申请实施例还提供了一种显示面板300的实施例，请参阅图4，显示面板300包括所述薄膜晶体管100、阳极31、像素定义层32和支撑层33。对于薄膜晶体管100的具体结构和功能可参阅上述实施例，此处不再一一赘述。所述阳极31与所述薄膜晶体管100的的漏极17电连接。所述像素定义层32叠置于所述阳极31，所述像素定义层32设置像素口321，以使所述阳极31于所述像素口321处裸露。所述阳极31的裸露的地方用于发光材料34的沉积。所述支撑层33叠置于所述像素定义层32。
对于上述阳极31，阳极31为所述显示面板300的电路部分。所述阳极31包括氧化铟锡层，所述阳极31还可以包括银质层，例如，阳极31包括依次连接的第一氧化铟锡层、银质层和第二氧化铟锡层。
需要说明的是，当所述薄膜晶体管100中的所述漏极17上叠置钝化层20和平坦化层21时，所述钝化层20设置第一孔201，所述平坦化层21设置第二孔211，所述阳极31叠置于所述平坦化层21，且所述阳极31依次穿过所述第二孔211和第一孔201与所述薄膜晶体管100的所述漏极17电连接。
对于上述像素定义层32，像素定义层32用于限定发光材料34的位置、大小和多少。像素定义层32设置若干像素口321，在所述若干像素口321内沉积发光材料34，则所述若干像素口321可限定发光材料34的位置、大小和多少。在一些实施例中，像素定义层32为聚酰亚胺层，例如，像素定义层32的材质为聚酰亚胺(PI)。
对于上述支撑层33，支撑层33用于支撑封装所述显示面板300的盖板，以及用于在所述阳极31上沉积发光材料34时支撑掩膜。在一些实施例中，支撑层33为聚酰亚胺层，例如，支撑层33的材质为聚酰亚胺(PI)。
本申请实施例还提供了一种显示装置的实施例，包括显示面板300，对于显示面板300的具体结构和功能可参阅上述实施例，此处不再一一赘述。
需要说明的是，所述显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品，或者仅为将电子文件(例如，视频文件、文字文件等)显示到屏幕上的显示器。
本申请实施例还提供了一种制作薄膜晶体管100的方法，请参阅图5，制作薄膜晶体管100的方法包括：
步骤S41，在基板上依次形成栅极和绝缘层。
在一些实施例中，请参阅图6，所述基板11和栅极13之间设置屏蔽层12，所述在基板11上依次形成栅极13和绝缘层14的步骤，进一步包括：在所述基板11上形成屏蔽层12，以及在所述屏蔽层12上依次形成所述栅极13和绝缘层14。
在所述基板11上形成屏蔽层12的方法为，以氧化氮(N2O)和甲硅烷(SiH4)为反应源气体，采用增强化学气相沉积(PECVD)的方法在基板11上沉积氢化非晶氮化硅(a-SiNx∶H)薄膜。
在基板11上形成栅极13或者在屏蔽层12上形成栅极13的方法可以是，采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure BDA0003008488610000121
的栅极13。
请参阅图7和图8，屏蔽层12设置可挠区域121时，所述栅极13的形成方法为采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure BDA0003008488610000122
的栅极电极层23，对所述栅极电极层23进行图案化处理，形成所述栅极13以及使得所述屏蔽层12的所述可挠区域121裸露。
需要说明的是，请参阅图4、图7和图8，所述薄膜晶体管100包括电容22，所述电容22包括第一金属层221时，对所述栅极电极层23进行图案化处理时，可同时形成所述栅极13以及所述第一金属层221。
所述图案化处理可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本申请实施例中所形成的结构选择相应的构图工艺。
在本申请实施例中，所述对所述栅极电极层23进行图案化处理，形成所述栅极13以及使得所述屏蔽层12的所述可挠区域121裸露的方法具体的为：在所述屏蔽层12上形成一层光刻胶，采用掩膜板对光刻胶进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，所述光刻胶保留区域为所述屏蔽层12的中部，所述光刻胶不保留区域为所述屏蔽层12的两侧区域，通过刻蚀工艺刻蚀掉光刻胶不保留区域的屏蔽层12的两侧区域，剥离剩余的光刻胶，使所述屏蔽层12的两侧区域裸露以及形成所述栅极13。
请参阅图9，形成绝缘层14的方法可以是采用等离子体增强化学气相沉积(PECVD)的方法，在所述栅极13上，或者，在所述栅极13上以及所述屏蔽层12的可挠区域121上沉积厚度约为
Figure BDA0003008488610000131
的绝缘层14，其中，绝缘层14材料可以选用氧化物、氮化物或者氮氧化物，绝缘层14可以为单层、双层或多层结构。具体地，绝缘层14可以是SiNx，SiOx或Si(ON)x。
需要说明的是，请参阅图9，所述薄膜晶体管100包括电容22，所述电容22包括层间绝缘层222时，形成所述绝缘层14的同时可形成所述层间绝缘层222。
步骤S42，在所述绝缘层上形成过渡层。
其中，请参阅图10，过渡层16包括非晶硅，所述在所述绝缘层14上形成过渡层16的方法可以是在所述绝缘层14上沉积非晶硅材料层，对非晶硅材料层进行图案化处理形成过渡层16。
步骤S43，形成电极层。
请参阅图11，在所述过渡层16上形成电极层24，其中，电极层24的形成方法可参考上述栅极电极层23的形成方法，此处不再赘述。
步骤S44，对所述电极层进行图案化处理，获得漏极、源极，以及漏极和源极之间的间隙。
其中，漏极17和源极18可部分叠置于过渡层16，也可全部叠置于过渡层16，但需保障漏极17和源极18之间的间隙171也位于过渡层16上。当然，漏极17和源极18也可不叠置于过渡层16。
请参阅图11和图12，所述对所述电极层24进行图案化处理，获得漏极17、源极18，以及漏极17和源极18之间的间隙171的方法为在电极层24上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域漏极17和源极18所在区域，光刻胶不保留区域为包括所述间隙171在内的其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的电极层24，剥离剩余的光刻胶，形成所述漏极17、源极18以及漏极17和源极18之间的间隙171。
需要说明的是，所述薄膜晶体管100包括电容22，所述电容22包括第二金属层223时，形成所述漏极17、源极18，以及漏极17和源极18之间的间隙171的同时可形成所述第二金属层223。
步骤S45，于所述间隙处，对所述过渡层远离所述基板的一表面进行平坦化处理，形成防护层，其中，防护层绝缘。
其中，过渡层16包括非晶硅，所述防护层15包括非晶硅的氧化物，请参阅图13，所述于所述间隙171处，对所述过渡层16远离所述基板11的一表面进行平坦化处理，形成防护层15的步骤，进一步包括：于所述间隙171处，对所述过渡层16进行氧化处理形成所述防护层15。即对非晶硅进行部分氧化形成非晶硅的氧化物。
可以理解的是，氧化后形成的防护层15的结构致密。
需要说明的是，于所述间隙171处，对所述过渡层16进行氧化处理的程度是可控的，当氧化处理的部分不多时，所述间隙171处的防护层15叠置于过渡层16的，即不与绝缘层14接触，当氧化处理的部分多时，间隙171处的防护层15也可以是叠置于绝缘层14的，无论对过渡层16进行氧化处理的程度如何，均能实现本申请的发明目的。
需要说明的是，为保障平坦化处理的效果，提升薄膜晶体管100的器件性能，所述于所述间隙171处，对所述过渡层16远离所述基板11的一表面进行平坦化处理，形成防护层15的步骤之前，所述方法还包括：于所述间隙171处，使用臭氧和/或氢氟酸对所述过渡层16进行清洁。
具体的，可使用臭氧对所述过渡层16进行清洁，然后使用氢氟酸对过渡层16进行清洁，最后再次使用一次臭氧对所述过渡层16进行清洁。
步骤S46，在所述防护层上形成半导体层，其中，所述半导体层填充所述间隙，所述半导体层分别与所述漏极和源极电连接。
具体的，请参阅图14，通过溅射法在防护层上形成半导体材料，对半导体材料进行图形化处理形成半导体层19。溅射所使用的靶材可以为多种金属氧化物半导体。诸如基于铟锡镓锌氧化物(InSnGaZnO)的材料的四元金属氧化物、诸如基于铟镓锌氧化物(InGaZnO)的材料的三元金属氧化物、以及诸如基于铟锌氧化物(InZnO)的材料的二元金属氧化物、以及诸如基于铟氧化物(InO)的材料、基于锡氧化物(SnO)的材料、或者基于锌氧化物(ZnO)的材料的一元金属氧化物等等。
需要说明的是，本申请不对半导体层19与间隙171中的填充量进行限定，但需要保障半导体层19分别与源极18和漏极17连接。
在一些实施例中，为了便于所述薄膜晶体管100在例如显示面板300中的应用，制作薄膜晶体管100的方法还包括在所述层间绝缘层222、漏极17和源极18上依次形成钝化层20和平坦化层21，其中，所述平坦化层21远离所述基板11的一表面与所述基板11远离所述平坦化层21的一表面平行。
请参阅图4，本申请实施例提供的显示面板300包括所述薄膜晶体管100、阳极31、像素定义层32和支撑层33。所述阳极31与所述漏极17电连接。当所述薄膜晶体管100中的所述漏极17上叠置钝化层20和平坦化层21时，所述钝化层20设置第一孔201，所述平坦化层21设置第二孔211，所述阳极31叠置于所述平坦化层21，且所述阳极31依次穿过所述第二孔211和第一孔201与所述薄膜晶体管100的所述漏极17电连接。
所述在所述钝化层20设置第一孔201，以及在所述平坦化层21设置第二孔211的一种可选的方式为，对所述钝化层20和平坦化层21进行图案化处理以形成所述第一孔201和第二孔211。具体的，在所述平坦化层21上形成一层光刻胶，采用掩膜板对光刻胶进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，所述光刻胶不保留区域为所述第二孔211的上方区域，通过刻蚀工艺刻蚀掉光刻胶不保留区域的平坦化层21和钝化层20，剥离剩余的光刻胶，形成所述第二孔211和第一孔201。
需要说明的是，所述薄膜晶体管100包括电容22时，所述钝化层20和平坦化层21可延伸至所述电容22上。
需要说明的是，本申请的说明书及其附图中给出了本申请的较佳的实施例，但是，本申请可以通过许多不同的形式来实现，并不限于本说明书所描述的实施例，这些实施例不作为对本申请内容的额外限制，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。并且，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本申请说明书记载的范围；进一步地，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (15)

1.一种薄膜晶体管，其特征在于，包括：
基板；
栅极，叠置于所述基板；
绝缘层，叠置于所述栅极；
防护层，叠置于所述绝缘层，所述防护层绝缘；
漏极；
源极，所述源极与所述漏极之间具有间隙，所述防护层于所述间隙处背向所述基板的一表面平坦；
半导体层，叠置于所述防护层，且所述半导体层填充所述间隙，所述半导体层分别与所述漏极和源极电连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，还包括过渡层，所述过渡层叠置于所述绝缘层并与所述防护层并列，所述过渡层设置通孔，所述通孔与所述间隙相对应，所述防护层位于所述通孔。
3.根据权利要求1所述的薄膜晶体管，其特征在于，还包括过渡层，所述过渡层叠置于所述绝缘层，所述防护层叠置于所述过渡层，所述防护层对应于所述间隙处设置。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述漏极和所述源极中至少一个至少部分叠置于所述防护层，
或者，
所述漏极和所述源极均与所述防护层在正投影方向上不重合。
5.根据权利要求2或3所述的薄膜晶体管，其特征在于，所述过渡层包括非晶硅，所述防护层包括非晶硅的氧化物。
6.根据权利要求1-4任意一项所述的薄膜晶体管，其特征在于，还包括屏蔽层，所述屏蔽层叠置于所述基板，所述栅极叠置于所述屏蔽层。
7.根据权利要求1-4任意一项所述的薄膜晶体管，其特征在于，还包括钝化层和平坦化层；
所述钝化层和平坦化层依次叠置于所述漏极、半导体层和源极；
所述平坦化层远离所述基板的一表面与所述基板远离所述平坦化层的一表面平行。
8.根据权利要求1-4任意一项所述的薄膜晶体管，其特征在于，还包括电容，所述电容叠置于所述基板，所述电容与所述源极或者漏极电连接。
9.一种显示面板，其特征在于，包括：
如权利要求1-8中任意一项所述的薄膜晶体管；
阳极，与所述薄膜晶体管的漏极电连接；
像素定义层，叠置于所述阳极，所述像素定义层设置像素口，以使所述阳极于所述像素口处裸露；
支撑层，叠置于所述像素定义层。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
11.一种制作薄膜晶体管的方法，其特征在于，包括：
在基板上依次形成栅极和绝缘层；
在所述绝缘层上形成过渡层；
形成电极层；
对所述电极层进行图案化处理，获得漏极、源极，以及漏极和源极之间的间隙；
于所述间隙处，对所述过渡层远离所述基板的一表面进行平坦化处理，形成防护层；
在所述防护层上形成半导体层，其中，所述半导体层填充所述间隙，所述半导体层分别与所述漏极和源极电连接。
12.根据权利要求11所述的方法，其特征在于，所述过渡层包括非晶硅，所述防护层包括非晶硅的氧化物，所述于所述间隙处，对所述过渡层远离所述基板的一表面进行平坦化处理，形成防护层的步骤，进一步包括：
于所述间隙处，对所述过渡层进行氧化处理形成所述防护层。
13.根据权利要求11或12任意一项所述的方法，其特征在于，所述于所述间隙处，对所述过渡层远离所述基板的一表面进行平坦化处理，形成防护层的步骤之前，所述方法还包括：
于所述间隙处，使用臭氧和/或氢氟酸对所述过渡层进行清洁。
14.根据权利要求11或12任意一项所述的方法，其特征在于，所述在基板上形成依次形成栅极和绝缘层的步骤，进一步包括：
在所述基板上形成屏蔽层；
在所述屏蔽层上依次形成所述栅极和绝缘层。
15.根据权利要求11或12任意一项所述的方法，其特征在于，还包括：
在所述漏极、半导体层和源极上依次形成钝化层和平坦化层，其中，所述平坦化层远离所述基板的一表面与所述基板远离所述平坦化层的一表面平行。
CN202110368815.5A 2021-04-06 2021-04-06 一种薄膜晶体管、显示面板以及显示装置 Pending CN115188824A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110368815.5A CN115188824A (zh) 2021-04-06 2021-04-06 一种薄膜晶体管、显示面板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110368815.5A CN115188824A (zh) 2021-04-06 2021-04-06 一种薄膜晶体管、显示面板以及显示装置

Publications (1)

Publication Number Publication Date
CN115188824A true CN115188824A (zh) 2022-10-14

Family

ID=83511595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110368815.5A Pending CN115188824A (zh) 2021-04-06 2021-04-06 一种薄膜晶体管、显示面板以及显示装置

Country Status (1)

Country Link
CN (1) CN115188824A (zh)

Similar Documents

Publication Publication Date Title
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
CN102456696B (zh) 显示装置及其制造方法
US9666602B2 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
TWI538210B (zh) 半導體裝置及其製造方法
JP2020532876A (ja) Ｔｆｔ基板とその製造方法、及びｏｌｅｄパネルの製造方法
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
CN103456793A (zh) 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
US7616267B2 (en) Pixel structure for flat panel display
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
KR20140067600A (ko) 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
KR20150007000A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
KR101947007B1 (ko) 디스플레이 장치 및 그 제조 방법
US8071977B2 (en) Thin film transistor array panel and manufacturing method thereof
TWI559554B (zh) 半導體裝置及其製造方法
CN110085606B (zh) 阵列基板及其制备方法
CN115188824A (zh) 一种薄膜晶体管、显示面板以及显示装置
TW201349507A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination