CN115172472B - 快恢复二极管 - Google Patents
快恢复二极管 Download PDFInfo
- Publication number
- CN115172472B CN115172472B CN202210966361.6A CN202210966361A CN115172472B CN 115172472 B CN115172472 B CN 115172472B CN 202210966361 A CN202210966361 A CN 202210966361A CN 115172472 B CN115172472 B CN 115172472B
- Authority
- CN
- China
- Prior art keywords
- region
- electrode
- electrode region
- gate
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 100
- 230000002441 reversible effect Effects 0.000 claims abstract description 72
- 230000000630 rising effect Effects 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 6
- 238000006073 displacement reaction Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000035945 sensitivity Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种快恢复二极管包括：第一导电类型的第一电极区，第二导电类型的第二电极区和悬浮电极区。第二电极区和悬浮电极区之间间隔有第一导电类型的沟道区；第一栅极结构覆盖沟道区并形成MOS晶体管。第一电极区和第二电极区相接触形成第一二极管。第一电极区和悬浮电极区相接触形成第二二极管。第一栅极结构通过可调节电阻和第二电极相连。在反向恢复过程的反向偏压逐渐上升阶段，MOS晶体管导通，悬浮电极区和第二电极区电连接，第一二极管和第二二极管呈并联结构并都正向导通。本发明能改善并调节FRD的反向恢复软度而且能在保持FRD的结构不变时，使用户直接在电路层面调节器件的反向恢复软度，能为优化模块或系统提供更多的自由度。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种快恢复二极管(FASTRECOVERED DIODE，FRD)。
背景技术
FRD反向恢复的软度在应用中有着重大的影响，反向恢复电流下降速率过大会在电路中产生电压的过冲，以及电流的纹波。需要在FRD导通时提高注入效率或改变少子寿命来优化软度，这通常意味着更多的反向恢复电荷。这些优化过程一般是在芯片层面完成，所以模块或终端用户无法对FRD的特性做进一步的控制。
发明内容
本发明所要解决的技术问题是提供一种快恢复二极管，能改善并调节器件的反向恢复软度而且能在保持快恢复二极管的结构不变的条件下，使用户直接在电路层面调节器件的反向恢复软度，能为优化模块或系统提供更多的自由度。
本发明提供的快恢复二极管包括：
由第一导电类型的第一掺杂区组成的第一电极区。
由第二导电类型第二掺杂区组成的第二电极区。
由第二导电类型的第三掺杂区组成的悬浮电极区。
所述第二电极区和所述悬浮电极区之间间隔有由第一导电类型的第四掺杂区组成的沟道区；第一栅极结构覆盖所述沟道区并用于形成导通所述第二电极区和所述悬浮电极区之间的导电沟道，由所述第二电极区、所述沟道区、所述悬浮电极区和所述第一栅极结构组成MOS晶体管。
所述第一电极区和所述第二电极区相接触形成第一二极管。
所述第一电极区和所述悬浮电极区相接触形成第二二极管。
所述第一电极区和第一电极相连。
所述第二电极区和第二电极相连。
所述第一栅极结构通过可调节电阻和所述第二电极相连。
在反向恢复过程中会出现反向偏压逐渐上升阶段，在所述反向偏压逐渐上升阶段中，所述MOS晶体管的MOS电容会形成位移电流，所述位移电流流过栅极电阻使所述第一栅极结构和所述沟道区之间产生偏压并使所述MOS晶体管导通，从而使所述悬浮电极区和所述第二电极区电连接，所述悬浮电极区向所述第一电极区注入额外第二导电类型电荷电流，从而降低反向恢复电流的下降速率，改善所述快恢复二极管的反向恢复软度；
所述栅极电阻由所述第一栅极结构的寄生电阻和所述可调节电阻串联形成，通过调节所述可调节电阻调节所述MOS晶体管导通时的沟道载流子数量，从而调节所述快恢复二极管的反向恢复软度。
进一步的改进是，所述沟道区的所述第四掺杂区和所述第一电极区的所述第一掺杂区的工艺条件相同且接触形成一个一整体结构。
进一步的改进是，一个所述第一二极管和一个以上的所述第二二极管并联，各所述第二二极管和所述第一二极管之间都设置有一个所述MOS晶体管和一个所述可调节电阻。
进一步的改进是，所述第一栅极结构为平面栅，包括形成于所述沟道区顶部表面上的栅介质层和栅极导电材料层。
进一步的改进是，所述第一栅极结构为沟槽栅，包括栅极沟槽、形成于所述栅极沟槽内侧表面的栅介质层和填充于所述栅极沟槽中的栅极导电材料层。
所述栅极沟槽穿过所述第二电极区和所述悬浮电极区之间的区域，且所述栅极沟槽的两侧面分别覆盖所述第二电极区和所述悬浮电极区，所述沟道区位于所述第二电极区和所述悬浮电极区的底部且将所述栅极沟槽包覆。
进一步的改进是，所述栅介质层为栅氧化层或者高介电常数层；
所述栅极导电材料层为多晶硅栅或者金属栅。
进一步的改进是，所述第二电极区和所述悬浮电极区都位于所述第一掺杂区中，所述第一掺杂区形成于半导体衬底中。
所述第一电极由位于所述第一掺杂区背面的背面金属层组成或者所述第一电极由位于所述第一掺杂区正面的图形化后的正面金属层组成。
所述第二电极由图形化后的所述正面金属层组成，所述第二电极通过接触孔连接所述第二电极区；所述接触孔穿过层间膜。
所述悬浮电极区和所述正面金属层之间通过所述层间膜隔离。
进一步的改进是，所述快恢复二极管封装在芯片内部，所述可调节电阻集成在所述快恢复二极管的芯片内部或者设置在所述快恢复二极管的芯片外部。
进一步的改进是，所述MOS晶体管的沟道区的长度、宽度以及掺杂浓度根据调节所述快恢复二极管的反向恢复软度的敏感度的需要进行设置。
进一步的改进是，第一导电类型为N型，第二导电类型为P型，第一电极区为阴极区，第二电极区为阳极区。
或者，第一导电类型为P型，第二导电类型为N型，第一电极区为阳极区，第二电极区为阴极区。
本发明在组成快恢复二极管的主体结构的第一二极管的基础上，还设置了通过MOS晶体管和第一二极管并联的第二二极管，第二二极管具有悬浮电极区，悬浮电极区的电压通过MOS晶体管控制，在反向恢复过程中的反向偏压逐渐上升阶段，MOS晶体管会导通，悬浮电极区会和第一二极管的第二电极区相连接，故悬浮电极区会和第二电极区一起向第一电极区注入第二导电类型电荷并从而形成第二导电类型电荷电流，其中悬浮电极区注入的第二导电类型电荷电流为额外增加的第二导电类型电荷电流，增加第二导电类型电荷电流后，会延缓反向恢复过程，故会增加器件反向恢复的软度。
本发明中，在反向恢复过程中的反向偏压逐渐上升阶段中悬浮电极区向第一电极区注入额外第二导电类型电荷电流的大小和栅极电阻相关，而通过设置可调节电阻则能调节栅极电阻，最后能调节悬浮电极区向第一电极区注入额外第二导电类型电荷电流的大小并从而能调节反向恢复软度；而可调节电阻的大小能够在芯片制作完成之后调节，故本发明能使用户直接在电路层面调节器件的反向恢复软度，能为优化模块或系统提供更多的自由度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例快恢复二极管的结构示意图；
图2是图1对应的电路图；
图3是图1本发明实施例快恢复二极管在正向导通时电流路径示意图；
图4是本发明实施例快恢复二极管在两种不同栅极电阻下的反向恢复波形图；
图5是图4中栅极电阻较小时对应的反向恢复波形图。
具体实施方式
如图1所示，是本发明实施例快恢复二极管的结构示意图；图2是图1对应的电路图；本发明实施例快恢复二极管包括：
由第一导电类型的第一掺杂区组成的第一电极区101。
由第二导电类型第二掺杂区组成的第二电极区102。
由第二导电类型的第三掺杂区组成的悬浮电极区103。
所述第二电极区102和所述悬浮电极区103之间间隔有由第一导电类型的第四掺杂区组成的沟道区101a；第一栅极结构覆盖所述沟道区101a并用于形成导通所述第二电极区102和所述悬浮电极区103之间的导电沟道，由所述第二电极区102、所述沟道区101a、所述悬浮电极区103和所述第一栅极结构组成MOS晶体管203。
本发明实施例中，所述沟道区101a的所述第四掺杂区和所述第一电极区101的所述第一掺杂区的工艺条件相同且接触形成一个一整体结构。
所述第一电极区101和所述第二电极区102相接触形成第一二极管201。
所述第一电极区101和所述悬浮电极区103相接触形成第二二极管202。
所述第一电极区101和第一电极相连。
所述第二电极区102和第二电极相连。
所述第一栅极结构通过可调节电阻204和所述第二电极相连。
本发明实施例中，所述第二电极区102和所述悬浮电极区103都位于所述第一掺杂区中，所述第一掺杂区形成于半导体衬底中。所述半导体衬底通常采用硅衬底。
所述第一电极由位于所述第一掺杂区背面的背面金属层(未显示)组成。在其他实施例中也能为：所述第一电极由位于所述第一掺杂区正面的图形化后的正面金属层108组成。
所述第二电极由图形化后的正面金属层108组成，所述第二电极通过接触孔107连接所述第二电极区102；所述接触孔107穿过层间膜106。
所述悬浮电极区103和所述正面金属层108之间通过所述层间膜106隔离。
在反向恢复过程中会出现反向偏压逐渐上升阶段，在所述反向偏压逐渐上升阶段中，所述MOS晶体管203的MOS电容会形成位移电流，所述位移电流流过栅极电阻使所述第一栅极结构和所述沟道区之间产生偏压并使所述MOS晶体管203导通，从而使所述悬浮电极区103和所述第二电极区102电连接，所述悬浮电极区103向所述第一电极区注入额外第二导电类型电荷电流，从而降低反向恢复电流的下降速率，改善所述快恢复二极管的反向恢复软度；
所述栅极电阻由所述第一栅极结构的寄生电阻和所述可调节电阻204串联形成，通过调节所述可调节电阻204调节所述MOS晶体管203导通时的沟道载流子数量，从而调节所述快恢复二极管的反向恢复软度。
如图3所示，箭头线301表示沟道电流，沟道电流301使所述悬浮电极区103和所述第二电极区102电连接；箭头线302表示所述第一二极管201的向所述第一电极区101的注入电荷电流；箭头线303表示所述第二二极管202的所述悬浮电极区103向所述第一电极区101的注入电荷电流。和现有结构相比，本发明实施例能多出箭头线303对应的注入电荷电流。
本发明实施例中，所述MOS晶体管仅会在反向恢复过程中的所述反向偏压逐渐上升阶段才会导通，在所述快恢复二极管处于静态导通和静态关断时都不导通。
本发明实施例中，一个所述第一二极管201和一个所述第二二极管202并联。在其他实施例中也能为：一个所述第一二极管201和两个以上的所述第二二极管202并联，各所述第二二极管202和所述第一二极管201之间都设置有一个所述MOS晶体管203和一个所述可调节电阻204。
本发明实施例中，所述第一栅极结构为平面栅，包括形成于所述沟道区101a顶部表面上的栅介质层104和栅极导电材料层105。
在其他实施例中也能为：所述第一栅极结构为沟槽栅，包括栅极沟槽、形成于所述栅极沟槽内侧表面的栅介质层104和填充于所述栅极沟槽中的栅极导电材料层105。所述栅极沟槽穿过所述第二电极区102和所述悬浮电极区103之间的区域，且所述栅极沟槽的两侧面分别覆盖所述第二电极区102和所述悬浮电极区103，所述沟道区101a位于所述第二电极区102和所述悬浮电极区103的底部且将所述栅极沟槽包覆。
在一些实施例中，所述栅介质层104为栅氧化层或者高介电常数层；所述栅极导电材料层105为多晶硅栅或者金属栅。
本发明实施例中，所述快恢复二极管封装在芯片内部，所述可调节电阻204集成在所述快恢复二极管的芯片内部或者设置在所述快恢复二极管的芯片外部。图2中，所述快恢复二极管的主体结构单独用虚线框205框出，虚线框205中的结构是在芯片制造过程中确定，制造完成后，虚线框205内部的结构不能在改变。所述可调节电阻204则在芯片制造完成之后，阻值还能调节。
在一些实施例中，调节所述快恢复二极管的反向恢复软度的敏感度和所述MOS晶体管203的沟道区101a的长度、宽度以及掺杂浓度有关，故能预先根据调节所述快恢复二极管的反向恢复软度的敏感度的需要对所述MOS晶体管203的沟道区101a的长度、宽度以及掺杂浓度进行设置，这样在芯片制造过程中就能直接制造所需要的对所述MOS晶体管203的沟道区101a的长度、宽度以及掺杂浓度。
本发明实施例中，第一导电类型为N型，第二导电类型为P型，第一电极区101为阴极区，第二电极区102为阳极区。在其他实施例中也能为：第一导电类型为P型，第二导电类型为N型，第一电极区101为阳极区，第二电极区102为阴极区。
本发明实施例在组成快恢复二极管的主体结构的第一二极管201的基础上，还设置了通过MOS晶体管203和第一二极管201并联的第二二极管202，第二二极管202具有悬浮电极区103，悬浮电极区103的电压通过MOS晶体管203控制，在反向恢复过程中的反向偏压逐渐上升阶段，MOS晶体管203会导通，悬浮电极区103会和第一二极管201的第二电极区102相连接，故悬浮电极区103会和第二电极区102一起向第一电极区注入第二导电类型电荷并从而形成第二导电类型电荷电流，其中悬浮电极区103注入的第二导电类型电荷电流为额外增加的第二导电类型电荷电流，增加第二导电类型电荷电流后，会延缓反向恢复过程，故会增加器件反向恢复的软度。
本发明实施例中，在反向恢复过程中的反向偏压逐渐上升阶段中悬浮电极区103向第一电极区注入额外第二导电类型电荷电流的大小和栅极电阻相关，而通过设置可调节电阻204则能调节栅极电阻，最后能调节悬浮电极区103向第一电极区注入额外第二导电类型电荷电流的大小并从而能调节反向恢复软度；而可调节电阻204的大小能够在芯片制作完成之后调节，故本发明实施例能使用户直接在电路层面调节器件的反向恢复软度，能为优化模块或系统提供更多的自由度。
如图4是本发明实施例快恢复二极管在两种不同栅极电阻下的反向恢复波形图；图5是图4中栅极电阻较小时对应的反向恢复波形图。其中：
曲线401表示栅极电阻为0.1ohm时的反向恢复电流随时间变化的曲线；
曲线402表示栅极电阻为0.1ohm时的反向偏压随时间变化的曲线；
曲线403表示栅极电阻为100ohm时的反向恢复电流随时间变化的曲线；
曲线404表示栅极电阻为100ohm时的反向偏压随时间变化的曲线。本发明实施例中，由于第一导电类型为N型，第二导电类型为P型，第一电极区101为阴极区，第二电极区102为阳极区，所述第一电极为阴极，所述第二电极为阳极，所述反向偏压为所述第一电极到所述第二电极之间的电压即所述阴极到所述阳极之间的偏压，当所述阳极接地时，所述反向偏压即为所述阴极电压。
比较曲线401和403可以看出，栅极电阻较小时，反向恢复电流变化更加缓慢，反向恢复较软；比较曲线402和404可以看出，反向恢复较软时，所述反向偏压的波形也较为平缓，而曲线404中的所述反向偏压的波形变化剧烈，所述反向偏压的波形变化剧烈区域位于虚线圈405所示区域中。
所以，本发明实施例中通过调节栅极电阻能调节器件的反向恢复软度。这是因为：
反向恢复过程中会出现反向偏压逐渐上升阶段，反向偏压逐渐上升阶段如图5的虚线圈406所示，虚线圈406所示区域中，所述第一电压会逐渐增加，所述第一电压随时间变化时，会所述MOS晶体管203的MOS电容形成位移电流，所述位移电流流过栅极电阻使所述第一栅极结构和所述沟道区101a之间产生偏压并使所述MOS晶体管203导通，从而使所述悬浮电极区103和所述第二电极区102电连接，所述悬浮电极区103向所述第一电极区注入额外第二导电类型电荷电流即空穴电流，注入的空穴将有效的延缓反向恢复中的电流变化速率，从而降低反向恢复电流的下降速率，改善所述快恢复二极管的反向恢复软度；而且所述第一栅极结构和所述沟道区101a之间的有效偏压受到栅极电阻的控制，栅极电阻能通过可调节电阻204调节，当栅极电阻降低时，所述有效偏压会增加，图3中对应的沟道电流301会增加，所述悬浮电极区103所获得的实际电压也会增加，故悬浮阳极区注入也会增加，从而使得反向恢复变得更软。所以，调节栅极电阻即可控制悬浮阳极注入空穴的量，从而控制电流恢复的速率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种快恢复二极管，其特征在于，包括：
由第一导电类型的第一掺杂区组成的第一电极区；
由第二导电类型第二掺杂区组成的第二电极区；
由第二导电类型的第三掺杂区组成的悬浮电极区；
所述第二电极区和所述悬浮电极区之间间隔有由第一导电类型的第四掺杂区组成的沟道区；第一栅极结构覆盖所述沟道区并用于形成导通所述第二电极区和所述悬浮电极区之间的导电沟道，由所述第二电极区、所述沟道区、所述悬浮电极区和所述第一栅极结构组成MOS晶体管；
所述第一电极区和所述第二电极区相接触形成第一二极管；
所述第一电极区和所述悬浮电极区相接触形成第二二极管；
所述第一电极区和第一电极相连；
所述第二电极区和第二电极相连；
所述第一栅极结构通过可调节电阻和所述第二电极相连；
在反向恢复过程中会出现反向偏压逐渐上升阶段，在所述反向偏压逐渐上升阶段中，所述MOS晶体管的MOS电容会形成位移电流，所述位移电流流过栅极电阻使所述第一栅极结构和所述沟道区之间产生偏压并使所述MOS晶体管导通，从而使所述悬浮电极区和所述第二电极区电连接，所述悬浮电极区向所述第一电极区注入额外第二导电类型电荷电流，从而降低反向恢复电流的下降速率，改善所述快恢复二极管的反向恢复软度；
所述栅极电阻由所述第一栅极结构的寄生电阻和所述可调节电阻串联形成，通过调节所述可调节电阻调节所述MOS晶体管导通时的沟道载流子数量，从而调节所述快恢复二极管的反向恢复软度。
2.如权利要求1所述的快恢复二极管，其特征在于：所述沟道区的所述第四掺杂区和所述第一电极区的所述第一掺杂区的工艺条件相同且接触形成一个一整体结构。
3.如权利要求1所述的快恢复二极管，其特征在于：一个所述第一二极管和一个以上的所述第二二极管并联，各所述第二二极管和所述第一二极管之间都设置有一个所述MOS晶体管和一个所述可调节电阻。
4.如权利要求1所述的快恢复二极管，其特征在于：所述第一栅极结构为平面栅，包括形成于所述沟道区顶部表面上的栅介质层和栅极导电材料层。
5.如权利要求1所述的快恢复二极管，其特征在于：所述第一栅极结构为沟槽栅，包括栅极沟槽、形成于所述栅极沟槽内侧表面的栅介质层和填充于所述栅极沟槽中的栅极导电材料层；
所述栅极沟槽穿过所述第二电极区和所述悬浮电极区之间的区域，且所述栅极沟槽的两侧面分别覆盖所述第二电极区和所述悬浮电极区，所述沟道区位于所述第二电极区和所述悬浮电极区的底部且将所述栅极沟槽包覆。
6.如权利要求4或5所述的快恢复二极管，其特征在于：所述栅介质层为栅氧化层或者高介电常数层；
所述栅极导电材料层为多晶硅栅或者金属栅。
7.如权利要求2所述的快恢复二极管，其特征在于：所述第二电极区和所述悬浮电极区都位于所述第一掺杂区中，所述第一掺杂区形成于半导体衬底中；
所述第一电极由位于所述第一掺杂区背面的背面金属层组成或者所述第一电极由位于所述第一掺杂区正面的图形化后的正面金属层组成；
所述第二电极由图形化后的所述正面金属层组成，所述第二电极通过接触孔连接所述第二电极区；所述接触孔穿过层间膜；
所述悬浮电极区和所述正面金属层之间通过所述层间膜隔离。
8.如权利要求7所述的快恢复二极管，其特征在于：所述快恢复二极管封装在芯片内部，所述可调节电阻集成在所述快恢复二极管的芯片内部或者设置在所述快恢复二极管的芯片外部。
9.如权利要求7所述的快恢复二极管，其特征在于：所述MOS晶体管的沟道区的长度、宽度以及掺杂浓度根据调节所述快恢复二极管的反向恢复软度的敏感度的需要进行设置。
10.如权利要求1所述的快恢复二极管，其特征在于：第一导电类型为N型，第二导电类型为P型，第一电极区为阴极区，第二电极区为阳极区；
或者，第一导电类型为P型，第二导电类型为N型，第一电极区为阳极区，第二电极区为阴极区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210966361.6A CN115172472B (zh) | 2022-08-12 | 2022-08-12 | 快恢复二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210966361.6A CN115172472B (zh) | 2022-08-12 | 2022-08-12 | 快恢复二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115172472A CN115172472A (zh) | 2022-10-11 |
| CN115172472B true CN115172472B (zh) | 2024-05-24 |
Family
ID=83479463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210966361.6A Active CN115172472B (zh) | 2022-08-12 | 2022-08-12 | 快恢复二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115172472B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122975A (zh) * | 2016-11-29 | 2018-06-05 | 深圳尚阳通科技有限公司 | 超结器件 |
| CN109755298A (zh) * | 2017-11-01 | 2019-05-14 | 苏州东微半导体有限公司 | 一种沟槽型igbt功率器件 |
| CN113451400A (zh) * | 2021-06-28 | 2021-09-28 | 宁波达新半导体有限公司 | 沟槽栅逆导型igbt器件 |
| CN114864574A (zh) * | 2022-03-26 | 2022-08-05 | 上海擎茂微电子科技有限公司 | Igbt器件 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8933506B2 (en) * | 2011-01-31 | 2015-01-13 | Alpha And Omega Semiconductor Incorporated | Diode structures with controlled injection efficiency for fast switching |
| US10593813B2 (en) * | 2017-06-22 | 2020-03-17 | Maxpower Semiconductor Inc. | Vertical rectifier with added intermediate region |
| JP6947915B6 (ja) * | 2017-11-01 | 2021-11-10 | 蘇州東微半導体股▲ふん▼有限公司 | Ｉｇｂｔパワーデバイス |
-
2022
- 2022-08-12 CN CN202210966361.6A patent/CN115172472B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122975A (zh) * | 2016-11-29 | 2018-06-05 | 深圳尚阳通科技有限公司 | 超结器件 |
| CN109755298A (zh) * | 2017-11-01 | 2019-05-14 | 苏州东微半导体有限公司 | 一种沟槽型igbt功率器件 |
| CN113451400A (zh) * | 2021-06-28 | 2021-09-28 | 宁波达新半导体有限公司 | 沟槽栅逆导型igbt器件 |
| CN114864574A (zh) * | 2022-03-26 | 2022-08-05 | 上海擎茂微电子科技有限公司 | Igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115172472A (zh) | 2022-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420247B2 (en) | Power LDMOS transistor | |
| US6462382B2 (en) | MOS type semiconductor apparatus | |
| US7235845B2 (en) | Power LDMOS transistor | |
| US9246355B2 (en) | MOS transistor device in common source configuration | |
| US9177950B2 (en) | Protective structure and method for producing a protective structure | |
| US4586064A (en) | DMOS with high-resistivity gate electrode | |
| EP0224269B1 (en) | Lateral insulated gate transistor with improved latch up immunity | |
| US9099522B2 (en) | Semiconductor device | |
| US8928084B2 (en) | ESD protection device and method of forming an ESD protection device | |
| US7952166B2 (en) | Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device | |
| KR20000035771A (ko) | 정전 방전동안에 기생 바이폴라 트랜지스터의 영향을감소시키는 회로 및 방법 | |
| CN104779303A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| EP0312097A1 (en) | Input protector device for semiconductor device | |
| JP5481562B2 (ja) | 接合型電界効果トランジスタおよびその製造方法 | |
| CN104638023A (zh) | 一种垂直型恒流二极管及其制造方法 | |
| KR20090066241A (ko) | 반도체 장치 | |
| US10163890B2 (en) | Semiconductor device | |
| JPH04283968A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN110190120B (zh) | 一种具有低开启过冲电流的横向绝缘栅双极型晶体管 | |
| SE455552B (sv) | Halvledaranordning innefattande en overspenningsskyddskrets | |
| CN115172472B (zh) | 快恢复二极管 | |
| US3638081A (en) | Integrated circuit having lightly doped expitaxial collector layer surrounding base and emitter elements and heavily doped buried collector larger in contact with the base element | |
| US7910995B2 (en) | Structure and method for semiconductor power devices | |
| EP0310112A2 (en) | Insulated gate transistor operable at a low drain-source voltage | |
| CN114864574A (zh) | Igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |