CN115172324A - 半导体结构及其形成方法、堆叠结构 - Google Patents

半导体结构及其形成方法、堆叠结构 Download PDF

Info

Publication number
CN115172324A
CN115172324A CN202110356149.3A CN202110356149A CN115172324A CN 115172324 A CN115172324 A CN 115172324A CN 202110356149 A CN202110356149 A CN 202110356149A CN 115172324 A CN115172324 A CN 115172324A
Authority
CN
China
Prior art keywords
layer
sub
insulating
barrier
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110356149.3A
Other languages
English (en)
Inventor
王路广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110356149.3A priority Critical patent/CN115172324A/zh
Priority to PCT/CN2021/109103 priority patent/WO2022205704A1/zh
Priority to US17/650,381 priority patent/US20220320005A1/en
Publication of CN115172324A publication Critical patent/CN115172324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构及其形成方法。其中，半导体结构包括：基片，包括衬底以及介质层，衬底具有相对设置的第一正面与第一背面，介质层位于第一正面；连通孔，贯通衬底，且延伸至介质层；第一绝缘层，位于连通孔内壁表面；保护阻挡层，位于第一绝缘层表面，且接地；第二绝缘层，位于保护阻挡层表面；连通结构，位于第二绝缘层表面，且填满连通孔。本申请可以有效避免各个连通结构之间以及连通结构与周围半导体器件之间信号耦合。

Description

半导体结构及其形成方法、堆叠结构
技术领域
本申请涉及集成电路技术领域，特别是涉及一种半导体结构及其形成方法、堆叠结构。
背景技术
硅通孔(TSV)技术是三维集成电路中堆叠芯片实现互连的一种技术方案。由能够在三维方向有效地实现芯片堆叠，从而制造出结构更复杂、性能更强大、更具成本效率的电子器件，TSV技术成为了目前电子封装技术中最引人注目的一种技术。
然而，由于TSV结构的传输信号的电磁场存在，TSV结构之间的噪声耦合相当严重。特别是在高密度TSV结构阵列中，受耦合电容和耦合电感的影响，已成为影响TSV结构电性能的主要因素。
发明内容
基于此，有必要提供一种能够降低TSV结构之间的噪声信号耦合的半导体结构及其形成方法、堆叠结构。
一种半导体结构，包括：
基片，包括衬底以及介质层，所述衬底具有相对设置的第一正面与第一背面，所述介质层位于所述第一正面；
连通孔，贯通所述衬底，且延伸至所述介质层；
第一绝缘层，位于所述连通孔内壁表面；
保护阻挡层，位于所述第一绝缘层表面，且接地；
第二绝缘层，位于所述保护阻挡层表面；
连通结构，位于所述第二绝缘层表面，且填满所述连通孔。
在其中一个是实施例中，所述介质层内设有金属层，所述保护阻挡层通过所述金属层接地。
在其中一个是实施例中，所述介质层内还设有连接线，所述连接线连接所述保护阻挡层与所述金属层，所述金属层、连接线及保护阻挡层共同构成电磁屏蔽环。
在其中一个是实施例中，所述介质层内还设有绝缘结构，所述绝缘结构将所述连接线以及所述保护阻挡层绝缘封闭。
在其中一个是实施例中，所述绝缘结构包括第一绝缘部以及第二绝缘部，所述第一绝缘部位于所述连接线与所述第二绝缘部之间，所述第二绝缘部将所述连接线以及所述保护阻挡层绝缘封闭。
在其中一个是实施例中，所述第二绝缘层包括间隔设置的第一子绝缘层与第二子绝缘层，所述保护阻挡层、所述第一子绝缘层、所述连通结构以及所述第二子绝缘层围设形成空气间隙。
在其中一个是实施例中，所述空气间隙贯穿所述衬底与所述介质层的交界面。
在其中一个是实施例中，所述空气间隙的与所述介质层相对的部分的宽度小于与所述衬底相对的部分的宽度。
在其中一个是实施例中，所述连通结构包括阻挡层与导电结构，所述阻挡层包括相互连接的第一子阻挡层与第二子阻挡层，所述导电结构包括第一导电层与第二导电层，所述第一子阻挡层位于所述第一子绝缘层表面，所述第一导电层位于所述第一子阻挡层表面，所述第二子阻挡层位于所述第二子绝缘层表面，所述第二导电层位于所述第二子阻挡层表面，且填满所述连通孔，
所述第二导电层与所述第一导电层之间由所述第二子阻挡层间隔，或者，所述第二导电层与连接所述第一导电层。
在其中一个是实施例中，所述第二子阻挡层的厚度大于所述第一子阻挡层的厚度。
一种半导体结构的形成方法，包括：
提供基片，所述基片包括衬底以及介质基层，所述衬底具有相对设置的第一正面与第一背面，所述介质基层位于所述第一正面，所述基片内形成连通孔，所述连通孔贯通所述衬底，且延伸至所述介质基层；
于所述连通孔内形成第一绝缘层、保护阻挡层、第二绝缘层以及连通结构，
所述第一绝缘层位于所述连通孔内壁表面；
所述保护阻挡层位于所述第一绝缘层表面；
所述第二绝缘层位于所述保护阻挡层表面；
所述连通结构位于所述第二绝缘层表面，且填满所述连通孔；
其中，所述介质基层被去除部分，以使得所述保护阻挡层接地，剩余的介质基层构成介质层。
在其中一个是实施例中，所述连通孔自所述第一背面刻蚀形成。
在其中一个是实施例中，所述介质基层设有金属层，所述保护阻挡层通过所述金属层接地。
在其中一个是实施例中，所述介质基层具有第二正面，所述第二正面远离所述第一正面；
所述于所述连通孔内形成第一绝缘层、保护阻挡层、第二绝缘层以及连通结构，包括：
于所述连通孔内壁表面形成第一绝缘基层；
于所述第一绝缘基层表面形成保护阻挡基层；
于所述保护阻挡基层表面形成第二绝缘层；
于所述第二绝缘层表面形成连通结构；
自所述介质基层的第二正面刻蚀所述介质基层以及所述第一绝缘基层以形成沟槽，所述沟槽暴露所述保护阻挡基层以及所述金属层，剩余所述介质基层构成介质层，剩余的所述第一绝缘基层构成第一绝缘层；
于所述沟槽内形成连接基线；
去除部分连接基线以及部分所述保护阻挡基层，剩余的所述连接基线构成连接线，剩余的所述保护阻挡基层构成保护阻挡层，所述连接线连接所述保护阻挡层与所述金属层。
在其中一个是实施例中，所述去除部分连接基线以及部分所述保护阻挡基层，包括：
于所述连接基线表面形成第一绝缘初始结构，所述第一绝缘初始结构填满所述沟槽；
去除部分第一绝缘初始结构，以暴露部分所述连接基线，剩余的第一绝缘初始结构构成第一绝缘部，所述第一绝缘部与所述第二正面的距离大于所述连通结构与所述第二正面的距离；
去除所述第一绝缘部与所述第二正面之间的所述连接基线以及所述保护阻挡基层，剩余的所述连接基线构成连接线，剩余的所述保护阻挡基层构成保护阻挡层；
于所述沟槽内形成第二绝缘部，所述第二绝缘部与所述第一绝缘部构成绝缘结构。
在其中一个是实施例中，所述第二绝缘层包括间隔设置的第一子绝缘层与第二子绝缘层，所述保护阻挡层、所述第一子绝缘层、所述连通结构以及所述第二子绝缘层围设形成空气间隙。
在其中一个是实施例中，所述空气间隙贯穿所述衬底与所述介质层的交界面。
在其中一个是实施例中，所述于所述保护阻挡基层表面形成第二绝缘层，包括：
于所述保护阻挡基层表面形成初级绝缘层，所述初级绝缘层包括侧壁部；
于所述初级绝缘层表面形成初级阻挡层；
于所述初级阻挡层表面形成初级导电层；
去除部分所述初级导电层以及部分所述初级阻挡层，以暴露部分所述侧壁部，剩余的所述初级导电层构成第一导电层，剩余的所述初级阻挡层构成所述第一子阻挡层；
去除部分所述侧壁部，剩余的所述初级绝缘层构成第一子绝缘层，所述第一子绝缘层与所述连通孔的开口的距离大于所述第一子阻挡层与所述连通孔的开口的距离；
于所述保护阻挡基层表面形成第二子绝缘层，所述第二子绝缘层与所述第一子绝缘层构成所述第二绝缘层；
所述于所述第二绝缘层表面形成连通结构，包括：
于所述第二子绝缘层表面、所述第一子阻挡层表面以及所述第一导电层表面形成第二子阻挡层，所述第二子阻挡层以及所述第一子阻挡层构成所述阻挡层；
于所述第二子阻挡层表面形成第二导电层，所述第二导电层与所述第一导电层构成所述导电结构，所述导电结构与所述阻挡层构成所述连通结构。
在其中一个是实施例中，所述第二子阻挡层的厚度大于所述第一子阻挡层的厚度。
一种堆叠结构，基于上述任一项所述的半导体结构加工形成。
上述半导体结构及其形成方法，一方面，位于连通孔内的保护阻挡层用于阻止连通结构内的金属等粒子在退火过程中变大，从而抑制热应力，另一方面位于连通孔内的保护阻挡层进行接地，从而使其在进行抑制应力的同时，还在连通结构外围形成电磁屏蔽环，从而有效避免各个连通结构之间以及连通结构与周围半导体器件之间信号耦合。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的形成方法的流程图；
图2为一实施例中提供的于所述连通孔内形成第一绝缘层、保护阻挡层、第二绝缘层以及连通结构的流程图；
图3为一实施例中提供的去除部分连接基线以及部分所述保护阻挡基层的流程图；
图4为一实施例中提供的于所述保护阻挡基层表面形成第二绝缘层的流程图；
图5-图23为半导体结构制作过程中的结构示意图；
图24-图27为不同实施例中的半导体结构示意图；
图28、图29为不同实施例中的用于进行堆叠而经过加工后的半导体结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。
在一个实施例中，请参阅图1，提供一种半导体结构的形成方法，包括：
步骤S100，提供基片100，基片100包括衬底110以及介质基层121，衬底110具有相对设置的第一正面110a与第一背面110b，介质基层121位于第一正面110a，基片100内形成连通孔100a，连通孔100a贯通衬底110，且延伸至介质基层121，请参阅图5；
步骤S200，于连通孔100a内壁表面形成第一绝缘层200、保护阻挡层300、第二绝缘层400以及连通结构500，保护阻挡层300接地，第一绝缘层200位于连通孔100a内壁表面；保护阻挡层300位于第一绝缘层200表面；第二绝缘层400位于保护阻挡层300表面；连通结构500位于第二绝缘层400表面，且填满连通孔100a；其中，介质基层121被去除部分，以使得保护阻挡层300接地，剩余的介质基层121构成介质层120，请参阅图24。
在步骤S100中，衬底110可以包括但不限于为硅衬底。衬底110靠近介质基层121一侧可以形成有浅沟槽隔离结构600。浅沟槽隔离结构600将衬底110隔离成多个有源区。有源区用于形成各种半导体器件。
介质基层121可以包括但不限于为氧化物层(如二氧化硅层等)。介质基层121内可以形成有电连接有源区的互连通孔结构以及金属层，从而将半导体器件的信号向外引出，或者为半导体器件提供外部信号。
连通孔100a内用于形成连通结构500。当多个半导体结构形成的芯片堆叠时，各个芯片的相应连通孔100a对准，从而使得各个相应连通孔100a内的连通结构500电连接，从而在各个芯片之间实现互连。
在步骤S200中，第一绝缘层200位于保护阻挡层300与连通孔100a内壁之间，进而实现保护阻挡层300与衬底110之间的电隔离。第一绝缘层200的材料可以为二氧化硅等。其与介质基层121的材料可以相同，也可以不同。
第一绝缘层200的材料可以为二氧化硅等。
保护阻挡层300的材料可以为钽(Ta)和/或氮化钽(TaN)等。并且，保护阻挡层300与地连接。
第二绝缘层400位于连通结构500与保护阻挡层300之间，进而实现连通结构500与保护阻挡层300之间的电隔离。第二绝缘层400的材料可以为二氧化硅等。其与第一绝缘层200的材料可以相同，也可以不同。
连通结构500为可以进行导电连通的结构，其可以包括多个膜层。当然，连通结构500也可以只包括一个膜层，本申请对此没有限制。
连通结构500形成后，通常要进行退火处理，以使得连通结构500内的金属等粒子尺寸更加均匀，从而降低电阻率、提高抗电迁移能力。但是，退火之后，连通结构500内的金属等粒子的晶粒尺寸明显变大，从而使其形成的结构表面就会变得粗糙，从而造成界面应力，进而增加漏电流的可能。
而保护阻挡层300材料可以为钽(Ta)和/或氮化钽(TaN)等可以有效抑制连通结构500内的金属等粒子在退火过程中变大的膜层，从而可以有效降低界面应力。同时，保护阻挡层300还可以防止连通结构500内的金属等粒子扩散至衬底110以及介质层120。
半导体结构通常包括多个连通结构500。由于连通结构500传输信号的电磁场存在，因此各个连通结构500之间容易受到噪声耦合影响。特别是在高密度连通结构500阵列中，更易受耦合电容和耦合电感的影响，从而影响连通结构500电性能。
在本实施例中，一方面，位于连通孔100b内的保护阻挡层300用于阻止连通结构500内的金属等粒子在退火过程中变大，从而抑制热应力。另一方面，位于连通孔100b内的保护阻挡层300进行接地，从而使其在进行抑制应力的同时，还在连通结构500外围形成电磁屏蔽环，从而有效避免各个连通结构500之间以及连通结构500与周围半导体器件之间信号耦合。
在一个实施例中，请参阅图5，连通孔100a自第一背面110b刻蚀形成。
作为示例，可以通过干法刻蚀的方法，自第一背面110b刻蚀图5所示的基片100的形成基础片，从而形成连通孔100a。
连通孔100的深度可以为20μm-150μm，其延伸至介质基层121内的深度可以为0.5μm-1μm。连通孔100的直径可以为3μm-50μm。连通孔100的深宽比(即深度与直径之比)可以为0.4-50。
由于衬底110的第一背面110b距离有源区内形成的半导体器件以及连接半导体器件的线路结构距离较远，因此本实施例可以有效防止在形成连通孔100a时，对有源区内形成半导体器件以及相关电路结构造成损伤。
在一个实施例中，请参阅图图18以及图25，介质基层121内设有金属层700。保护阻挡层300通过金属层700接地。
具体地，金属层700作用为用于将半导体器件内的信号引出或者引入外部信号。
本申请保护阻挡层300通过金属层700接地，从而可以简便有效地形成电磁屏蔽环。
在一个实施例中，介质基层122具有第二正面120a。第二正面120a远离衬底110的第一正面110a，请参阅图19。
请参阅图2，步骤S200包括：
步骤S210，于连通孔100a内壁表面形成第一绝缘基层210，请参阅图6；
步骤S220，于第一绝缘基层210表面形成保护阻挡基层310，请参阅图7；
步骤S230，于保护阻挡基层310表面形成第二绝缘层400，请参阅图14；
步骤S240，于第二绝缘层400表面形成连通结构500，请参阅图15或图16或图17或图18。
步骤S250，自介质基层122的第二正面120a刻蚀介质基层122以及第一绝缘基层210以形成沟槽120c，沟槽120c暴露保护阻挡基层310以及金属层700，剩余介质基层122构成介质层120，剩余的第一绝缘基层210构成第一绝缘层200，请参阅图19；
步骤S260，于沟槽120c内形成连接基线810，请参阅图20；
步骤S270，去除部分连接基线810以及部分保护阻挡基层310，剩余的连接基线810构成连接线800，剩余的保护阻挡基层310构成保护阻挡层300，连接线800连接保护阻挡层300与金属层700，请参阅图23。
在步骤S210中，可以通过基于硅烷(SiH4)或正硅酸乙酯(TEOS)的化学气相沉积(CVD)方法，在连通孔100a内壁形成二氧化硅膜层以作为第一绝缘基层210。第一绝缘基层210的厚度可以为0.2μm-2μm。
在步骤S220中，可以通过物理气相沉积(PVD)方法沉积并进一步形成保护阻挡基层310。初级阻挡层2111的材料可以为钽(Ta)和/或氮化钽(TaN)等，其厚度可以为0.05μm-0.1μm。
在步骤S230中，第二绝缘层400的材料可以与第一绝缘基层210相同。当然，第二绝缘层400与第一绝缘基层210也可以不相同。本申请对此并没有限制。
在步骤S240中，连通结构500的材料可以包括金属等。
在步骤S250中，可以通过干法刻蚀以形成沟槽120c。介质层120与第一绝缘层200可以选择相同的材料。
在步骤S260中，可以通过PVD沉积等方式，以形成连接基线810。连接基线810覆盖沟槽120c内壁的介质层120、金属层700以及保护阻挡基层310。
在步骤S270，保护阻挡层300与金属层700通过连接连接线800有效连接。
在本实施例中，利用连接线800将保护阻挡层300与金属层700连接，从而使得保护阻挡层300可以通过金属层700接地。
当然，在其他实施例中，也可以利用其它方式使得保护阻挡层300通过金属层700接地。例如，也可以自介质基层122的第二正面120a刻蚀介质基层122以及第一绝缘基层210以形成沟槽120c，然后再于沟槽120c内形成可以用于引出信号的金属层，从而使得护阻挡层300直接与金属层连接而通过其接地。
在一个实施例中，请参阅图3，步骤S270包括：
步骤S271，于连接基线810表面形成第一绝缘初始结构911，第一绝缘初始结构911填满沟槽120c，请参阅图21；
步骤S272，去除部分第一绝缘初始结构911，以暴露部分连接基线810，剩余的第一绝缘初始结构911构成第一绝缘部910，第一绝缘部910与第二正面120a的距离大于保护阻挡层300与第二正面120a的距离，请参阅图22；
步骤S273，去除第一绝缘部910与第二正面120a之间暴露出来的连接基线810以及保护阻挡基层310，剩余的连接基线810构成连接线800，剩余的保护阻挡基层310构成保护阻挡层300，请参阅图23；
步骤S274，于沟槽120c内形成第二绝缘部920，第二绝缘部920与第一绝缘部910构成绝缘结构900，请参阅图24。
在步骤S271中，可以首先于连接基线810表面沉积形成第一绝缘初始结构材料(如二氧化硅材料)，然后将其抛光而形成第一绝缘初始结构911。
在步骤S272中，去除部分第一绝缘初始结构911后，剩余的第一绝缘初始结构911构成第一绝缘部910。
此时，暴露的部分连接基线810为形成连接线800而需要去除的部分。
在步骤S273中，可以通过湿法腐蚀的方式将第一绝缘部910与第二正面120a之间的连接基线810以及保护阻挡基层310去除。此时第二子绝缘层420暴露出来。
在步骤S274中，可以首先于沟槽120c内沉积形成第二绝缘初始结构材料(如二氧化硅材料)，然后将其抛光而形成第二绝缘部920。第二绝缘部920以及第一绝缘部910构成的绝缘结构900。
在本实施例中，通过绝缘结构900将连接线800以及保护阻挡层300绝缘封闭，从而对保护阻挡层300进行稳定接地。此时，保护阻挡层300、连接线800以及金属层700共同形成电磁屏蔽环，以防止连通结构500对周边信号的干扰。
同时，在本实施例中，将连接线800以及保护阻挡层300绝缘封闭的绝缘结构900包括第二绝缘部920与第一绝缘部910。
当然，在其他实施例中，其还可以通过其他方法形成具有其他形式的结构，例如步骤S273之后，也可以将第一绝缘部910去除，然后再一次沉积并抛光而形成绝缘结构。
在一个实施例中，请参阅图24，第二绝缘层400包括间隔设置的第一子绝缘层410与第二子绝缘层420。保护阻挡层300、第一子绝缘层410、连通结构500以及第二子绝缘层420围设形成空气间隙100b。由于空气导热性差，因此本实施例形成的空气间隙100b可以有效防止连通结构500产生的热量扩散至其周围的半导体器件或者介质层等。
并且，此时空气间隙100b也可以有效隔离连通结构500与其周围的衬底110和/或介电层120，从而有效防止衬底110和/或介电层120由于受连通结构500热膨胀影响而发生应力形变，进而有效防止衬底110和/或介电层120产生界面裂纹现象。
在一个实施例中，请参阅图24，空气间隙100b贯穿衬底110与介质层120的交界面。
衬底110与介质层120的交界面处，容易受连通结构500热膨胀影响而发生应力形变，从而产生界面裂纹。
在本实施例中，空气间隙100b贯穿衬底110与介质层120的交界面，从而使得空气间隙100b将衬底110与介质层120的交界面与连通结构500隔离，进而可以有效防止二者交界面产生界面裂纹。
同时，衬底110与介质层120的交界面周围半导体器件密集，半导体器件结构通常贯穿衬底110与介质层120的交界面两侧。
空气间隙100b贯穿衬底110与介质层120的交界面，使得空气间隙100b同时隔离连通结构500与位于交界面两侧的衬底110、介质层120。因此，本实施例还可以对空气间隙100b周围的半导体器件进行有效的隔热保护，并可以防止空气间隙100b周围的半导体器件由于衬底110和/或介质层120发生应力形变而影响性能。
在一个实施例中，空气间隙100b的与介质层120相对的部分的宽度小于与衬底110相对的部分的宽度。
介质层120是形成在衬底110上的膜层，其厚度相对于衬底110的厚度小很多。因此，本实施例设置空气间隙100b的与介质层120相对的部分的宽度较小，从而可以有效防止空气间隙100b导致介质层120结构不稳定。
并且，介质层120中产生的热量较大。此时设置与衬底110相对的空气间隙100b的宽度较大，会使得热量会往间隙大的位置流动，从而更加有利于散热，进而防止对周边器件的影响。
在一个实施例中，请参阅图4，步骤S230包括：
步骤S231，于保护阻挡基层310表面形成初级绝缘层411，初级绝缘层411包括侧壁部4111，请参阅图8；
步骤S232，于初级绝缘层411表面形成初级阻挡层5111，请参阅图9
步骤S233，于初级阻挡层5111表面形成初级导电层5211，请参阅图10；
步骤S234，去除部分初级导电层5211以及部分初级阻挡层5111，以暴露部分侧壁部411，剩余的初级导电层5211构成第一导电层521，剩余的初级阻挡层5111构成第一子阻挡层511，请参阅图11；
步骤S235，去除部分侧壁部4111，剩余的初级绝缘层411构成第一子绝缘层410，第一子绝缘层410与连通孔100a的开口的距离H1大于第一子阻挡层511与连通孔100a的开口的距离H2，请参阅图12；
步骤S236，于保护阻挡基层310表面形成第二子绝缘层420，第二子绝缘层420与第一子绝缘层410构成第二绝缘层400，请参阅图13；
此时，步骤S240包括：
步骤S241，于第二子绝缘层410表面、第一子阻挡层511表面以及第一导电层521表面形成第二子阻挡层512，第二子阻挡层512以及第一子阻挡层511构成阻挡层510，请参阅图14；
步骤S242，于第二子阻挡层512表面形成第二导电层522，第二导电层522与第一导电层521构成导电结构520，导电结构520与阻挡层510构成连通结构500，请参阅图15；
在步骤S231中，初级绝缘层411的材料可以为二氧化硅等绝缘材料。
作为示例，初级绝缘层411的材料为二氧化硅时，可以通过基于硅烷(SiH4)或正硅酸乙酯(TEOS)的化学气相沉积(CVD)方法，在连通孔100a内壁沉积形成0.2μm-2μm厚的二氧化硅膜层以作为初级绝缘层411。
在步骤S232中，初级阻挡层5111也可以通过物理气相沉积(PVD)方法形成。初级阻挡层5111的材料可以为钽(Ta)和/或氮化钽(TaN)，其厚度可以为0.05μm-0.1μm。
在步骤S233中，初级导电层5211的材料可以为金属铜(Cu)等。具体地，可以先通过PVD方法，在初级阻挡层5111表面形成一层铜籽晶层。然后，再在铜籽晶层表面通过电镀生长以形成电镀铜，铜籽晶层与电镀铜共同构成初级导电层5211。
更具体地，由于后续步骤S234还要去除部分初级导电层5211而形成空气间隙100b，因此，此时初级阻挡层5111表面生长的初级导电层5211可以并不填满连通孔100a。作为示例，初级导电层5211的中央部分的填充厚度可以为连通孔100a深度的20％-70％。
在步骤S234中，可以通过混合酸溶液去掉遮盖在侧壁部4111上的部分初级阻挡层5111以及部分初级导电层5211，从而使得初级绝缘层411的侧壁部4111部分暴露，同时形成第一子阻挡层511以及第一导电层521。
第一子阻挡层511与后续形成的第二子阻挡层512形成阻挡层，阻挡层对导电结构520产生的热膨胀应力起到抑制作用。因此第一子阻挡层511与第二子阻挡层512的材料为Ta或者TaN等具有阻挡热应力作用的材料。
初级绝缘层411的侧壁部4111部分暴露后，再进行步骤S550，从而可以使得空气间隙100b更加容易实现。
在步骤S235中，可以利用氢氟酸或干法刻蚀对连通孔100a内的初级绝缘层411(如二氧化硅膜层)的侧壁部4111进行刻蚀，从而形成第一子绝缘层410。
具体地，去除部分侧壁部4111后，剩余的初级绝缘层411形成的第一子绝缘层410的表面与连通孔100a的开口之间的间距H1大于第一子阻挡层511的表面与连通孔100a的开口之间的间距H2。即，根据图11中方向，去除部分侧壁部4111后，剩余的初级绝缘层411形成的第一子绝缘层410的表面低于第一子阻挡层511的表面。
在步骤S236中，具体地，可以通过化学气相沉积方法形成第二子绝缘层420。第二子绝缘层420的材料可以与第一子绝缘层410相同，也可以与其不同。
在步骤S241中，第二子阻挡层512的材料可以与第一子阻挡层511相同，当然二者也可以不同。
同时，由于第二子阻挡层512形成于第二子绝缘层410表面、第一子阻挡层511表面以及第一导电层521表面，因此第二子阻挡层512与第一子阻挡层511相互连接从而可以对其内部的导电结构330的热膨胀应力起到良好的抑制作用。
在步骤S242中，第二导电层522的材料可以与第一导电层521相同，当然也可以不同，本申请对此没有限制。
作为示例，第二导电层522的材料与第一导电层521的材料均为铜时，其形成过程可以与初级导电层5211的形成过程类似，可以首先形成铜籽晶层，然后再在铜籽晶层上形成电镀铜，从而形成第二导电层522。
在本实施例中，通过形成初级绝缘层411，然后将其侧壁部4111部分去除，从而可以方便有效地形成空气间隙100b。
并且在本实施例中，第二导电层522与第一导电层521之间具有第二子阻挡层512。因此，第二子阻挡层512可以有效预防两段形成的第二导电层522与第一导电层521之间由于晶粒尺寸等可能不一致，而在后续退火工艺中，受热应力影响而在界面处产生裂纹。
当然，本申请并不限于此。在其他实施例中，步骤S241中，于第二子绝缘层410表面、第一子阻挡层511表面以及第一导电层521表面形成的可以为第二子阻挡基层。
之后，可以先去除第一导电层521表面的至少部分第二子阻挡基层，剩余的第二子阻挡基层构成第二子阻挡层512，第二子阻挡层512与第一子阻挡层511构成阻挡层520。
然后，于第二子阻挡层512表面以及暴露的第一导电层521表面形成第二导电层522，请参阅图16或图17。
此时，第二导电层522与第一导电层521接触而连接，从而降低了与第一导电层521之间的接触电阻。
请参阅图17，将覆盖于第一导电层521表面的第二子阻挡层512部分去除时可以兼顾降低接触电阻与预防两段形成的第二导电层522与第一导电层521之间受热应力影响的作用。
同时，如果将覆盖于第一导电层521表面的第二子阻挡层512的中央部分去除，而边缘部分保留，则保留的边缘部分也可以有助于防止第二子阻挡层512与第一子阻挡层511连接处由于接触不佳而影响对其内部的导电结构520(包括第一导电层521与第二导电层522)的热膨胀应力的抑制作用。
在一个实施例中，第二子阻挡层512的厚度大于第一子阻挡层511的厚度请参阅图15或图16或图17。
此时，可以有效防止第二子阻挡层512与于第一子阻挡层511连接处由于接触不佳而影响对其内部的导电结构520(包括第一导电层521与第二导电层522)的热膨胀应力的抑制作用。
应该理解的是，虽然图1至图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1至图4的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，还提供一种半导体结构。请参阅图25，半导体结构包括基片100、连通孔100a、第一绝缘层200、保护阻挡层300、第二绝缘层400以及连通结构500。
基片100包括衬底110以及介质层120。衬底110具有相对设置的第一正面110a与第一背面110b，介质层120位于第一正面110a。连通孔100a贯通衬底110，且延伸至介质层120。第一绝缘层200位于连通孔100a内壁表面。保护阻挡层300位于第一绝缘层200表面，且接地。第二绝缘层400位于保护阻挡层300表面。连通结构500位于第二绝缘层400表面且填满连通孔100a。
在本实施例中，一方面，位于连通孔100b内的保护阻挡层300用于阻止连通结构500内的金属等粒子在退火过程中变大，从而抑制热应力。另一方面，位于连通孔100b内的保护阻挡层300进行接地，从而使其在进行抑制应力的同时，还在连通结构500外围形成电磁屏蔽环，从而有效避免各个连通结构500之间以及连通结构500与周围半导体器件之间信号耦合。
在一个实施例中，请继续参阅图25，介质层120内设有金属层，保护阻挡层300通过金属层接地。
在一个实施例中，请继续参阅图25，介质层120内还设有连接线800。连接线800连接保护阻挡层300与金属层700。金属层700、连接线800及保护阻挡层300共同构成电磁屏蔽环。
在一个实施例中，请继续参阅图25，介质层120内还设有绝缘结构900，绝缘结构900将连接线800以及保护阻挡层300绝缘封闭。
在一个实施例中，请继续参阅图25，绝缘结构900包括第一绝缘部910以及第二绝缘部920。第一绝缘部910位于连接线800与第二绝缘部920之间，第二绝缘部920将连接线800以及保护阻挡层300绝缘封闭。
在一个实施例中，请参阅图24或图26或图27，第二绝缘层400包括间隔设置的第一子绝缘层410与第二子绝缘层420。保护阻挡层300、第一子绝缘层410、连通结构500以及第二子绝缘层420围设形成空气间隙100b。
在一个实施例中，请参阅图24，空气间隙100b贯穿衬底110与介质层120的交界面。
在一个实施例中，空气间隙100b的与介质层120相对的部分的宽度小于与衬底110相对的部分的宽度。
在一个实施例中，请参阅图26或图27，连通结构500包括阻挡层510与导电结构520。阻挡层510包括相互连接的第一子阻挡层511与第二子阻挡层512。导电结构520包括第一导电层521与第二导电层522。第一子阻挡层511位于第一子绝缘层410表面，第一导电层521位于第一子阻挡层511表面。第二子阻挡层512位于第二子绝缘层420表面，第二导电层522位于第二子阻挡层512表面，且填满连通孔100a，
第二导电层522与第一导电层521之间由第二子阻挡层512间隔(请参阅图27)。或者，第二导电层522与连接第一导电层521(请参阅图26)。
在一个实施例中，请参阅图27，第二子阻挡层512的厚度大于第一子阻挡层511的厚度。
在一个实施例中，还提供一种堆叠结构。堆叠结构基于上述任一项的半导体结构加工形成。
具体地，在形成堆叠结构时，上述半导体结构需要经过刻蚀或者平坦化处理等加工工艺而使得介质层120内的连通结构500暴露(请参阅图28或图29)，从而使其在与相邻半导体结构进行堆叠时，连通孔100a内的连通结构500可以进行导电连接，从而进行信号传输。
更具体地，当连通结构500包括阻挡层510以及导电结构520时，需要将导电结构520暴露，从而进行信号传输。
关于半导体结构的具体限定以及技术效果可以参见上文中对于半导体结构的形成方法的限定，在此不再赘述。
当然，可以理解的是，本申请的半导体结构并不限于通过上述实施例中的半导体结构的形成方法形成。
在本说明书的描述中，参考术语“一个实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
基片，包括衬底以及介质层，所述衬底具有相对设置的第一正面与第一背面，所述介质层位于所述第一正面；
连通孔，贯通所述衬底，且延伸至所述介质层；
第一绝缘层，位于所述连通孔内壁表面；
保护阻挡层，位于所述第一绝缘层表面，且接地；
第二绝缘层，位于所述保护阻挡层表面；
连通结构，位于所述第二绝缘层表面，且填满所述连通孔。
2.根据权利要求1所述的半导体结构，其特征在于，所述介质层内设有金属层，所述保护阻挡层通过所述金属层接地。
3.根据权利要求2所述的半导体结构，其特征在于，所述介质层内还设有连接线，所述连接线连接所述保护阻挡层与所述金属层，所述金属层、连接线及保护阻挡层共同构成电磁屏蔽环。
4.根据权利要求3所述的半导体结构，其特征在于，所述介质层内还设有绝缘结构，所述绝缘结构将所述连接线以及所述保护阻挡层绝缘封闭。
5.根据权利要求4所述的半导体结构，其特征在于，所述绝缘结构包括第一绝缘部以及第二绝缘部，所述第一绝缘部位于所述连接线与所述第二绝缘部之间，所述第二绝缘部将所述连接线以及所述保护阻挡层绝缘封闭。
6.根据权利要求1-5任一项所述的半导体结构，其特征在于，所述第二绝缘层包括间隔设置的第一子绝缘层与第二子绝缘层，所述保护阻挡层、所述第一子绝缘层、所述连通结构以及所述第二子绝缘层围设形成空气间隙。
7.根据权利要求6所述的半导体结构，其特征在于，所述空气间隙贯穿所述衬底与所述介质层的交界面。
8.根据权利要求7所述的半导体结构，其特征在于，所述空气间隙的与所述介质层相对的部分的宽度小于与所述衬底相对的部分的宽度。
9.根据权利要求6所述的半导体结构，其特征在于，所述连通结构包括阻挡层与导电结构，所述阻挡层包括相互连接的第一子阻挡层与第二子阻挡层，所述导电结构包括第一导电层与第二导电层，所述第一子阻挡层位于所述第一子绝缘层表面，所述第一导电层位于所述第一子阻挡层表面，所述第二子阻挡层位于所述第二子绝缘层表面，所述第二导电层位于所述第二子阻挡层表面，且填满所述连通孔，
所述第二导电层与所述第一导电层之间由所述第二子阻挡层间隔，或者，所述第二导电层与连接所述第一导电层。
10.根据权利要求9所述的半导体结构，其特征在于，所述第二子阻挡层的厚度大于所述第一子阻挡层的厚度。
11.一种半导体结构的形成方法，其特征在于，包括：
提供基片，所述基片包括衬底以及介质基层，所述衬底具有相对设置的第一正面与第一背面，所述介质基层位于所述第一正面，所述基片内形成连通孔，所述连通孔贯通所述衬底，且延伸至所述介质基层；
于所述连通孔内形成第一绝缘层、保护阻挡层、第二绝缘层以及连通结构，
所述第一绝缘层位于所述连通孔内壁表面；
所述保护阻挡层位于所述第一绝缘层表面；
所述第二绝缘层位于所述保护阻挡层表面；
所述连通结构位于所述第二绝缘层表面，且填满所述连通孔；
其中，所述介质基层被去除部分，以使得所述保护阻挡层接地，剩余的介质基层构成介质层。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述连通孔自所述第一背面刻蚀形成。
13.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述介质基层设有金属层，所述保护阻挡层通过所述金属层接地。
14.根据权利要求13所述的半导体结构的形成方法，其特征在于，所述介质基层具有第二正面，所述第二正面远离所述第一正面；
所述于所述连通孔内形成第一绝缘层、保护阻挡层、第二绝缘层以及连通结构，包括：
于所述连通孔内壁表面形成第一绝缘基层；
于所述第一绝缘基层表面形成保护阻挡基层；
于所述保护阻挡基层表面形成第二绝缘层；
于所述第二绝缘层表面形成连通结构；
自所述介质基层的第二正面刻蚀所述介质基层以及所述第一绝缘基层以形成沟槽，所述沟槽暴露所述保护阻挡基层以及所述金属层，剩余所述介质基层构成介质层，剩余的所述第一绝缘基层构成第一绝缘层；
于所述沟槽内形成连接基线；
去除部分连接基线以及部分所述保护阻挡基层，剩余的所述连接基线构成连接线，剩余的所述保护阻挡基层构成保护阻挡层，所述连接线连接所述保护阻挡层与所述金属层。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述去除部分连接基线以及部分所述保护阻挡基层，包括：
于所述连接基线表面形成第一绝缘初始结构，所述第一绝缘初始结构填满所述沟槽；
去除部分第一绝缘初始结构，以暴露部分所述连接基线，剩余的第一绝缘初始结构构成第一绝缘部，所述第一绝缘部与所述第二正面的距离大于所述连通结构与所述第二正面的距离；
去除所述第一绝缘部与所述第二正面之间的所述连接基线以及所述保护阻挡基层，剩余的所述连接基线构成连接线，剩余的所述保护阻挡基层构成保护阻挡层；
于所述沟槽内形成第二绝缘部，所述第二绝缘部与所述第一绝缘部构成绝缘结构。
16.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述第二绝缘层包括间隔设置的第一子绝缘层与第二子绝缘层，所述保护阻挡层、所述第一子绝缘层、所述连通结构以及所述第二子绝缘层围设形成空气间隙。
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述空气间隙贯穿所述衬底与所述介质层的交界面。
18.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述于所述保护阻挡基层表面形成第二绝缘层，包括：
于所述保护阻挡基层表面形成初级绝缘层，所述初级绝缘层包括侧壁部；
于所述初级绝缘层表面形成初级阻挡层；
于所述初级阻挡层表面形成初级导电层；
去除部分所述初级导电层以及部分所述初级阻挡层，以暴露部分所述侧壁部，剩余的所述初级导电层构成第一导电层，剩余的所述初级阻挡层构成所述第一子阻挡层；
去除部分所述侧壁部，剩余的所述初级绝缘层构成第一子绝缘层，所述第一子绝缘层与所述连通孔的开口的距离大于所述第一子阻挡层与所述连通孔的开口的距离；
于所述保护阻挡基层表面形成第二子绝缘层，所述第二子绝缘层与所述第一子绝缘层构成所述第二绝缘层；
所述于所述第二绝缘层表面形成连通结构，包括：
于所述第二子绝缘层表面、所述第一子阻挡层表面以及所述第一导电层表面形成第二子阻挡层，所述第二子阻挡层以及所述第一子阻挡层构成所述阻挡层；
于所述第二子阻挡层表面形成第二导电层，所述第二导电层与所述第一导电层构成所述导电结构，所述导电结构与所述阻挡层构成所述连通结构。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，所述第二子阻挡层的厚度大于所述第一子阻挡层的厚度。
20.一种堆叠结构，其特征在于，基于权利要求1-10任一项所述的半导体结构加工形成。
CN202110356149.3A 2021-04-01 2021-04-01 半导体结构及其形成方法、堆叠结构 Pending CN115172324A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110356149.3A CN115172324A (zh) 2021-04-01 2021-04-01 半导体结构及其形成方法、堆叠结构
PCT/CN2021/109103 WO2022205704A1 (zh) 2021-04-01 2021-07-29 半导体结构及其形成方法、堆叠结构
US17/650,381 US20220320005A1 (en) 2021-04-01 2022-02-08 Semiconductor structure, method for forming same, and stacked structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110356149.3A CN115172324A (zh) 2021-04-01 2021-04-01 半导体结构及其形成方法、堆叠结构

Publications (1)

Publication Number Publication Date
CN115172324A true CN115172324A (zh) 2022-10-11

Family

ID=83457861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110356149.3A Pending CN115172324A (zh) 2021-04-01 2021-04-01 半导体结构及其形成方法、堆叠结构

Country Status (2)

Country Link
CN (1) CN115172324A (zh)
WO (1) WO2022205704A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115692312B (zh) * 2023-01-05 2023-05-02 湖北江城芯片中试服务有限公司 半导体结构的制备方法及半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US9275933B2 (en) * 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US9842774B1 (en) * 2016-06-13 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Through substrate via structure for noise reduction
US11031348B2 (en) * 2019-07-24 2021-06-08 Nanya Technology Corporation Semiconductor structure

Also Published As

Publication number Publication date
WO2022205704A1 (zh) 2022-10-06

Similar Documents

Publication Publication Date Title
CN102543829B (zh) 浅沟槽隔离和穿透基板通孔于集成电路设计之内的整合
US8169059B2 (en) On-chip RF shields with through substrate conductors
US8486823B2 (en) Methods of forming through via
US7842610B2 (en) Semiconductor device
US8227708B2 (en) Via structure integrated in electronic substrate
US20090140395A1 (en) Edge seal for thru-silicon-via technology
TW201807759A (zh) 半導體裝置與其製造方法
JP2003513450A (ja) Ｃｍｏｓプロセスで同軸相互接続ラインを形成する方法
US20220320005A1 (en) Semiconductor structure, method for forming same, and stacked structure
CN106952892B (zh) 半导体器件及其制造方法
CN115172324A (zh) 半导体结构及其形成方法、堆叠结构
US11127711B2 (en) Semiconductor device
US6974770B2 (en) Self-aligned mask to reduce cell layout area
US20220319958A1 (en) Semiconductor structure, manufacturing method of semiconductor structure and stacked structure
US20220319923A1 (en) Semiconductor structure and method for forming same
CN215183937U (zh) 金属互连结构及半导体器件
US20220319959A1 (en) Semiconductor structure, method for forming same and stacked structure
KR101185996B1 (ko) 반도체 소자 및 그 형성방법
US20180012823A1 (en) Semiconductor devices, via structures and methods for forming the same
CN115172325B (zh) 半导体结构及其形成方法、堆叠结构
CN115172326A (zh) 半导体结构及其形成方法
CN112530899A (zh) 半导体器件及其制造方法
CN115172327A (zh) 半导体结构及其形成方法、堆叠结构
CN112740404B (zh) 存储器件及其制造方法
CN115360170B (zh) 一种半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination