CN115152202A - 固体摄像装置及摄像装置 - Google Patents

固体摄像装置及摄像装置 Download PDF

Info

Publication number
CN115152202A
CN115152202A CN202180016022.5A CN202180016022A CN115152202A CN 115152202 A CN115152202 A CN 115152202A CN 202180016022 A CN202180016022 A CN 202180016022A CN 115152202 A CN115152202 A CN 115152202A
Authority
CN
China
Prior art keywords
wiring
imaging device
pixel
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180016022.5A
Other languages
English (en)
Inventor
东阳介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN115152202A publication Critical patent/CN115152202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779Circuitry for scanning or addressing the pixel array
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01SRADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88Lidar systems specially adapted for specific applications
    • G01S17/89Lidar systems specially adapted for specific applications for mapping or imaging
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/53Control of the integration time
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/53Control of the integration time
    • H04N25/532Control of the integration time by controlling global shutters in CMOS SSIS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

固体摄像装置(200)具备:多个像素(101),以矩阵状配置;控制线(114),按每个像素行或者每个像素列设置,与属于对应的像素行或者像素列的所述像素连接;驱动电路(111),按每个控制信号设置,具有串联连接的至少2级的缓冲器元件(112a~112c),且向所述控制线(114)输出所述控制信号;以及第1布线(113),在至少2个驱动电路(111)中,将某一级的对应的所述缓冲器元件(112)的输出线彼此短路。

Description

固体摄像装置及摄像装置
技术领域
本公开涉及以CCD(电荷耦合器件(Charge Coupled Device))或CMOS(互补金属氧化物半导体(Complementary Metal Oxide Semiconductor))图像传感器为代表的固体摄像装置及摄像装置。
背景技术
在对物体进行检测的多个方式之中,已知利用光往返于测定对象物体(被摄体)的飞行时间来进行测距的TOF(飞行时间(Time Of Flight))方式。在TOF方式的测距运算中,对于来自对象物体的反射光,取得至少2个以上的曝光信号,根据取得的该曝光信号量计算发光与受光的时间差或者相位差(光往返于对象物体所需的时间),从而进行测距运算。
在进行测距的固体摄像装置中,全部像素同时进行曝光,因此使用与全局快门对应的固体摄像装置,对全部像素同时施加快门。每个像素的快门定时的偏差体现为每个像素的距离的偏差,因此为了提高测距精度,需要减小快门的时间性偏差。
为了解决这个问题,在专利文献1中公开了如下技术:具备按每列对控制快门的驱动信号的延迟时间进行调整的列偏斜校正电路,减小时间性偏差。
在先技术文献
专利文献
专利文献1:国际公布第2015/119243号
发明内容
发明所要解决的课题
但是,在专利文献1中,需要按每列对驱动信号的延迟时间进行调整,因此需要按每个固体摄像装置进行校准。为了进行校准,需要在实际上实施距离运算来将其结果反馈至延迟调整部,耗费时间、工时。另外,电路规模也增大。在温度或电压发生了变化的情况下,延迟时间也发生变化,因此其每次都需要校准。假设在未进行校准的情况下,延迟时间按每列偏差,测距精度降低。
本公开着眼于上述的问题而作成,其目的在于,提供无需用于按每列对驱动信号的延迟时间进行调整的校准并且减小驱动信号的每列的延迟差、实现高测距精度的固体摄像装置及摄像装置。
用于解决课题的手段
为了解决上述的课题,本公开的一个方式所涉及的固体摄像装置具备:多个像素,以矩阵状配置;控制线,按每个像素行或者每个像素列设置,与属于对应的像素行或者像素列的所述像素连接;驱动电路,按每个所述控制线设置,具有串联连接的至少2级的缓冲器元件且向所述控制线输出控制信号;以及第1布线,在至少2个所述驱动电路中,将某一级的对应的所述缓冲器元件的输出线彼此短路。
另外,本公开的一个方式所涉及的摄像装置具备:所述固体摄像装置;以及信号处理电路,基于所述固体摄像装置所接受的信号,生成距离图像或者亮度图像。
发明效果
根据本公开,无需校准就能够减小驱动信号的每列的延迟差,并实现高测距精度。
附图说明
图1是表示实施方式1所涉及的摄像装置的构成例的框图。
图2是表示实施方式1所涉及的固体摄像装置的详细的构成例的框图。
图3是表示实施方式1所涉及的像素的构成例以及电极驱动线的构成例的图。
图4A是表示实施方式1所涉及的像素阵列及驱动电路阵列的详细的构成例的图。
图4B是表示实施方式1所涉及的驱动电路阵列的其他构成例的图。
图4C是表示实施方式1所涉及的像素阵列及驱动电路阵列的变形例的图。
图5是表示实施方式1中的曝光动作的流程图。
图6是表示曝光动作时的驱动脉冲的定时图。
图7是表示实施方式2所涉及的驱动电路阵列的详细情况的图。
图8是表示实施方式3所涉及的驱动电路阵列的详细情况的图。
图9是表示实施方式3中的曝光动作的流程图。
具体实施方式
以下,参照附图说明实施方式。此外,以下的实施方式在本质上是优选的例示,其意图不在于对本公开、其适用对象或者其用途的范围进行限定。此外,在实施方式中附加了相同标记的构成要素进行同样的动作,因此省略重复的说明。
(实施方式1)
[1.摄像装置1000的构成]
图1是表示实施方式1所涉及的摄像装置1000的构成例的框图。在图1中也图示了测距的对象物190。
如该图所示,摄像装置1000具备光源驱动器150、光源部160、光学透镜170、信号处理电路180和固体摄像装置200。另外,固体摄像装置200具备像素阵列100、驱动电路阵列110、定时产生电路120、AD转换部130和垂直扫描电路140。
光源驱动器150依照来自定时产生电路120的指示发光的信号,向光源部160供给驱动信号。
光源部160依照光源驱动器150的驱动信号,产生测距用的脉冲光。
透镜170是用于使与来自光源部160的脉冲光对应的对象物190的反射脉冲光聚光的透镜。
信号处理电路180基于从固体摄像装置200接受的信号,通过运算求出距对象物190的距离。
像素阵列100包括在半导体基板上以矩阵状配置的多个像素。以下,将多个像素之中的沿行方向排列的像素称为像素行。另外,将沿列方向排列的像素称为像素列。
驱动电路阵列110包括按每个像素列设置的驱动电路的排列,向像素阵列100供给对各像素中产生的信号电荷进行控制的控制信号。
定时产生电路120产生用于指示向对象物190照射光(在此例示照射近红外光)的发光信号。发光信号经由光源驱动器150对光源部160进行驱动。此时,定时产生电路120对于像素阵列100,产生用于指示对来自对象物190的反射光进行曝光的曝光信号。例如,定时产生电路120在1帧期间内多次进行曝光信号的生成,使与多次的露光量的总和对应的像素信号积蓄至各像素。
AD转换部130将从像素阵列100以像素行为单位输出的模拟像素信号转换为数字像素信号。
垂直扫描电路140对像素阵列100的像素行顺次进行扫描,使像素信号以像素行为单位输出至AD转换部130。
固体摄像装置200如图1所示,在背景光下使近红外光从光源部160向对象物190照射。来自对象物190的反射光经由光学透镜170向像素阵列100入射。向像素阵列100入射的反射光被成像,而该成像的光学图像被转换为像素信号。固体摄像装置200的输出由信号处理电路180转换为距离数据,根据用途也被转换为可视的距离图像或者亮度图像。
此外,不一定必须将信号处理电路180设置在固体摄像装置200的外部,也可以将运算距离的功能等的一部分或者全部内置于固体摄像装置200。
作为固体摄像装置200,例示所谓CMOS图像传感器。
[1.1固体摄像装置200的构成]
图2是表示实施方式1所涉及的固体摄像装置200的详细的构成例的框图。固体摄像装置200具备像素阵列100、驱动电路阵列110、定时产生电路120和AD转换部130。
在像素阵列100中,多个像素101以矩阵状配置。在此,像素101例如是根据需要设置光电二极管或光电门等光感应元件、或基于非晶硅的光电转换膜、有机光电转换膜那样的用于读出通过光电转换而产生的信号的设备构造、能够进行初始化动作的构造而成的单位元件。这些像素是感应元件的一例,像素阵列100是感应元件阵列的一例。
驱动电路阵列110包括按每个像素列设置1个以上的驱动电路111、以及第1布线113。驱动电路阵列110进行多个像素101的电荷积蓄及电荷排出的控制。
多个驱动电路111为了实现全局快门而输出具有相同相位的控制信号。各驱动电路111经由作为用于控制像素的控制线的电极驱动线114,向像素101的电极施加作为控制信号的驱动脉冲。电极驱动线114包括1个以上的控制线。更具体而言,驱动电路111向像素阵列100供给用于控制对应的像素列的像素101中产生的信号电荷的复位及读出的控制信号。该控制信号为了实现全局快门而控制全部像素101的同时动作。以下,将传递从驱动电路阵列110输出的控制信号或者驱动脉冲的信号的布线称为电极驱动线114。此外,按每个像素列具备至少1个驱动电路111。与1个像素列对应的驱动电路111的个数依赖于像素101的构成。另外,基于上述的控制信号的“读出”,意味着像素101内的信号电荷的转送,例如意味着从光电二极管向浮动扩散层转送(或者读出)信号电荷。
第1布线113是在多个驱动电路111之中的2个以上的驱动电路111中将具有呈相同相位的控制信号的信号线彼此短路的布线。由第1布线113短路的信号线彼此与不短路的情况相比,各自的延迟时间被平均化。也就是说,无需进行在现有技术中说明的校准,并且能够减小被短路的驱动电路111间的延迟时间差。而且,由于无需用于校准的电路,因此能够减小电路规模。
此外,2个以上的驱动电路111,例如可以是与偶数的像素列对应的驱动电路111的集合、与奇数的像素列对应的驱动电路111的集合、以间隔剔除动作模式动作的驱动电路111的集合等。
定时产生电路120基于来自信号处理电路180的指示,产生已经说明的发光信号和曝光信号。
AD转换部130具有按每个像素列设置的列ADC131、存储器阵列132和输出电路133。
列ADC131按像素101的每1列或者每多列设置,将从像素101经由垂直信号线102输出的模拟像素信号转换为数字像素信号。在图2中,表示了列ADC131按每列设置的例子。转换后的数字像素信号向存储器阵列132转送,并经由输出电路133作为像素信号向信号处理电路180顺次输出。
垂直扫描电路140以像素阵列100的像素行为单位顺次进行扫描,进行像素信号的读出或初始化。读出的像素信号经由各列所设置的垂直信号线102被发送至列ADC131,并转换为数字信号。
[1.2像素101的构成]
图3是表示像素101的构成例和电极驱动线114的构成例的图。
像素101具备光电转换部300、复位电极310、第1读出电极330、第2读出电极350、第1电荷积蓄部340、第2电荷积蓄部360、第1选择晶体管370、第2选择晶体管380、浮动扩散层390、复位晶体管400和源极跟随器410。
光电转换部300将光转换为电荷,并积蓄该电荷。
复位电极310是将电荷排出部320与光电转换部300连接的复位晶体管的栅极电极。
第1读出电极330是从光电转换部300向第1电荷积蓄部340读出电荷的第1转送晶体管的栅极电极。
第2读出电极350是从光电转换部300向第2电荷积蓄部360读出电荷的第2转送晶体管的栅极电极。
第1电荷积蓄部340是保持从光电转换部300读出的电荷的电容元件或者扩散层。
第2电荷积蓄部360是保持从光电转换部300读出的电荷的电容元件或者扩散层。
第1选择晶体管370通过第1选择信号的控制,将第1电荷积蓄部340与源极跟随器410的栅极电极连接。第1选择信号从垂直扫描电路140向第1选择晶体管370的栅极电极供给。
第2选择晶体管380通过第2选择信号的控制,将第2电荷积蓄部360与源极跟随器410的栅极电极连接。第2选择信号从垂直扫描电路140向第2选择晶体管380的栅极电极供给。
浮动扩散层390保持从第1电荷积蓄部340经由第1选择晶体管370转送的电荷,并保持从第2电荷积蓄部360经由第2选择晶体管380转送的电荷。
复位晶体管400依照复位信号,将浮动扩散层390复位。复位信号从垂直扫描电路140向复位晶体管400的栅极电极供给。
源极跟随器410将浮动扩散层390所保持的电荷转换为电压并向垂直信号线102输出。
另外,电极驱动线114包括复位控制线114A、第1读出控制线114B、第2读出控制线114C。
如果经由复位控制线114A向复位电极310施加了驱动脉冲,则光电转换部300中积蓄的电荷向电荷排出部320排出。
如果经由第1读出控制线114B向第1读出电极330施加了驱动脉冲,则光电转换部300中积蓄的电荷向第2电荷积蓄部360转送。
如果经由第2读出控制线114C向第2读出电极350施加了驱动脉冲,则光电转换部300中积蓄的电荷向第2电荷积蓄部360转送。
[1.3驱动电路阵列110的构成]
图4A是表示驱动电路阵列110的详细的构成例的图。
该图的像素101设为与图3所示的构成例相同。设为在各像素101上连接有复位控制线114A、第1读出控制线114B、第2读出控制线114C,作为来自驱动电路阵列110的电极驱动线114。
驱动电路阵列110按每个像素列具备3个驱动电路111A~111C。3个驱动电路111A~111C分别对应于复位控制线114A、第1读出控制线114B、第2读出控制线114C。此外,在不需要特别区别驱动电路111A~111C的情况下,简称为驱动电路111。
从定时产生电路120向各像素列的驱动电路111A输入具有驱动脉冲ΦODG的复位控制信号。各驱动电路111A对于对应的像素列内的各像素101,经由复位控制线114A向复位电极310输出复位控制信号。
从定时产生电路120向各像素列的驱动电路111B输入具有驱动脉冲ΦTG1的第1读出控制信号。各驱动电路111B对于对应的像素列内的各像素101,经由第1读出控制线114B向第1读出电极330输出第1读出控制信号。
从定时产生电路120向各像素列的驱动电路111C输入具有驱动脉冲ΦTG2的第2读出控制信号。各驱动电路111C对于对应的像素列内的各像素101,经由第2读出控制线114C向第2读出电极350输出第2读出控制信号。
各驱动电路111具备至少2级的缓冲器元件112。该图的驱动电路111具备3级的缓冲器元件112a~112c。缓冲器元件112a~112c的驱动能力构成为按照缓冲器元件112a、112b、112c的顺序变大。此外,能够通过使缓冲器元件112内的输出用晶体管的大小变大来提高缓冲器元件112的驱动能力。另外,也能够通过在缓冲器元件112内并联地具备多个输出用晶体管来提高缓冲器元件112的驱动能力。
此外,在不特别区别缓冲器元件112a~112c的情况下,简称为缓冲器元件112。在此,缓冲器元件112既可以是极性反转的倒相器电路,也可以是极性不变化的缓冲器电路。
第1布线113是将2个以上的驱动电路111内的传递相同相位的信号的信号线彼此短路的至少1个布线。在该图中,第1布线113包括与复位控制线114A、第1读出控制线114B、第2读出控制线114C对应的3个种类的第1布线113A、113B、113C。进而,第1布线113包括与复位控制线114A、第1读出控制线114B、第2读出控制线114C对应的3个种类的第1布线113D、113E、113F。
无论是哪个驱动电路111A,如果忽略延迟时间差,则都驱动与其他列的驱动电路111A相同相位的复位控制信号。同样,无论是与哪列对应的驱动电路111B,都驱动与其他列的驱动电路111B相同相位的第1读出控制信号。对于驱动电路111C也是同样的。
第1布线113A将2个以上的驱动电路111A内的具有相同相位的信号的布线彼此短路。在该图中,第1布线113A将各驱动电路111A内的第2级的缓冲器元件112b的输出线彼此短路。由此,能够使驱动电路111A的缓冲器元件112b的输出线中的延迟时间差平均化。
第1布线113B将各驱动电路111B内的第2级的缓冲器元件112b的输出线彼此短路。同样,第1布线113C将各驱动电路111C内的第2级的缓冲器元件112b的输出线彼此短路。
第1布线113D将各驱动电路111A内的第1级的缓冲器元件112a的输出线彼此短路。由此,能够使驱动电路111A的缓冲器元件112a的输出线中的延迟时间差平均化。
第1布线113E将各驱动电路111B内的第1级的缓冲器元件112a的输出线彼此短路。同样,第1布线113F将各驱动电路111C内的第1级的缓冲器元件112a的输出线彼此短路。第1布线113A~113C的阻抗构成为比第1布线113D~113D的阻抗小。例如,第1布线113A~113C的线宽也可以设为比第1布线113D~113D大。或者也可以是,第1布线113D~113F各自由1根布线构成,而第1布线113A~113C各自由并联的多根布线构成。
各驱动电路111所驱动的负载成为与要驱动的像素数相同数量的栅极负载和布线负载,因此负载大。因此,要求驱动电路111的最终级的缓冲器元件112具有高驱动能力。如果利用由定时产生电路120产生的驱动脉冲直接驱动最终级的缓冲器元件112,则负载过大,电压的上升时间或下降时间变长,因此列间的驱动脉冲的时间性偏差变大。因此,驱动电路111需要从以多级连接的缓冲器元件112的初级朝向最终级逐渐提高驱动能力。例如,构成缓冲器元件112的晶体管大小也从初级的缓冲器元件112a朝向最终级的缓冲器元件112c逐渐变大。
第1布线113将驱动相同相位的信号的缓冲器元件112的输出彼此短路,减小驱动脉冲的列间的时间性偏差。换言之,第1布线113是使延迟平均化的布线。另外,列间的时间性偏差由于构成驱动电路111的晶体管的制造偏差、布局差异所引起的布线电阻和电容的差异、或电源压降的差异而产生。通过第1布线113,驱动电路内的节点彼此以低阻抗短路,节点的电位以一致的方式变动。因此,即使在驱动电路111的列间有时间性偏差的情况下,也经由第1布线113产生作用以使时间性偏差减小。另外,第1布线113朝向驱动电路阵列110的水平方向布线,因此在驱动电路阵列区域整体中时间性偏差减小。
但是,如果在列间有时间性偏差,则在列间产生电位差,经由第1布线113流动贯通电流。特别是如果时间性偏差越大,则电位差也越大,贯通电流越大。如果由于贯通电流而流动大电流,则有可能导致布线熔断或晶体管破损。另外,驱动电路111随着缓冲器元件112的级数增加而积蓄列间的时间性偏差,因此驱动电路111的前级的时间性偏差较小。因此,在从驱动电路111的前级通过第1布线113将列间短路的情况下,时间性偏差小,因此能够将经由第1布线113流动的贯通电流抑制得小。
第1布线113也可以不仅是1根而是多根布线。第1布线113即使是1根也具有减小时间性偏差的效果,但如上所述,随着缓冲器元件112的级数增加而积蓄时间性偏差,因此如果按每个缓冲器元件112使列间短路,则更能够减小时间性偏差。另外,越靠驱动电路111的后级则驱动能力越高,因此越靠后级则使第1布线113的阻抗越低。通过使贯通电流较多流动的后级的第1布线113变粗等来降低阻抗,从而预防布线熔断等。
与电极驱动线114相连的最终级的缓冲器元件112c的驱动能力高,如果在列间短路则大量流动贯通电流,因此有可能造成布线熔断或晶体管破损。因此,电极驱动线114在列间不短路而按每列独立。
接下来,说明驱动电路阵列110的其他构成例。
图4B是表示实施方式1所涉及的驱动电路阵列110的其他构成例的图。该图与图4A的驱动电路阵列110相比不同点在于,多个驱动电路111A~111C各自包括被分割为M部分(M为2以上的整数)而成的M个驱动电路群,以及第1布线113A~113C各自按M个驱动电路群中的每个驱动电路群设置,将属于该驱动电路群的缓冲器元件的输出线彼此短路。以下,以不同点为中心进行说明。
多个驱动电路111A~111C各自包括被分割为2部分的2个驱动电路群。在图4B中M=2。具体而言,多个驱动电路111A被分割为由与奇数列对应的驱动电路111构成的驱动电路群、以及由与偶数列对应的驱动电路111构成的驱动电路群。多个驱动电路111B也被分割为与奇数列对应的驱动电路群和与偶数列对应的驱动电路群。多个驱动电路111C也是同样的。
图4A的第1布线113A在图4B中相当于2根第1布线113Ao和第1布线113Ae。第1布线113Ao将属于与奇数列对应的驱动电路群的缓冲器元件112b的输出线彼此短路。第1布线113Ae将属于与偶数列对应的驱动电路群的缓冲器元件112b的输出线彼此连接。
第1布线113B相当于与奇数列对应的第1布线113Bo以及与偶数列对应的第1布线113Ae。
第1布线113C也同样相当于第1布线113Co和第1布线113Ce。
图4A的第1布线113D在图4B中相当于2根第1布线113Do和第1布线113De。第1布线113Do将属于与奇数列对应的驱动电路群的缓冲器元件112a的输出线彼此短路。第1布线113De将属于与偶数列对应的驱动电路群的缓冲器元件112a的输出线彼此连接。
第1布线113E相当于与奇数列对应的第1布线113Eo以及与偶数列对应的第1布线113Ee。
第1布线113F也同样相当于第1布线113Fo和第1布线113Fe。
在图4B中,表示了将像素列2等分的例子。在该情况下,在生成使行方向的像素数成为一半的图像的间隔剔除动作模式中,能够减小对驱动电路阵列110施加的第1布线113的负载。
此外,分割为M部分,也可以不是等分,M也可以是3以上。例如,在生成使行方向的像素数成为1/4的图像的情况下,既可以将全部像素列以1:3的方式分割为2部分,也可以将全部像素列以1:2:1的方式分割为3部分。
[1.4固体摄像装置200的动作]
接下来,使用图5、图6说明固体摄像装置200中的曝光期间的动作。
图5是表示实施方式1中的曝光动作的流程图。另外,图6是表示实施方式1中的曝光动作时的驱动脉冲的定时图。
首先,作为时刻t1紧前的初始动作,进行复位步骤ST00。向复位电极310施加的驱动脉冲ΦODG为高(High)状态,光电转换部300处于复位状态。另外,向第1读出电极330施加的驱动脉冲ΦTG1以及向第2读出电极350施加的驱动脉冲ΦTG2成为低(Low)状态,光电转换部300与第1电荷积蓄部340、第2电荷积蓄部360被电切断。在该状态下,由光电转换部300生成的信号电荷经由复位电极310向电荷排出部320排出,而不积蓄至光电转换部300。
接下来,在时刻t1向发光积蓄开始步骤ST01转移。复位电极310成为低(Low)状态,停止从光电转换部300向电荷排出部320排出电荷。光电转换部300成为积蓄所生成的信号电荷的状态。另外,在相同时刻由定时产生电路120向光源驱动器150施加发光触发信号,由光源部160照射红外脉冲光。在照射红外脉冲光后,反射光以与距对象物190的距离相应的时间差入射到像素阵列100。
接下来,在时刻t2向第1读出步骤ST03转移。第1读出电极330成为高(High)状态,光电转换部300与第1电荷积蓄部340被电连接。由光电转换部300积蓄的信号电荷向第1电荷积蓄部340转送。
接下来,在时刻t3,第1读出电极330成为低(Low)状态,光电转换部300与第1电荷积蓄部340被电切断,信号电荷S0的读出完成。在相同时刻由定时产生电路120向光源驱动器150施加触发信号,停止从光源部160照射红外脉冲光。信号电荷S0成为与从红外脉冲光的照射时间Tp减去从照射红外脉冲光起直到反射光到达像素阵列100为止的到达时间Tf而得到的时间(Tp-Tf)成比例的电荷量。
接下来,在时刻t4向第2读出步骤ST03转移。第2读出电极350成为高(High)状态,光电转换部300与第2电荷积蓄部360被电连接。由光电转换部300积蓄的信号电荷向第2电荷积蓄部360转送。
接下来,在时刻t5,第2读出电极350成为低(Low)状态,光电转换部300与第2电荷积蓄部360被电切断,信号电荷S1的读出完成。信号电荷S1成为与到达时间Tf成比例的电荷量。
接下来,在时刻t6向复位步骤ST04转移。复位电极310成为高(High)状态,光电转换部300与电荷排出部320被电连接,光电转换部300成为复位状态,成为不向光电转换部300积蓄电荷的状态。
在反复曝光的情况下,再次向发光积蓄开始步骤ST01转移,反复进行发光积蓄开始步骤ST01至复位步骤ST04的动作。在1帧期间内多次进行发光积蓄步骤ST01至复位步骤ST04的动作,与多次的露光量的总和相应的信号电荷S0、S1分别积蓄至第1电荷积蓄部340及第2电荷积蓄部360。如果反复曝光结束,则曝光完成。
在曝光期间结束后,使第1选择晶体管370成为高(High)状态,来开始信号电荷S0的读出。信号电荷S0向浮动扩散层390转送,由源极跟随器410转换为电压。被转换为电压的信号电荷S0经由垂直信号线102由列ADC131转换为数字信号。如果信号电荷S0的读出完成,则使复位晶体管400成为高(High)状态,使浮动扩散层390复位为初始状态。像素阵列100在垂直方向上被顺次扫描,全部像素101的信号电荷S0被转换为数字信号。
接下来,在使第1选择晶体管370返回低(Low)状态之后,使第2选择晶体管380成为高(High)状态,开始信号电荷S1的读出。信号电荷S1与信号电荷S0同样向浮动扩散层390转送,由源极跟随器410转换为电压。被转换为电压的信号电荷S1经由垂直信号线102由列ADC131转换为数字信号。如果信号电荷S1的读出完成,则使复位晶体管400成为高(High)状态,使浮动扩散层390复位为初始状态。像素阵列100在垂直方向上被顺次扫描,全部像素101的信号电荷S1被转换为数字信号。
在此,在将光的速度设为c的情况下,从摄像装置1000到对象物190的距离Z能够通过下式(1)基于到达时间Tf求出。
[数1]
Figure BDA0003808407450000131
信号电荷S0是与从照射时间Tp减去到达时间Tf而得到的Tp-Tf成比例的电荷量,另外,信号电荷S1是与到达时间Tf成比例的电荷量,因此信号电荷的比S1/S0等于到达时间与照射时间之比Tf/(Tp-Tf)。到达时间Tf基于照射时间Tp和信号电荷S1、S0如下式(2a)(2b)所示。
[数2]
Figure BDA0003808407450000132
Figure BDA0003808407450000133
因此,距对象物190的距离Z基于信号电荷S0、S1和照射时间Tp如下式(3)所示。
[数3]
Figure BDA0003808407450000134
在没有第1布线113的情况下,在列间产生时间性偏差。在有时间性偏差Δt的情况下,信号电荷S1与从到达时间Tf减去时间性偏差Δt而得到的Tf-Δt成比例,信号电荷S0与从照射时间Tf减去到达时间Tf而得到的Tp-Tf再加上时间性偏差Δt而得到的Tp-Tf+Δt成比例,因此信号电荷之比S1/S0如下式(4a)(4b)所示。
[数4]
Figure BDA0003808407450000141
Figure BDA0003808407450000142
在实际的到达时间Tf中加上了时间性偏差Δt,距对象物190的距离Z产生如下式(5)所示的测定距离差ΔZ。
[数5]
Figure BDA0003808407450000143
作为一例,在将光的速度设为c=299,792,458m/s,且时间性偏差有Δt=100ps的情况下,测定距离差ΔZ产生大致15mm。通过使用第1布线113,能够减小列间的时间性偏差Δt,减小测定距离差ΔZ,结果无需校准且不增加电路规模就能够实现高测距精度。
[1.5固体摄像装置200的变形例]
接下来,说明固体摄像装置200的变形例。
图4C是表示实施方式1所涉及的像素阵列及驱动电路阵列的变形例的图。图4C的驱动电路阵列110与图4A相比不同点在于,替代每个像素列的复位控制线114A而具备每个像素行的复位控制线14A;替代每个像素列的驱动电路111A而具备每个像素行的驱动电路11A;替代第1布线113A而具备第1布线13A;以及替代第1布线113D而具备第1布线13D。以下,关于相同点避免重复说明,以不同点为中心进行说明。
复位控制线14A按每个像素行设置,将从垂直扫描电路140经由驱动电路11A输出的具有驱动脉冲ΦODG的复位控制信号,向属于对应的像素行的像素101传送。
驱动电路11A按每个像素行设置,被设置于垂直扫描电路140内的最终级。各驱动电路11A对于属于对应的像素行的各像素101,经由复位控制线14A向复位电极310输出复位控制信号。此外,驱动电路11A也可以被设置于垂直扫描电路140与像素阵列100之间。
各驱动电路11A具备至少2级的缓冲器元件11。该图的驱动电路11A具备3级的缓冲器元件11a~11c。缓冲器元件11a~11c的驱动能力构成为按照缓冲器元件11a、11b、11c的顺序变大。此外,在不特别区别缓冲器元件11a~11c的情况下,简称为缓冲器元件11。在此,缓冲器元件11既可以是极性反转的倒相器电路,也可以是极性不反转的缓冲器电路。
第1布线13A是第1布线的一种,是将2个以上的驱动电路11内的传递相同相位的信号的信号线彼此短路的至少1个布线。
第1布线13D是第1布线的一种,是将2个以上的驱动电路11内的传递相同相位的信号的信号线彼此短路的至少1个布线。在不特别区别第1布线13A与第1布线13D的情况下,简称为第1布线13。
无论是哪个驱动电路11A,如果忽略延迟时间差,则都驱动与其他列的驱动电路11A相同相位的复位控制信号。
第1布线13A将2个以上的驱动电路11A内的具有相同相位的信号的布线彼此短路。在该图中,第1布线13A将各驱动电路11A内的第2级的缓冲器元件11b的输出线彼此短路。由此,能够使驱动电路11A的缓冲器元件11b的输出线中的延迟时间差平均化。
第1布线13D将各驱动电路11A内的第1级的缓冲器元件11a的输出线彼此短路。由此,能够使驱动电路11A的缓冲器元件11a的输出线中的延迟时间差平均化。
第1布线13A的阻抗构成为比第1布线13D的阻抗小。例如,第1布线13A的线宽也可以设为比第1布线13D大。或者也可以是,第1布线13D由1根布线构成,而第1布线113A由并联的多根布线构成。
各驱动电路11A所驱动的负载成为与要驱动的像素数相同数量的栅极负载和布线负载,因此负载大。因此,要求驱动电路11A的最终级的缓冲器元件11c具有高驱动能力。如果利用由定时产生电路120产生的驱动脉冲直接对最终级的缓冲器元件11c进行驱动,则负载过大,电压的上升时间或下降时间变长,因此列间的驱动脉冲的时间性偏差变大。因此,驱动电路11A需要从以多级连接的缓冲器元件11的初级朝向最终级逐渐提高驱动能力。例如,构成缓冲器元件11的晶体管大小也从初级的缓冲器元件11a朝向最终级的缓冲器元件11c逐渐变大。
第1布线13将驱动相同相位的信号的缓冲器元件11的输出彼此短路,减小驱动脉冲的列间的时间性偏差。换言之,第1布线13是使延迟平均化的布线。另外,列间的时间性偏差由于构成驱动电路11的晶体管的制造偏差、布局差异所引起的布线电阻和电容的差异、或电源压降的差异而产生。通过第1布线13,驱动电路内的节点彼此以低阻抗短路,节点的电位以一致的方式变动。因此,即使在驱动电路111的列间有时间性偏差的情况下,也经由第1布线13A产生作用以使时间性偏差减小。另外,第1布线13朝向驱动电路阵列110的垂直方向布线,因此在驱动电路阵列110区域整体中时间性偏差减小。
如以上所说明的那样,本实施方式所涉及的固体摄像装置200具备:多个像素101,以矩阵状配置;控制线114,按每个像素行或者每个像素列设置,与属于对应的像素列的像素101连接;驱动电路111,按每个控制信号设置,具有串联连接的至少2级的缓冲器元件112a~112c且向控制线114输出所述控制信号;以及第1布线113,在至少2个驱动电路111中,将某一级的对应的缓冲器元件112的输出线彼此短路。
由此,通过第1布线113的短路,能够减小作为每条控制线114的控制信号的时间性偏差的延迟差。由此,无需校准就能够减小每列的控制信号的延迟差,实现高测距精度。
在此,第1布线113是使控制线114的每行或者每列的延迟平均化的布线。
在此也可以是,多个像素101包括光学黑像素、以及光学黑像素以外的通常像素,第1布线的布线长度设为比由通常像素构成的有效区域的4边之中的与第1布线平行的一边长。
由此,第1布线能够设为能够连接至与全部像素列之中的任意的像素列对应的缓冲器元件112的输出线。
在此也可以是,多个驱动电路111包括被分割为M部分(M为2以上的整数)而成的M个驱动电路群,第1布线113按M个驱动电路群中的每个驱动电路群设置,将属于该驱动电路群的缓冲器元件的输出线彼此短路。
由此,例如适于使用与驱动电路群对应的像素列来生成比全部像素少的像素数的图像。
在此也可以是,M个驱动电路群之中的1个由以像素的间隔剔除动作模式驱动的驱动电路111构成。
由此,例如在生成低分辨率的图像的情况等下,以使用全部像素列的1/m(m为2以上的整数)列而不使用其外的像素列的间隔剔除动作模式,能够仅将所需的驱动电路111由第1布线短路。由此,能够抑制第1布线的寄生电容,更高速地执行间隔剔除动作模式。
在此也可以是,第1布线被设置于至少2级的缓冲器元件112之中的2级以上且全部级数以下的各级。
在此也可以是,第1布线113的阻抗比与前级侧的缓冲器元件112对应的第1布线的阻抗小。
由此,能够进一步减少上述的延迟时间差的发生。
在此也可以是,第1布线113的布线宽度比前级侧的对应的第1布线113的布线宽度宽。
由此,能够进一步减少上述的延迟时间差的发生。
在此也可以是,缓冲器元件112的驱动能力比前级侧的缓冲器元件112的驱动能力高。
由此,能够进一步减少上述的延迟时间差的发生。
在此也可以是,像素101具有将光转换为电荷的光电转换部300、以及用于从光电转换部300读出电荷的读出电极330/350,控制线114与读出电极330/350连接。
在此也可以是,像素101具有用于将像素内的电荷复位的复位电极310,控制线与复位电极310连接。
在此也可以是,像素101构成为具有将光转换为电荷的光电转换部300、用于从光电转换部300读出电荷的第1读出电极330、以及用于将像素内的电荷复位的复位电极310,控制线114按每个像素列具有与第1读出电极330连接的第1读出控制线114B以及与复位电极310连接的复位控制线114A,固体摄像装置200按每个像素列具有与第1读出控制线114B连接的驱动电路111B以及与复位控制线114A连接的驱动电路111A。
在此也可以是,像素101还具有用于从光电转换部300读出电荷的第2读出电极350,控制线114还按每个像素列具有与第2读出电极350连接的第2读出控制线114C,固体摄像装置200还按每个像素列具有与第2读出控制线114C连接的驱动电路111C。
另外,实施方式1所涉及的摄像装置具备:上述的固体摄像装置200、以及基于固体摄像装置200所接受的信号生成距离图像或者亮度图像的信号处理电路180。
此外,将某一级的对应的缓冲器元件112的输出线彼此短路的第1布线不限于1根,也可以具备并联连接的2根以上。并联连接的2根以上的第1布线113既可以形成在1个布线层内,也可以形成在多个布线层。
(实施方式2)
[2.驱动电路阵列110的构成]
图7表示实施方式2所涉及的驱动电路阵列110的构成。如图7所示,实施方式2的驱动电路阵列110与图4A的驱动电路阵列110相比不同点在于,追加了布线调换部510a~510c。以下以不同点为中心进行说明。此外,在不特别区别布线调换部510a~510c的情况下简称为布线调换部510。
布线调换部510a~510c各自为了将位于驱动电路111中的缓冲器元件112的输出布线与不是同一列的处于同级的缓冲器元件112连接,而将其与不同列的驱动电路111的布线进行调换。换言之,布线调换部510a~510c各自在驱动电路111间使布线交叉,以在实质上将驱动电路111内的缓冲器元件112与其他驱动电路111内的同级的对应的缓冲器元件112调换。
在图7中表示了布线调换部510a~510c位于3处的例子,但也可以是2处,也可以是4处以上。另外,表示了在与相同的像素列对应的相邻的驱动电路111间将布线调换的例子,但也可以与不相邻的驱动电路111进行调换。
实施方式2的曝光动作与实施方式1同样依照图5的各步骤进行。
如上所述,本实施方式所涉及的固体摄像装置对于由于布局差异或制造偏差引起的驱动电路111的列间差,通过调换驱动信号所经过的路径,按每列不同的驱动信号的延迟时间被平均化,能够减小延迟时间的列间差。特别是,对于在驱动信号的相位不同而无法通过第1布线113将列间短路的情况下减小延迟时间的列间差是有效的。作为结果,能够减小相位不同的驱动信号的延迟差,提高测距精度。
如以上说明的那样,实施方式2所涉及的固体摄像装置200也可以具备:布线调换部510,在驱动电路111间使布线交叉,以在实质上将驱动电路111内的缓冲器元件112与其他驱动电路111内的同级的对应的缓冲器元件112调换。
在此也可以具备2个以上的布线调换部510,布线调换部510被插入至多个驱动电路111的至少2个的缓冲器元件112的输入线或者输出线。
(实施方式3)
[3.驱动电路阵列110的构成]
图8表示实施方式3所涉及的驱动电路阵列110的构成。如图8所示,实施方式3的布线调换部510与图7相比不同点在于,替代布线调换部510a~510c而具备布线调换部510d、510e。以下以不同点为中心进行说明。此外,在不特别区别布线调换部510d、510e的情况下简称为布线调换部510。
布线调换部510d按每个像素列具备3个选择电路530。各选择电路530具有1个输入端子和3个输出端子,选择输出端子中的1个,将输入端子与选择的输出端子连接。与1个像素列对应的3个选择电路530将对应的3个驱动电路111的缓冲器元件112a的输入布线调换。
被输入驱动脉冲ΦODG的选择电路530选择与像素列对应的3个驱动电路111的缓冲器元件112a的输入线之中的1个,向选择的输入线传递驱动脉冲ΦODG。
被输入驱动脉冲ΦTG1的选择电路530选择与像素列对应的3个驱动电路111的缓冲器元件112a的输入线之中的1个,向选择的输入线传递驱动脉冲ΦTG1。
同样,被输入驱动脉冲ΦTG2的选择电路530选择与像素列对应的3个驱动电路111的缓冲器元件112a的输入线之中的1个,向选择的输入线传递驱动脉冲ΦTG3。
与1个像素列对应的3个选择电路530排他性地选择传递目的地的缓冲器元件112a。
布线调换部510e按每个像素列具备3个选择电路531。各选择电路531具有3个输入端子和1个输出端子,选择输入端子中的1个,将选择的输入端子与输出端子连接。与1个像素列对应的3个选择电路531将对应的3个驱动电路111的缓冲器元件112c的输出布线调换。在图8的构成例中,各选择电路531进行选择动作以使通过对应的选择电路530进行的布线的调换复原。
由此,与像素列对应的3个选择电路530及531发挥如下功能:与选择切换信号540相应地,将驱动电路111与不同列的驱动电路111调换。
例如,在选择切换信号540为“0”的情况下,驱动电路111与同一列的控制线114连接。在该情况下,复位控制线114A连接驱动电路111A,第1读出控制线114B连接驱动电路111B,第2读出控制线114C连接驱动电路111C。
在选择切换信号540为“1”的情况下,驱动电路111与不处于同一列的控制线连接。在该情况下,复位控制线114A连接驱动电路111B,第1读出控制线114B连接驱动电路111C,第2读出控制线114C连接驱动电路111A。
在选择切换信号540为“2”的情况下,驱动电路111与其他的不处于同一列的控制线连接。在该情况下,复位控制线114A连接驱动电路111C,第1读出控制线114B连接驱动电路111A,第2读出控制线114C连接驱动电路111B。
选择切换信号540表示了3值的例子,但也可以是2值,还可以是4值以上。
接下来,使用图9的流程图说明实施方式3的曝光动作。图9的流程图向图5的流程图追加了驱动电路切换步骤ST05,其他步骤与实施方式1相同。通常,在测定距对象物190的距离的情况下,在1帧内进行多次曝光。在实施方式3中,在复位步骤ST04后反复进行曝光的情况下,向驱动电路切换步骤ST05转移。在驱动电路切换步骤ST05中,切换选择切换信号540,来切换驱动信号所经过的缓冲器元件112。如果驱动电路切换步骤ST05完成,则再次向发光积蓄开始步骤ST01转移。在每次反复进行曝光时切换驱动信号所经由的驱动电路111。
在此,设为电极驱动线114有复位控制线114A、第1读出控制线114B和第2读出控制线114C这3个种类的控制线。
设为通过布线调换部510按每次曝光对3个种类的控制线进行调换。在1帧内进行合计(l+m+n)次曝光,向复位控制线114A施加的驱动信号设为在l次曝光中经由驱动电路111A,在m次曝光中经由驱动电路111B,在n次曝光中经由驱动电路111C。向第1读出控制线114B施加的驱动信号设为在l次曝光中经由驱动电路111B,在m次曝光中经由驱动电路111C,在n次曝光中经由驱动电路111A。向第2读出控制线114C施加的驱动信号设为在l次曝光中经由驱动电路111C,在m次曝光中经由驱动电路111A,在n次曝光中经由驱动电路111B。在将驱动电路111A的时间性偏差设为Δta,将驱动电路111B的时间性偏差设为Δtb,将驱动电路111C的时间性偏差设为Δtc的情况下,复位控制线114A所驱动的像素的测定距离差ΔZ1、第1读出控制线114B所驱动的像素的测定距离差ΔZ2、以及第2读出控制线114C所驱动的像素的测定距离差ΔZ3如下式(6)~(8)所示。
[数6]
Figure BDA0003808407450000211
Figure BDA0003808407450000212
Figure BDA0003808407450000213
在驱动信号经由驱动电路111A的曝光次数、驱动信号经由驱动电路111B的曝光次数和驱动信号经由驱动电路111C的曝光次数在复位控制线114A、第1读出控制线114B和第2读出控制线114C中是相同数量的情况下,l=m=n,测定距离差ΔZ1、ΔZ2和ΔZ3如下式(9)所示。
[数7]
Figure BDA0003808407450000221
因此,复位控制线114A所驱动的像素101的测定距离差ΔZ1、第1读出控制线114B所驱动的像素101的测定距离差ΔZ2和第2读出控制线114C所驱动的像素101的测定距离差ΔZ3与对全部驱动电路111A的时间性偏差Δta、驱动电路111B的时间性偏差Δtb和驱动电路111C的时间性偏差Δtc取平均而得到的(Δta+Δtb+Δtc)/3成比例。作为结果,复位控制线114A、第1读出控制线114B和第2读出控制线114C的时间性偏差被抵消,能够实现高测距精度。
此外,在图8中表示了向驱动电路阵列110的输入侧和输出侧插入布线调换部510d和510e、将驱动电路111全部与其他驱动电路111全部调换的例子。不限于此,也可以构成为将驱动电路111的一部分缓冲器元件112或一部分的布线调换。例如,也可以将图8的布线调换部510d插入至缓冲器元件112b的输出线,以替代插入至缓冲器元件112a的输入线。
在图8中,也可以替代布线调换部510d而具备与布线调换部510e相同的电路。另外,也可以替代布线调换部510e而具备与布线调换部510d相同的电路。
另外,在图7及图8中表示了将每列的3根电极驱动线114调换的例子,但在将2根或4根以上的电极驱动线114调换的情况下,也能够得到同样的效果。
如以上说明的那样,实施方式3所涉及的固体摄像装置200中,布线调换部510也可以具备与选择切换信号相应地对作为调换对象的驱动电路进行选择的选择电路530或者531。
(总结)
以上,如使用附图说明的那样,实施方式所涉及的固体摄像装置200具备:光电转换部300,将接受的光转换为电荷;读出电极(第1读出电极330、第2读出电极350),对由光电转换部300产生的电荷的读出进行控制;复位电极310,对由光电转换部300产生的电荷的排出进行控制;像素阵列100,将光电转换部300、上述读出电极和复位电极310排列多个而成;读出控制线(第1读出控制线114B、第2读出控制线114C),对上述读出电极进行驱动;复位控制线114A,对复位电极310进行驱动;驱动电路111,至少2级以上的缓冲器元件112以多级连接,向上述读出控制线和复位控制线114A施加驱动脉冲;以及第1布线113,驱动电路111以列状排列,该第1布线113将至少2列以上的不同列的缓冲器元件112的输出彼此短路。
在该构成中,向以矩阵状排列多个的像素101的电极,由驱动电路111经由读出控制线和复位控制线114A施加驱动脉冲,对光电转换部300中积蓄的电荷的转送进行控制。在驱动电路111中,缓冲器元件112以多级连接,通过第1布线113,将列间的缓冲器元件112的输出彼此以低阻抗进行电连接。结果,列间的电位以一致的方式变动,因此延迟差减小。
另外,第1布线113的布线长度比像素101的有效区域的4边之中的与第1布线平行的一边的布线长度长,第1布线113越靠后级则阻抗越低。进而,缓冲器元件112越靠后级则驱动能力越高,电极驱动线114按每列独立。
在缓冲器元件的2个以上的级中通过第1布线113而短路,由此,即使在列间有延迟差而产生了电位差,延迟差也少,因此产生电位差的期间短,另外,前级的缓冲器元件112的驱动能力较低,因此流动的贯通电流少。因此,能够减小布线熔断或缓冲器元件112破损的风险。而且,越靠缓冲器元件112的后级则使短路的第1布线113的阻抗越低,由此能够减小布线熔断的风险。结果,通过第1布线113,无需校准就减小了由于驱动缓冲器的特性差或布局所引起的寄生成分差而产生的驱动信号的每列的延迟差。
另外,驱动电路阵列110具备将驱动电路111的布线与不同列的驱动电路111的布线调换的1个以上的布线调换部510,布线调换部510具备能够与选择切换信号相应地选择对布线进行调换的列的选择电路530、531。
通过将不处于同一列上的2级以上的缓冲器元件112以多级连接,即使在驱动信号的相位不同而无法在列间将缓冲器元件112短路的情况下,也能够减小延迟差。对于由于驱动电路111的布局差异或制造偏差引起的列间的延迟差,通过调换驱动信号所经过的路径,使不同驱动信号间的延迟时间平均化。选择电路530能够利用TOF的多重曝光,在曝光期间中变更驱动信号的路径来使延迟时间平均化,减小列间或相位不同的驱动信号间的延迟差。
工业实用性
如上所述,本公开所涉及的摄像装置作为能够抑制电路规模增加、而且无需校准就能够减小驱动信号的每列的延迟差、并实现高测距精度的摄像装置是有用的。
附图标记说明:
100 像素阵列
101 像素
102 垂直信号线
110 驱动电路阵列
111 驱动电路
112、112a、112b、112c 缓冲器元件
113、113A~113F 第1布线
114 电极驱动线(控制线)
114A 复位控制线
114B 第1读出控制线
114C 第2读出控制线
120 定时产生电路
130 AD转换部
131 列ADC
132 存储器阵列
133 输出电路
140 垂直扫描电路
150 光源驱动器
160 光源部
170 透镜
180 信号处理电路
190 对象物
200 固体摄像装置
300 光电转换部
310 复位电极
320 电荷排出部
330 第1读出电极
340 第1电荷积蓄部
350 第2读出电极
360 第2电荷积蓄部
370 第1选择晶体管
380 第2选择晶体管
390 浮动扩散层
400 复位晶体管
410 源极跟随器
510、510a~510e 布线调换部
530 选择电路
540 选择切换信号
1000 摄像装置

Claims (17)

1.一种固体摄像装置,具备:
多个像素,以矩阵状配置;
控制线,按每个像素行或者每个像素列设置,与属于对应的像素行或者像素列的所述像素连接;
驱动电路,按每个所述控制线设置,具有串联连接的至少2级的缓冲器元件,且向所述控制线输出控制信号;以及
第1布线,在至少2个所述驱动电路中,将某一级的对应的所述缓冲器元件的输出线彼此短路。
2.如权利要求1所述的固体摄像装置,
所述第1布线是使所述控制线的每行或者每列的延迟平均化的布线。
3.如权利要求1或者2所述的固体摄像装置,
所述多个像素包括光学黑像素、以及所述光学黑像素以外的通常像素,
所述第1布线的布线长度比由所述通常像素构成的有效区域的4边之中的与第1布线平行的一边长。
4.如权利要求1~3中任一项所述的固体摄像装置,
多个所述驱动电路包括被分割为M部分而成的M个驱动电路群,其中M为2以上的整数,
所述第1布线按所述M个驱动电路群中的每个驱动电路群设置,将属于该驱动电路群的所述缓冲器元件的输出线彼此短路。
5.如权利要求4所述的固体摄像装置,
所述M个驱动电路群之中的1个由以像素的间隔剔除动作模式驱动的驱动电路构成。
6.如权利要求1~5中任一项所述的固体摄像装置,
所述第1布线被设置于所述至少2级的所述缓冲器元件之中的2级以上的各级。
7.如权利要求6所述的固体摄像装置,
所述第1布线的阻抗比与前级侧的缓冲器元件对应的第1布线的阻抗小。
8.如权利要求6所述的固体摄像装置,
所述第1布线的布线宽度比前级侧的对应的第1布线的布线宽度宽。
9.如权利要求1~8中任一项所述的固体摄像装置,
所述缓冲器元件的驱动能力比前级侧的缓冲器元件的驱动能力高。
10.如权利要求1~9中任一项所述的固体摄像装置,
所述像素具有将光转换为电荷的光电转换部、以及用于从所述光电转换部读出电荷的读出电极,
所述控制线与所述读出电极连接。
11.如权利要求1~10中任一项所述的固体摄像装置,
所述像素具有用于将像素内的电荷复位的复位电极,
所述控制线与所述复位电极连接。
12.如权利要求1~9中任一项所述的固体摄像装置,
所述像素具有将光转换为电荷的光电转换部、用于从所述光电转换部读出电荷的第1读出电极、以及用于将像素内的电荷复位的复位电极,
所述控制线按每个像素列具有与所述第1读出电极连接的第1读出控制线以及与所述复位电极连接的复位控制线,
所述固体摄像装置按每个像素列具有与所述第1读出控制线连接的所述驱动电路以及与所述复位控制线连接的所述驱动电路。
13.如权利要求12所述的固体摄像装置,
所述像素还具有用于从所述光电转换部读出电荷的第2读出电极,
所述控制线还按每个像素列具有与所述第2读出电极连接的第2读出控制线,
所述固体摄像装置还按每个像素列具有与所述第2读出控制线连接的所述驱动电路。
14.如权利要求1~13中任一项所述的固体摄像装置,具备:
布线调换部,在所述驱动电路间使布线交叉,以在实质上将所述驱动电路内的所述缓冲器元件与其他所述驱动电路内的同级的对应的缓冲器元件调换。
15.如权利要求14所述的固体摄像装置,
所述布线调换部具备:选择电路,与选择切换信号相应地选择成为调换对象的驱动电路。
16.如权利要求15所述的固体摄像装置,
所述固体摄像装置具备2个以上的所述布线调换部,
所述布线调换部被插入至多个所述驱动电路的所述至少2个的缓冲器元件的输入线或者输出线。
17.一种摄像装置,具备:
如权利要求1~16中任一项所述的固体摄像装置;以及
信号处理电路,基于所述固体摄像装置所接受的信号,生成距离图像或者亮度图像。
CN202180016022.5A 2020-02-25 2021-02-24 固体摄像装置及摄像装置 Pending CN115152202A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020029908 2020-02-25
JP2020-029908 2020-02-25
PCT/JP2021/006886 WO2021172364A1 (ja) 2020-02-25 2021-02-24 固体撮像装置および撮像装置

Publications (1)

Publication Number Publication Date
CN115152202A true CN115152202A (zh) 2022-10-04

Family

ID=77490034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180016022.5A Pending CN115152202A (zh) 2020-02-25 2021-02-24 固体摄像装置及摄像装置

Country Status (4)

Country Link
US (1) US11800255B2 (zh)
JP (1) JPWO2021172364A1 (zh)
CN (1) CN115152202A (zh)
WO (1) WO2021172364A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189854A1 (ja) * 2022-03-29 2023-10-05 ヌヴォトンテクノロジージャパン株式会社 測距撮像素子、パッケージ、モジュール、および、測距撮像装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4337779B2 (ja) * 2004-07-01 2009-09-30 ソニー株式会社 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
WO2015119243A1 (ja) 2014-02-07 2015-08-13 国立大学法人静岡大学 イメージセンサ
JP6570384B2 (ja) * 2015-09-11 2019-09-04 キヤノン株式会社 撮像装置及び撮像システム
US10418405B2 (en) * 2017-09-05 2019-09-17 Sony Semiconductor Solutions Corporation Sensor chip and electronic apparatus
EP3605149A4 (en) * 2017-12-22 2020-05-13 Sony Semiconductor Solutions Corporation SIGNAL GENERATOR
WO2019123738A1 (ja) * 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 センサチップ、電子機器、及び装置

Also Published As

Publication number Publication date
JPWO2021172364A1 (zh) 2021-09-02
US11800255B2 (en) 2023-10-24
US20220408048A1 (en) 2022-12-22
WO2021172364A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
TWI394448B (zh) 固態成像裝置,成像裝置及固態成像裝置之驅動方法
CN113658967B (zh) 光检测设备
US20210409633A1 (en) Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same
US7916195B2 (en) Solid-state imaging device, imaging apparatus and camera
JP6099373B2 (ja) 固体撮像装置および電子カメラ
JP5096946B2 (ja) 固体撮像装置
KR101916483B1 (ko) 고체 촬상 장치
WO2019054099A1 (ja) 固体撮像装置、及びそれを備える撮像装置
EP2190184B1 (en) Solid state imaging device
JP2007311555A (ja) 固体撮像デバイス及び固体撮像デバイスの駆動方法
KR20100047825A (ko) 고체 촬상 장치
JP2012217060A (ja) 固体撮像装置
CN108802961B (zh) 焦点检测设备和成像系统
CN115152202A (zh) 固体摄像装置及摄像装置
KR101916484B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 구동 방법
JP2017076872A (ja) 撮像素子
EP1845713B1 (en) Solid-state image pickup device
KR20140107212A (ko) 고체 촬상 소자 및 그 구동 방법, 카메라 시스템
WO2020054617A1 (ja) 測距撮像装置、及び固体撮像素子
JP6485725B1 (ja) 固体撮像装置、及びそれを備える撮像装置
JP5436639B2 (ja) 固体撮像装置
US8310579B2 (en) Solid-state imaging apparatus with plural reset units each resetting a corresponding one of plural block wirings
WO2014203456A1 (ja) 固体撮像装置およびその駆動方法
CN117378213A (zh) 摄像元件及摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination