CN115148723A - 一种To-247外形的PFC(功率因数校正)模块封装方法 - Google Patents

一种To-247外形的PFC(功率因数校正)模块封装方法 Download PDF

Info

Publication number
CN115148723A
CN115148723A CN202210799375.3A CN202210799375A CN115148723A CN 115148723 A CN115148723 A CN 115148723A CN 202210799375 A CN202210799375 A CN 202210799375A CN 115148723 A CN115148723 A CN 115148723A
Authority
CN
China
Prior art keywords
mosfet
pin
chip
abbreviated
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210799375.3A
Other languages
English (en)
Inventor
许斌玥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Xi'nai Electronic Science & Technology Co ltd
Original Assignee
Xi'an Xi'nai Electronic Science & Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Xi'nai Electronic Science & Technology Co ltd filed Critical Xi'an Xi'nai Electronic Science & Technology Co ltd
Priority to CN202210799375.3A priority Critical patent/CN115148723A/zh
Publication of CN115148723A publication Critical patent/CN115148723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了半导体封装技术领域的一种To‑247外形的PFC(功率因数校正)模块封装方法，包括以下步骤：将To‑247传统的一体化冲压出来的金属铜框架的散热片改成高导热系数的陶瓷片，陶瓷片双面覆金属后成为可直接键合的陶瓷；将上述DBC陶瓷片与To‑247框架原来的金属引脚通过焊接方式相连，形成一体化框架；在上述焊接好的一体化框架上，通过半导体组装方式进行上芯片，芯片上表面的焊盘与陶瓷上的金属层或者金属引脚通过金属丝，金属条或金属带形成电气连接；按照半导体封装的流程进行塑封molding成型；本发明使用To‑247的生产方式可以封装pfc模块，批量生产成本低，使用To‑247的封装外形可以适用功率电路设计中，并且解决了与外部散热基座的绝缘。

Description

一种To-247外形的PFC(功率因数校正)模块封装方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种To-247外形的PFC(功率因数校正)模块封装方法。
背景技术
半导体封装是金属、塑料、玻璃或陶瓷含有一个或多个离散的壳体的半导体器件或集成电路。单个组件在被切割成芯片、测试和封装之前在半导体晶片(通常是硅)上制造。封装提供了一种将其连接到外部环境的方法，例如印刷电路板，通过焊盘、焊球或引脚等引线；以及防止机械冲击、化学污染和光照等威胁。此外，它有助于消散设备产生的热量，无论是否有散热器的帮助.有数以千计的包类型在使用。有些是由国际、国家或行业标准定义的，而有些则是针对个别制造商的。半导体生产流程由晶圆制造、晶圆测试、芯片封装和封装后测试组成。塑封之后，还要进行一系列操作，如后固化、切筋和成型、电镀以及打印等工艺。典型的封装工艺流程为：划片、装片、键合、塑封、去飞边、电镀、打印、切筋和成型、外观检查、成品测试包装出货。传统有源PFC的电路中的二极管+MOSFET在功率电路中一般使用分立封装的两个器件分别通过绝缘片安装，存在不便之处。
因此，亟需设计一种To-247外形的PFC(功率因数校正)模块封装方法。
发明内容
本发明的目的在于提供一种To-247外形的PFC(功率因数校正)模块封装方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种To-247外形的PFC(功率因数校正)模块封装方法，包括以下步骤：
S1:将To-247传统的一体化冲压出来的金属铜框架的散热片改成高导热系数的陶瓷片，陶瓷片双面覆金属后成为可直接键合的陶瓷(Direct Bonding Ceramic)，其中正面加工出需要的图形，如附图1；
S2:将上述DBC陶瓷片与To-247框架原来的金属引脚通过焊接方式相连，形成一体化框架，如附图2；
S3:在上述焊接好的一体化框架上，通过半导体组装方式进行上芯片，本文内所说的芯片，指电子元器件和集成电路产品，包括但不限于MOSFET，IGBT，FRD，Driver IC等类型的裸芯片或者封装品，不限定其工艺来源和基底材料，可以是硅基或者SiC，GaN等，以下同，芯片上表面的焊盘与陶瓷上的金属层或者金属引脚通过金属丝，金属条或金属带形成电气连接(以下简称形成电气连接)；
S4:按照半导体封装的流程进行塑封molding成型，比常规的3管脚封装多2个管脚构成5管脚的To-247封装，如附图13，可见管脚间的爬电沟和侧视图中塑封体底部的台阶以提高爬电间隙，同时在某些应用中允许mosfet引出两个源极(source)以构成开尔文连接。
进一步的，上述To-247外形的PFC(功率因数校正)模块封装方法中，在上述S3中，形成的内部结构包括如下方式：
一、管脚排列和内部打线方式boost1；
二、管脚排列和内部打线方式boost2；
三、管脚排列和内部打线方式boost3；
四、管脚排列和内部打线方式boost4；
五、管脚排列和内部打线方式buck1；
六、管脚排列和内部打线方式buck2；
七、管脚排列和内部打线方式IPM1；
八、管脚排列和内部打线方式IPM2；
九、管脚排列和内部打线方式IPM3。
进一步的，上述To-247外形的PFC(功率因数校正)模块封装方法中，上述boost1具体结构为:图4中，左边的金属化区域(简称金属岛)上放一颗MOSFET芯片，其底面为Drain，与金属岛形成电气连接，其上表面左边的小框表示门(栅)级gate pad，上表面右边的大框表示源极source pad，都与外部管脚形成电气连接；右边的金属岛上放一颗二极管芯片，下表面为阴极K，与金属岛形成电气连接，上表面为阳极A，阳极A与放置MOSFET的金属岛形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G；
-管脚2为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为二极管阴极K,简写为K；
-管脚5为MOSFET的另一个Source，简写为S；
上述boost2具体结构为:图5中，左边的金属化区域(简称金属岛)上放一颗MOSFET芯片，其底面为Drain，与金属岛形成电气连接，其上表面左边的大框表示源极source pad，上表面右边的小框表示门(栅)级gate pad，都与外部管脚形成电气连接；右边的金属岛上放一颗二极管芯片，下表面为阴极K，与金属岛形成电气连接，上表面为阳极A，阳极A与放置MOSFET的金属岛形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的一个Source，简写为S；
-管脚2为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚3为MOSFET的另一个Source，简写为S；
-管脚4为二极管阴极K，简写为K；
-管脚5为MOSFET的门极Gate，简写为G；
上述boost3具体结构为:图6中，左边的芯片是二极管，其上表面为阳极A，下表面为阴极K，右边的芯片为MOSFET，其底面为Drain，与二极管的阳极A形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚2为二极管阴极K，简写为K；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为MOSFET的另一个Source，简写为S；
-管脚5为MOSFET的门极Gate，简写为G；
上述boost4具体结构为:图7中，与上述boost3结构类似；左边放MOSFET，右边放二极管，即管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G。
-管脚2为MOSFET的另一个Source，简写为S；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为二极管阴极K,简写为K；
-管脚5为二极管阳极A和MOSFET的漏极Drain，简写为A/D。
进一步的，上述To-247外形的PFC(功率因数校正)模块封装方法中，上述buck1具体结构为:图8中，左边的芯片是二极管，其上表面为阳极A，下表面为阴极K，右边的芯片为MOSFET，其底面为Drain，与二极管的阴极K形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，都与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为二极管阳极A，简写为A；
-管脚2为二极管阴极K和MOSFET的漏极Drain，简写为K/D；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为MOSFET的另一个Source，简写为S；
-管脚5为MOSFET的门极Gate，简写为G；
上述buck2具体结构为:图9中，右边的芯片是二极管，其上表面为阳极A，下表面为阴极K，左边的芯片为MOSFET，其底面为Drain，与二极管的阴极K形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，都与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G；
-管脚2为MOSFET的一个Source，简写为S；
-管脚3为MOSFET的另一个Source，简写为S；
-管脚4为二极管阴极K和MOSFET的漏极Drain,简写为K/D；
-管脚5为二极管阳极A，简写为A。
进一步的，上述To-247外形的PFC(功率因数校正)模块封装方法中，上述IPM1、IPM2、IPM3具体结构为:封装带有驱动芯片的IPM模块，包括驱动IC，电容，电阻，MOSFET和二极管等元器件；其管脚排列和内部打线方式的三种方式；图10、11、12中，方块为二极管，包含有两个长方块的纵向放置的大长方块为MOSFET，中间部分是装有驱动IC和电容，电阻的模块，标有“R”的小长方块代表电阻，标有“C”的小长方块代表电容；MOSFET(包括栅极Gate和源极source)和二极管的标识方法与前文相同；引出管脚定义为：
S/com:Source和Com，分别代表MOSFET的source和驱动IC的共地端；
A/D:分别代表二极管的阳极A和MOSFET的漏极Drain；
V+:代表驱动IC的电源正极；
K:代表二极管的阴极K(cathode)；
In:代表驱动IC的信号输入极Input。
与现有技术相比，本发明的有益效果是：
1、本发明把原来需要多个芯片的pfc结构集成到一个To-247外形的5管脚功率封装内，降低了原来多个分立器件在pcb板级的综合寄生参数，减少了电磁/开关噪音，改善了EMI性能，提高了系统效率；解决了芯片与散热片/散热底板的电气绝缘问题；可以将Mosfet的source脚分开为信号(sense)和功率两个管脚，额外提高了系统效率；可以集成封装驱动IC、电容、电阻、MOSFET和二极管等在一个To-247外形的单封装结构内成为IPM模块。
2、本发明将To-247封装中现有的金属散热片换成双面金属化的高导热DBC陶瓷(包括但不限于氮化铝ALN，氧化铝AL2O3，氮化硅Si3N4)；创新地使用了5腿封装的To-247封装，将现有3腿封装改为5腿封装，可以容纳多芯片的输出管脚需要。对于现有的3腿国际标准To-247增加了两个引脚；通过封装模具在管脚间增加凹槽以拉长爬电间隙，同时在管脚与本体底面通过增加台阶以拉长爬电间隙。
3、本发明使用To-247的生产方式可以封装pfc模块，批量生产成本低，使用To-247的封装外形可以适用功率电路设计中，并且解决了与外部散热基座的绝缘。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明DBC陶瓷片结构示意图；
图2为本发明框架式金属引脚结构示意图；
图3为本发明焊接后一体化的陶瓷基板与引脚结构示意图；
图4为本发明boost1结构示意图；
图5为本发明boost2结构示意图；
图6为本发明boost3结构示意图；
图7为本发明boost4结构示意图；
图8为本发明buck1结构示意图；
图9为本发明buck2结构示意图；
图10为本发明IPM1结构示意图；
图11为本发明IPM2结构示意图；
图12为本发明IPM3结构示意图；
图13为本发明塑封完成后示意图；
图14为本发明成品外形图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供一种技术方案：一种To-247外形的PFC(功率因数校正)模块封装方法，包括以下步骤：
S1:将To-247传统的一体化冲压出来的金属铜框架的散热片改成高导热系数的陶瓷片，陶瓷片双面覆金属后成为可直接键合的陶瓷(Direct Bonding Ceramic)，其中正面加工出需要的图形，如附图1；
S2:将上述DBC陶瓷片与To-247框架原来的金属引脚通过焊接方式相连，形成一体化框架，如附图2；
S3:在上述焊接好的一体化框架上，通过半导体组装方式进行上芯片，本文内所说的芯片，指电子元器件和集成电路产品，包括但不限于MOSFET，IGBT，FRD，Driver IC等类型的裸芯片或者封装品，不限定其工艺来源和基底材料，可以是硅基或者SiC，GaN等，以下同，芯片上表面的焊盘与陶瓷上的金属层或者金属引脚通过金属丝，金属条或金属带形成电气连接(以下简称形成电气连接)；
形成的内部结构包括如下方式：
一、管脚排列和内部打线方式boost1；
二、管脚排列和内部打线方式boost2；
三、管脚排列和内部打线方式boost3；
四、管脚排列和内部打线方式boost4；
五、管脚排列和内部打线方式buck1；
六、管脚排列和内部打线方式buck2；
七、管脚排列和内部打线方式IPM1；
八、管脚排列和内部打线方式IPM2；
九、管脚排列和内部打线方式IPM3。
上述boost1具体结构为:图4中，左边的金属化区域(简称金属岛)上放一颗MOSFET芯片，其底面为Drain，与金属岛形成电气连接，其上表面左边的小框表示门(栅)级gatepad，上表面右边的大框表示源极source pad，都与外部管脚形成电气连接；右边的金属岛上放一颗二极管芯片，下表面为阴极K，与金属岛形成电气连接，上表面为阳极A，阳极A与放置MOSFET的金属岛形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G；
-管脚2为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为二极管阴极K,简写为K；
-管脚5为MOSFET的另一个Source，简写为S；
上述boost2具体结构为:图5中，左边的金属化区域(简称金属岛)上放一颗MOSFET芯片，其底面为Drain，与金属岛形成电气连接，其上表面左边的大框表示源极source pad，上表面右边的小框表示门(栅)级gate pad，都与外部管脚形成电气连接；右边的金属岛上放一颗二极管芯片，下表面为阴极K，与金属岛形成电气连接，上表面为阳极A，阳极A与放置MOSFET的金属岛形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的一个Source，简写为S；
-管脚2为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚3为MOSFET的另一个Source，简写为S；
-管脚4为二极管阴极K，简写为K；
-管脚5为MOSFET的门极Gate，简写为G；
上述boost3具体结构为:图6中，左边的芯片是二极管，其上表面为阳极A，下表面为阴极K，右边的芯片为MOSFET，其底面为Drain，与二极管的阳极A形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚2为二极管阴极K，简写为K；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为MOSFET的另一个Source，简写为S；
-管脚5为MOSFET的门极Gate，简写为G；
上述boost4具体结构为:图7中，与上述boost3结构类似；左边放MOSFET，右边放二极管，即管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G。
-管脚2为MOSFET的另一个Source，简写为S；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为二极管阴极K,简写为K；
-管脚5为二极管阳极A和MOSFET的漏极Drain，简写为A/D。
上述buck1具体结构为:图8中，左边的芯片是二极管，其上表面为阳极A，下表面为阴极K，右边的芯片为MOSFET，其底面为Drain，与二极管的阴极K形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，都与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为二极管阳极A，简写为A；
-管脚2为二极管阴极K和MOSFET的漏极Drain，简写为K/D；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为MOSFET的另一个Source，简写为S；
-管脚5为MOSFET的门极Gate，简写为G；
上述buck2具体结构为:图9中，右边的芯片是二极管，其上表面为阳极A，下表面为阴极K，左边的芯片为MOSFET，其底面为Drain，与二极管的阴极K形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，都与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G；
-管脚2为MOSFET的一个Source，简写为S；
-管脚3为MOSFET的另一个Source，简写为S；
-管脚4为二极管阴极K和MOSFET的漏极Drain,简写为K/D；
-管脚5为二极管阳极A，简写为A。
上述IPM1、IPM2、IPM3具体结构为:封装带有驱动芯片的IPM模块，包括驱动IC，电容，电阻，MOSFET和二极管等元器件；其管脚排列和内部打线方式的三种方式；图10、11、12中，方块为二极管，包含有两个长方块的纵向放置的大长方块为MOSFET，中间部分是装有驱动IC和电容，电阻的模块，标有“R”的小长方块代表电阻，标有“C”的小长方块代表电容；MOSFET(包括栅极Gate和源极source)和二极管的标识方法与前文相同；引出管脚定义为：
S/com:Source和Com，分别代表MOSFET的source和驱动IC的共地端；
A/D:分别代表二极管的阳极A和MOSFET的漏极Drain；
V+:代表驱动IC的电源正极；
K:代表二极管的阴极K(cathode)；
In:代表驱动IC的信号输入极Input。
S4:按照半导体封装的流程进行塑封molding成型，比常规的3管脚封装多2个管脚构成5管脚的To-247封装，如附图13，可见管脚间的爬电沟和侧视图中塑封体底部的台阶以提高爬电间隙，同时在某些应用中允许mosfet引出两个源极(source)以构成开尔文连接。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (5)

1.一种To-247外形的PFC(功率因数校正)模块封装方法，其特征在于，包括以下步骤：
S1:将To-247传统的一体化冲压出来的金属铜框架的散热片改成高导热系数的陶瓷片，陶瓷片双面覆金属后成为可直接键合的陶瓷(Direct Bonding Ceramic)，其中正面加工出需要的图形，如附图1；
S2:将上述DBC陶瓷片与To-247框架原来的金属引脚通过焊接方式相连，形成一体化框架，如附图2；
S3:在上述焊接好的一体化框架上，通过半导体组装方式进行上芯片，本文内所说的芯片，指电子元器件和集成电路产品，包括但不限于MOSFET，IGBT，FRD，DriverIC等类型的裸芯片或者封装品，不限定其工艺来源和基底材料，可以是硅基或者SiC，GaN等，以下同，芯片上表面的焊盘与陶瓷上的金属层或者金属引脚通过金属丝，金属条或金属带形成电气连接(以下简称形成电气连接)；
S4:按照半导体封装的流程进行塑封molding成型，比常规的3管脚封装多2个管脚构成5管脚的To-247封装，如附图13，可见管脚间的爬电沟和侧视图中塑封体底部的台阶以提高爬电间隙，同时在某些应用中允许mosfet引出两个源极(source)以构成开尔文连接。
2.根据权利要求1所述的一种To-247外形的PFC(功率因数校正)模块封装方法，其特征在于：在上述S3中，形成的内部结构包括如下方式：
一、管脚排列和内部打线方式boost1；
二、管脚排列和内部打线方式boost2；
三、管脚排列和内部打线方式boost3；
四、管脚排列和内部打线方式boost4；
五、管脚排列和内部打线方式buck1；
六、管脚排列和内部打线方式buck2；
七、管脚排列和内部打线方式IPM1；
八、管脚排列和内部打线方式IPM2；
九、管脚排列和内部打线方式IPM3。
3.根据权利要求2所述的一种To-247外形的PFC(功率因数校正)模块封装方法，其特征在于：
上述boost1具体结构为:图4中，左边的金属化区域(简称金属岛)上放一颗MOSFET芯片，其底面为Drain，与金属岛形成电气连接，其上表面左边的小框表示门(栅)级gate pad，上表面右边的大框表示源极source pad，都与外部管脚形成电气连接；右边的金属岛上放一颗二极管芯片，下表面为阴极K，与金属岛形成电气连接，上表面为阳极A，阳极A与放置MOSFET的金属岛形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G；
-管脚2为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为二极管阴极K,简写为K；
-管脚5为MOSFET的另一个Source，简写为S；
上述boost2具体结构为:图5中，左边的金属化区域(简称金属岛)上放一颗MOSFET芯片，其底面为Drain，与金属岛形成电气连接，其上表面左边的大框表示源极source pad，上表面右边的小框表示门(栅)级gate pad，都与外部管脚形成电气连接；右边的金属岛上放一颗二极管芯片，下表面为阴极K，与金属岛形成电气连接，上表面为阳极A，阳极A与放置MOSFET的金属岛形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的一个Source，简写为S；
-管脚2为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚3为MOSFET的另一个Source，简写为S；
-管脚4为二极管阴极K，简写为K；
-管脚5为MOSFET的门极Gate，简写为G；
上述boost3具体结构为:图6中，左边的芯片是二极管，其上表面为阳极A，下表面为阴极K，右边的芯片为MOSFET，其底面为Drain，与二极管的阳极A形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为二极管阳极A和MOSFET的漏极Drain，简写为A/D；
-管脚2为二极管阴极K，简写为K；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为MOSFET的另一个Source，简写为S；
-管脚5为MOSFET的门极Gate，简写为G；
上述boost4具体结构为:图7中，与上述boost3结构类似；左边放MOSFET，右边放二极管，即管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G。
-管脚2为MOSFET的另一个Source，简写为S；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为二极管阴极K,简写为K；
-管脚5为二极管阳极A和MOSFET的漏极Drain，简写为A/D。
4.根据权利要求2所述的一种To-247外形的PFC(功率因数校正)模块封装方法，其特征在于：
上述buck1具体结构为:图8中，左边的芯片是二极管，其上表面为阳极A，下表面为阴极K，右边的芯片为MOSFET，其底面为Drain，与二极管的阴极K形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，都与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为二极管阳极A，简写为A；
-管脚2为二极管阴极K和MOSFET的漏极Drain，简写为K/D；
-管脚3为MOSFET的一个Source，简写为S；
-管脚4为MOSFET的另一个Source，简写为S；
-管脚5为MOSFET的门极Gate，简写为G；
上述buck2具体结构为:图9中，右边的芯片是二极管，其上表面为阳极A，下表面为阴极K，左边的芯片为MOSFET，其底面为Drain，与二极管的阴极K形成电气连接，MOSFET上表面有左边大框内的Source pad和右边小框内的Gate pad，都与外部管脚形成电气连接；管脚排列从左到右依次是：
-管脚1为MOSFET的门极Gate，简写为G；
-管脚2为MOSFET的一个Source，简写为S；
-管脚3为MOSFET的另一个Source，简写为S；
-管脚4为二极管阴极K和MOSFET的漏极Drain,简写为K/D；
-管脚5为二极管阳极A，简写为A。
5.根据权利要求2所述的一种To-247外形的PFC(功率因数校正)的IPM模块封装方法，其特征在于：
上述IPM1、IPM2、IPM3具体结构为:封装带有驱动芯片的IPM模块，包括驱动IC，电容，电阻，MOSFET和二极管等元器件；其管脚排列和内部打线方式的三种方式；图10、11、12中，方块为二极管，包含有两个长方块的纵向放置的大长方块为MOSFET，中间部分是装有驱动IC和电容，电阻的模块，标有“R”的小长方块代表电阻，标有“C”的小长方块代表电容；MOSFET(包括栅极Gate和源极source)和二极管的标识方法与前文相同；引出管脚定义为：
S/com:Source和Com，分别代表MOSFET的source和驱动IC的共地端；
A/D:分别代表二极管的阳极A和MOSFET的漏极Drain；
V+:代表驱动IC的电源正极；
K:代表二极管的阴极K(cathode)；
In:代表驱动IC的信号输入极Input。
CN202210799375.3A 2022-07-06 2022-07-06 一种To-247外形的PFC(功率因数校正)模块封装方法 Pending CN115148723A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210799375.3A CN115148723A (zh) 2022-07-06 2022-07-06 一种To-247外形的PFC(功率因数校正)模块封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210799375.3A CN115148723A (zh) 2022-07-06 2022-07-06 一种To-247外形的PFC(功率因数校正)模块封装方法

Publications (1)

Publication Number Publication Date
CN115148723A true CN115148723A (zh) 2022-10-04

Family

ID=83411431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210799375.3A Pending CN115148723A (zh) 2022-07-06 2022-07-06 一种To-247外形的PFC(功率因数校正)模块封装方法

Country Status (1)

Country Link
CN (1) CN115148723A (zh)

Similar Documents

Publication Publication Date Title
KR101100838B1 (ko) 반도체장치
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
US20120235293A1 (en) Semiconductor device including a base plate
EP4148778A1 (en) Power semiconductor module
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JPH04293259A (ja) 半導体装置およびその製造方法
TWI452662B (zh) 雙邊冷卻整合電源裝置封裝與模組及製造方法
US9666557B2 (en) Small footprint semiconductor package
US10964642B2 (en) Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane
US10410996B2 (en) Integrated circuit package for assembling various dice in a single IC package
CN217719586U (zh) 电子器件
KR102490612B1 (ko) 전력용 반도체 모듈
US20230215788A1 (en) Power module and manufacturing method thereof, converter, and electronic device
KR20150071336A (ko) 전력 모듈 패키지 및 그 제조방법
CN212907719U (zh) 一种功率半导体模块
CN115148723A (zh) 一种To-247外形的PFC(功率因数校正)模块封装方法
CN220400580U (zh) 高效散热单元式分立器件
CN216719947U (zh) 一种固定活动端子的半导体功率模块
US20240021487A1 (en) Semiconductor device package
CN212209492U (zh) 功率模块
US20230027138A1 (en) Power module
CN111554666A (zh) 功率半导体器件封装件
CN116845044A (zh) 一种高效散热单元式分立器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination