CN115148250A - 一种内容可寻址存储器 - Google Patents
一种内容可寻址存储器 Download PDFInfo
- Publication number
- CN115148250A CN115148250A CN202210989846.7A CN202210989846A CN115148250A CN 115148250 A CN115148250 A CN 115148250A CN 202210989846 A CN202210989846 A CN 202210989846A CN 115148250 A CN115148250 A CN 115148250A
- Authority
- CN
- China
- Prior art keywords
- data
- dcam
- memory cell
- port
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明提供了一种由数字电路单元构成的内容可寻址存储器。其存储单元为锁存器，降低了由数字电路单元构成的内容可寻址存储器的面积和功耗；可选择性地加入数据门控电路，从而进一步降低该内容可寻址存储器在写入数据时的功耗。
Description
技术领域
本发明涉及集成电路领域，尤其涉及存储器领域。
背景技术
内容可寻址存储器(Content Addressable Memory，CAM)是一种不仅能存取数据，而且具有查询功能的存储器件。查询功能指将输入的查询数据与内部所有数据进行比较，判定查询数据是否已经存在于存储器中；若查询数据已经存在于存储器中，输出查询数据位于存储器的地址。内容可寻址存储器可以在单个时钟周期内并行完成数据的比较查找运算，相比其他基于硬件或软件的搜索系统，具有更高的查找效率，被广泛地应用于各个领域。
在现有的主流技术方案中，内容可寻址存储器使用模拟电路搭建存储单元，通过向单个SRAM单元添加若干晶体管的方法，实现将当前输入数据与预设数据进行比较并输出比较结果。
现有主流技术方案中的、使用模拟电路搭建的内容可寻址存储器的缺点在于，开发周期长，开发成本高，且在更换工艺时需要重新开发。为解决这一问题，开发了由数字电路单元构成的内容可寻址存储器。为方便叙述，称由数字电路单元构成的内容可寻址存储器为DCAM(DigitalCAM)。
在现有技术方案中，DCAM使用触发器作为存储单元，导致DCAM的面积较大，功耗较高。
发明内容
针对现有技术中存在的问题，本发明提供了一种内容可寻址存储器。该内容可寻址存储器包括写控制电路、存储单元阵列和寻址控制电路，所述内容可寻址存储器的各部分由数字电路单元构成，存储单元阵列中的存储单元为锁存器(latch)，为方便叙述，称由数字电路单元构成的内容可寻址存储器为DCAM。
上述的写控制电路包括写数据寄存器和写地址译码器。
上述的寻址控制电路包括查找数据寄存器寄存器、匹配线编码器和查找地址寄存器。
在本发明的又一实施例中，上述的DCAM还包括读控制电路。
上述的读控制电路包括读数据寄存器和读地址译码器。
在本发明的又一实施例中，上述的写控制电路还包括数据门控电路。
本发明的有益效果是，本发明提供了一种内容可寻址存储器，与现有主流技术方案中主要由模拟电路构成的内容可寻址存储器相比，DCAM的主要开发工作与工艺无关，降低了开发成本；与现有的DCAM相比，本发明提供了一种使用锁存器作为存储单元的DCAM，可以降低DCAM的功耗和面积；本发明又提供了一种含有数据门控电路的DCAM，进一步降低了DCAM的功耗。
附图说明
图1是包含触发器的DCAM的存储单元的示例图
图2是包含锁存器的新型DCAM的存储单元的示例图
图3是新型DCAM的存储字线的示例图
图4是新型DCAM的示例图
图5是包含数据门控电路的新型DCAM的示例图
具体实施方式
针对现有技术中存在的问题，本发明一实施例提供了一种新型DCAM，具体如下。
在本发明一实施例中，采用锁存器作为存储单元。具体的结构与连接关系如下。
图2为DCAM中一个存储单元的示例图。写数据端口连接至锁存器的D端口；写有效端口连接至锁存器的EN端口；锁存器的Q端口与查找数据信号连接至异或门的两输入端口；异或门的输出端口取反后连接至数据匹配端口；锁存器的Q端口连接至读数据端口。每个存储单元可以存储一个比特。
在数据位宽为N的DCAM中，每个数据包含N个比特，其对应的N个存储单元构成一个存储单元字线。图3为DCAM中一个存储单元字线的示例图。存储单元301的写数据端口连接至存储单元字线的写数据端口的不同比特；存储单元301的写有效端口连接至存储单元字线的写有效端口；存储单元301的查找数据端口连接至存储单元字线的查找数据端口的不同比特；存储单元301的读数据端口连接至存储单元字线的读数据端口的不同比特；存储单元301的数据匹配端口连接至与门的不同输入端口；与门的输出端口连接至存储单元字线的数据匹配端口。
图4为一个DCAM的示例图。DCAM由存储单元阵列410和外围控制电路组成。存储单元阵列410由多个存储单元字线401组成。
DCAM的写控制电路包括写数据寄存器403和写地址译码器402，连接关系如下：DCAM的写数据端口连接至写数据寄存器403的输入端；写数据寄存器403的输出端连接至所有存储单元字线401的写数据端口；DCAM的写地址端口连接至写地址译码器402的输入端；写地址译码器402的输出端连接至所有存储单元字线401的写使能端口。向DCAM写入数据时，与写地址对应的存储单元字线401被选中，被选中的存储单元字线401的写使能端口值为有效，其余的存储单元字线401的写使能端口值为无效；所有的存储单元字线401的写数据端口值为写数据的值。
DCAM的读控制电路包括读数据寄存器405和读地址译码器404，连接关系如下：DCAM的读地址端口连接至读地址译码器404的输入端；存储单元字线401的读数据端口连接至读地址译码器404的不同的输入端；读地址译码器404的输出端连接至读数据寄存器405的输入端；读数据寄存器405的输出端连接至DCAM的读数据端口。从DCAM读取数据时，与读地址对应的存储单元字线401被选中，读地址译码器404将被选中的存储单元字线401读数据端口的值输出至DCAM读数据端口。
DCAM的寻址控制电路包括查找数据寄存器寄存器408、匹配线编码器406和查找地址寄存器407，连接关系如下：DCAM的查找数据端口连接至查找数据寄存器寄存器408的输入端；查找数据寄存器寄存器408的输出端连接至存储单元字线401的查找数据端口；存储单元字线401的数据匹配端口连接至匹配线编码器406的输入端口；匹配线编码器406的输出端口连接至查找地址寄存器407的输入端口；查找地址寄存器407的输出端口连接至DCAM的查找地址端口。从DCAM查找数据时，包含查找数据的存储单元字线401被选中，匹配线编码器406计算出被选中的存储单元字线401的地址，并从DCAM的查找地址端口输出结果。
通过使用锁存器代替触发器，对DCAM进行了优化：锁存器面积较触发器低，从而降低了DCAM的面积；锁存器不需要连接频繁翻转的时钟信号，从而降低了DCAM的功耗。
在本发明又一实施例中，一个DCAM的示例图如图5所示。
区别于图4，图5中DCAM的写控制电路包括写数据寄存器403、写地址译码器402和数据门控电路409，连接关系如下：DCAM的写数据端口连接至写数据寄存器403的输入端；写数据寄存器403的输出端连接至数据门控电路409的输入端；DCAM的写地址端口连接至写地址译码器402的输入端；写地址译码器402的输出端连接至所有存储单元字线401的写使能端口和数据门控电路409的另一输入端；数据门控电路409的输出端分别连接至存储单元字线401的写数据端口。向DCAM写入数据时，与写地址对应的存储单元字线401被选中，被选中的存储单元字线401的写使能端口值为有效，其余的存储单元字线401的写使能端口值为无效；被选中的存储单元字线401的写数据端口值为写数据的值，被选中的存储单元字线401的写数据端口值为预设的定值。
通过增加数据门控电路409模块使得，向DCAM写入数据时，仅有被选中的存储单元字线401的写数据端口的值发生变化，减少了存储单元字线401写数据端口的值的变化次数，从而降低DCAM的功耗。
在本发明又一实施例里中，DCAM不具备读取数据的功能，可将读数据相关电路从DCAM中删除：可将读数据端口从图2示例的存储单元中删除；可将读数据端口从图3示例的存储单元字线中删除；可将读地址段端口、读数据端口、读地址译码器和读数据寄存器从图4或图5示例的DCAM中删除。
在不需要通过地址读取数据的情境下，删除读取数据相关的电路不会影响其他功能的正确工作，可以进一步降低电路的面积。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (5)
1.一种内容可寻址存储器，其特征在于，所述内容可寻址存储器包括写控制电路、存储单元阵列和寻址控制电路，所述存储单元为锁存器。
2.根据权利要求1所述内容可寻址存储器，其特征在于，各部分由数字电路单元构成。
3.根据权利要求1至2所述的内容可寻址存储器，其特征在于，所述内容可寻址存储器包括读控制电路。
4.根据权利要求1至3中任一项所述的内容可寻址存储器，其特征在于，所述的写控制电路包括数据门控电路。
5.一种设备，其特征在于，含有权利要求1至4中任一项所述的内容可寻址存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210989846.7A CN115148250A (zh) | 2022-08-18 | 2022-08-18 | 一种内容可寻址存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210989846.7A CN115148250A (zh) | 2022-08-18 | 2022-08-18 | 一种内容可寻址存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115148250A true CN115148250A (zh) | 2022-10-04 |
Family
ID=83415387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210989846.7A Pending CN115148250A (zh) | 2022-08-18 | 2022-08-18 | 一种内容可寻址存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115148250A (zh) |
-
2022
- 2022-08-18 CN CN202210989846.7A patent/CN115148250A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646271A (en) | Content addressable memory having dual access modes | |
| US4794559A (en) | Content addressable semiconductor memory arrays | |
| US3644906A (en) | Hybrid associative memory | |
| US5835965A (en) | Memory system with multiplexed input-output port and memory mapping capability | |
| US6188629B1 (en) | Low power, static content addressable memory | |
| US6525987B2 (en) | Dynamically configured storage array utilizing a split-decoder | |
| JP2669303B2 (ja) | ビットエラー訂正機能付き半導体メモリ | |
| US4894799A (en) | Content-addressable memory | |
| CN114287031A (zh) | 存储器中的操作 | |
| CN115148250A (zh) | 一种内容可寻址存储器 | |
| CN219872882U (zh) | 一种内容可寻址存储器 | |
| US4404653A (en) | Associative memory cell and memory unit including same | |
| US5978245A (en) | Associative memory device having circuitry for storing a coincidence line output | |
| US20220066681A1 (en) | Bubble break register in semiconductor device | |
| US7174418B2 (en) | Semiconductor memory device for enhancing refresh operation in high speed data access | |
| US5524226A (en) | Register file system for microcomputer including a decoding system for concurrently activating source and destination word lines | |
| US7752410B1 (en) | System and method for accessing data in a multicycle operations cache | |
| US6219296B1 (en) | Multiport memory cell having a reduced number of write wordlines | |
| US7751219B2 (en) | Three port content addressable memory | |
| CN111292782B (zh) | 非易失性随机存取存储器及存取方法 | |
| TWI760702B (zh) | 資料寫入系統與方法 | |
| JPH06215583A (ja) | 連想メモリ | |
| US4870616A (en) | Compact register set using a psram array | |
| JPS60117495A (ja) | 半導体メモリ | |
| CN117831582A (zh) | 一种基于磁性随机存取存储器的缓存地址电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |