CN115132754A - 背光模组及其制备方法、显示面板 - Google Patents

背光模组及其制备方法、显示面板 Download PDF

Info

Publication number
CN115132754A
CN115132754A CN202210759042.8A CN202210759042A CN115132754A CN 115132754 A CN115132754 A CN 115132754A CN 202210759042 A CN202210759042 A CN 202210759042A CN 115132754 A CN115132754 A CN 115132754A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
light emitting
forming
backlight module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210759042.8A
Other languages
English (en)
Other versions
CN115132754B (zh
Inventor
卓恩宗
夏玉明
张合静
林春燕
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202210759042.8A priority Critical patent/CN115132754B/zh
Publication of CN115132754A publication Critical patent/CN115132754A/zh
Application granted granted Critical
Publication of CN115132754B publication Critical patent/CN115132754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本申请提供一种背光模组及其制备方法、显示面板，制备方法包括：在基板上形成初始半导体层，所述初始半导体层的材质包括非晶硅或非晶金属氧化物；以及，以预设温度区间在所述初始半导体层上形成磊晶叠层，并使所述初始半导体层在所述预设温度区间形成半导体层，所述半导体层的材质包括微晶硅或微晶金属氧化物。本申请的技术方案能够保证较佳的电子迁移率的同时不对基板造成损伤。

Description

背光模组及其制备方法、显示面板
技术领域
本申请涉及显示领域，尤其涉及一种背光模组及其制备方法、显示面板。
背景技术
目前背光模组一般采用薄膜晶体管(Thin Film Transistor，TFT)作为驱动组件，薄膜晶体管面板有非晶硅(a-Si)薄膜晶体管和低温多晶硅(Low Temperature Poly-silicon，LTPS)薄膜晶体管两种。非晶硅薄膜晶体管由于迁移率较低导致其工作稳定性较差。多晶硅为了提高其迁移率，普遍需通过高温退火工艺来制备，但是这种高温处理工艺，易对基板产生伤害，导致多晶硅薄膜晶体管的工作稳定性受到影响。如何能够在提高电子迁移率的同时不影响基板的结构完整性为业界持续探索的课题。
发明内容
本申请的实施例提供一种背光模组及其制备方法、显示面板，本申请的制备方法可以使背光模组能够在保证较佳的电子迁移率的同时不对基板造成损伤。
第一方面，本申请提供一种背光模组的制备方法，包括：
在基板上形成初始半导体层，所述初始半导体层的材质包括非晶硅或非晶金属氧化物；及
以预设温度区间在所述初始半导体层上形成磊晶叠层，并使所述初始半导体层在所述预设温度区间形成半导体层，所述半导体层的材质包括微晶硅或微晶金属氧化物。
可以理解的是，本申请通过在形成磊晶叠层的同时，将初始半导体层结晶化，形成微晶半导体层。微晶半导体层相比于非晶半导体层具有更好的结构有序性，良好的结构有序性使微晶硅具有更高的电子迁移率，从而提升背光模组的发光的响应速度。并且本申请提供的背光模组的半导体层在结晶化形成微晶的半导体层时，背光模组的基板的结构不会受到温度的影响，基板可以保持完整的结构。
一种可能的实施方式中，所述预设温度区间为600℃-900℃。
一种可能的实施方式中，所述微晶硅的电子迁移率范围在2cm2/Vs-10cm2/Vs之间。
一种可能的实施方式中，所述以预设温度区间在所述初始半导体层上形成磊晶叠层包括：
在所述初始半导体层上依次沉积第一掺杂层、发光层和第二掺杂层。
一种可能的实施方式中，在所述在基板上形成初始半导体层之后，以及在所述以预设温度区间在所述初始半导体层上形成磊晶叠层之前，所述方法还包括：
在所述初始半导体层背离所述基板的表面形成绝缘层。
一种可能的实施方式中，在所述以预设温度区间在所述初始半导体层上形成磊晶叠层，并使所述初始半导体层在所述预设温度区间形成半导体层之后，所述方法还包括：
在所述半导体层上形成栅极；
形成覆盖所述基板、所述半导体层、所述栅极的介质层；及
在所述介质层上形成源极和漏极，并使所述源极和所述漏极电连接至所述半导体层。
一种可能的实施方式中，在所述以预设温度区间在所述初始半导体层上形成磊晶叠层，并使所述初始半导体层在所述预设温度区间形成半导体层之后，以及在所述在所述介质层上形成源极和漏极，并使所述源极和所述漏极电连接至所述半导体层之前，所述方法还包括：
刻蚀所述磊晶叠层，使所述磊晶叠层形成多个发光二极管，每一所述发光二极管的发光颜色均为第一发光颜色。
一种可能的实施方式中，在所述刻蚀所述磊晶叠层，使所述磊晶叠层形成多个发光二极管，每一所述发光二极管的发光颜色均为第一发光颜色之后，所述方法还包括：
在多个所述发光二极管上形成颜色转换层，以使相邻三个所述发光二极管的发光颜色分别为第一发光颜色、第二发光颜色和第三发光颜色。
第二方面，本申请还提供一种背光模组，所述背光模组采用如上所述的方法制备而成。
第三方面，本申请还提供一种显示面板，包括显示组件和如上所述的背光模组，所述背光模组与所述显示组件电连接。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
图1是本申请实施例提供的显示面板的结构示意图；
图2是图1提供的显示面板的背光模组的剖面示意图；
图3是图2所示的背光模组的薄膜晶体管的剖面示意图；
图4是图2所示的背光模组和发光二极管的剖面示意图；
图5是本申请实施方式提供的一种背光模组的制备方法的流程示意图；
图6是背光模组的制备方法中完成S100后形成的组件剖面示意图；
图7是背光模组的制备方法中完成S200后形成的组件剖面示意图；
图8为本申请实施例提供的一种量子点掺杂介孔材料的制备方法的流程示意图；
图9是本申请实施例提供的另一种背光模组的制备方法的流程示意图；
图10是背光模组的制备方法的S300中的第一次刻蚀磊晶叠层形成的组件剖面示意图；
图11是背光模组的制备方法的S300中第二次刻蚀磊晶叠层形成的组件剖面示意图；
图12是背光模组的制备方法中完成S400后形成的组件剖面示意图；
图13是背光模组的制备方法中完成S500后形成的组件剖面示意图；
图14是背光模组的制备方法中完成S600后形成的组件剖面示意图；
图15为背光模组的制备方法中完成S700后的组件剖面示意图；
图16为在图15所示的组件上设置第一电极和第二电极的剖面示意图；
图17为背光模组的制备方法中完成S800后的组件剖面示意图；
图18是背光模组的制备方法中完成S900后的组件剖面示意图。
标号说明：显示面板-1000、显示组件-100、背光模组-200、基板-210、薄膜晶体管-220、发光二极管-230、遮光层-240、保护层-250、颜色转换层-260、半导体层-221、绝缘层-222、栅极-223、源极-224、漏极-225、介质层-226、第二保护层-227、第一导电层-228、第一金属过孔-2261、第二金属过孔-2262、第一掺杂层-231、发光层-232、第二掺杂层-233、第二导电层-234、第一电极-235、第二电极-236、蓝色转换层-261、绿色转换层-262、红色转换层-263、初始半导体层-2210。
具体实施方式
下面将参照附图更详细地描述本申请的具体实施方式。虽然附图中显示了本申请的示例性实施方式，但应当理解的是，还可以采用不同于在此描述的其他方式来实施本申请，因此，本申请不受下面这些实施方式的限制。
目前背光模组一般采用薄膜晶体管(Thin Film Transistor，TFT)作为驱动组件，薄膜晶体管面板有非晶硅(a-Si)薄膜晶体管和低温多晶硅(Low Temperature Poly-silicon，LTPS)薄膜晶体管两种。非晶硅薄膜晶体管由于迁移率较低导致其工作稳定性较差。多晶硅为了提高其迁移率，普遍需通过高温退火工艺来制备，但是这种高温处理工艺，易对基板产生伤害，导致多晶硅薄膜晶体管的工作稳定性受到影响。如何能够在提高电子迁移率的同时不影响基板的结构完整性为业界持续探索的课题。
基于此，本申请的实施例提供一种显示面板，能够具有高电子迁移率，且显示面板中的基板结构完整。
请参阅图1，图1是本申请实施例提供的显示面板1000的结构示意图。显示面板1000可以包括显示组件100和背光模组200。背光模组200与显示组件100电连接，背光模组200提供光源至显示组件100，以使显示面板1000显示图像。
请参阅图2，图2是图1提供的显示面板1000的背光模组200的剖面示意图。背光模组200包括基板210、多个薄膜晶体管220、多个发光二极管230、遮光层240、保护层250和颜色转换层260。
需说明的是，图2的目的仅在于示意性的描述基板210、多个薄膜晶体管220、多个发光二极管230、遮光层240、第一保护层250和颜色转换层260的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本申请实施例示意的结构并不构成对背光模组200的具体限定。在本申请另一些实施例中，背光模组200可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
本申请实施例中，发光二极管230以微发光二极管(Micro Light EmittingDiode，Micro LED)为例进行说明，但可以理解的是，在其他实施例中，发光二极管230还可以为其他发光器件，例如，发光二极管230可以为迷你发光二极管(Mini Light EmittingDiode，Mini LED)和有机发光二极(OLED)等，本申请对此不作限定。
请参阅图3，图3是图2所示的背光模组200的薄膜晶体管220的剖面示意图。薄膜晶体管220包括半导体层221、绝缘层222、栅极223、源极224、漏极225、介质层226、第二保护层227和第一导电层228。
半导体层221设于基板210表面。其中，半导体层221的材质包括微晶硅或者微晶金属氧化物，本申请提供的材质为微晶硅或者微晶金属氧化物的半导体层221具有较高的电子迁移率，可以提高背光模组200在工作时的相应速度，从而使背光模组200可以快速的对光线进行调整。
绝缘层222设于半导体层221远离基板210的一侧。栅极223设于绝缘层222远离半导体层221的一侧。介质层226设于基板上，且覆盖半导体层221、绝缘层222和栅极223。源极224和漏极225均设于介质层226远离半导体层221的一侧，源极224和漏极225间隔设置。介质层226还设有贯穿介质层的第一金属过孔2261和第二金属过孔2262。源极224通过第一金属过孔2261电连接至半导体层221，漏极225通过第二金属过孔2262电连接至半导体层221。源极224与漏极225分别设于栅极223的相对两侧。
可以理解的是，介质层226可以起到使薄膜晶体管220的各部分组件绝缘的作用。介质层226可包括低介电常数的材料、硅的氧化物、氮化物和氧氮化物等。介质层226还可以起到支撑其他膜层及提高薄膜晶体管220结构强度的作用。
第二保护层227设于介质层226远离基板210的一侧表面，且覆盖至少部分的源极224和漏极225。第二保护层227可以提高薄膜晶体管220的结构强度。
第一导电层228设于第二保护层227远离介质层226的表面，且第一导电层228的部分结构穿过第二保护层227与漏极225连接，以使薄膜晶体管220可以通过到第一导电层228与发光二极管230连接以驱动发光二极管230发光。
遮光层240设于第二保护层227远离介质层226的表面，且遮光层240覆盖第一导电层228。遮光层240可以封装薄膜晶体管220，隔绝薄膜晶体管220中的元器件与外界水汽、氧气接触，防止所述薄膜晶体管220受到外界水汽的侵蚀和氧气的氧化作用。
第一保护层250设于遮光层240远离第一导电层228的表面，第一保护层250可以加强薄膜晶体管220的结构稳定性。
请参阅图4，图4是图2所示的背光模组200和发光二极管230的剖面示意图。多个发光二极管230与薄膜晶体管220设于基板210的同一侧。每一个发光二极管230可以发出红色、绿色或蓝色的光线，相邻的一个发出红色光线的发光二极管230、一个发出绿色光线的发光二极管230和一个发出蓝色光线的发光二极管230可以组成一个发光单元，故而多个发光二极管230可以组成多个发光单元，多个发光单元在基板210上可以阵列排布。图4仅以一个发光单元为示例进行说明，但应当理解，并不以此为限。
发光二极管230可以包括第一掺杂层231、发光层232、第二掺杂层233、第二导电层234、第一电极235和第二电极236。第一掺杂层231连接于基板210设有薄膜晶体管220一侧的表面，且与薄膜晶体管220间隔设置。第一掺杂层231、发光层232和第二掺杂层233依次层叠设置。其中发光层232能够发出第一颜色光线，本申请的实施例中，第一颜色光线为蓝色光线。第二导电层234设于第二掺杂层233远离发光层232的表面。第二导电层234与第一导电层228电连接，从而使发光二极管230与薄膜晶体管220电连接。第一电极235连接于第一掺杂层231远离基板210的表面，第二电极236连接于第二导电层234远离第二掺杂层233的表面。示例性的，第一掺杂层231可以掺杂N型氮化镓，第二掺杂层233可以掺杂P型氮化镓。
可以理解的是，掺杂氮化镓后的第一掺杂层231和第二掺杂层233具有多子(第一掺杂层231的多子可以为电子，第二掺杂层233的多子可以为空穴)。在发光二极管230发光过程中，薄膜晶体管220会在发光二极管230两端施加一个电压。电流从第二掺杂层233流向第一掺杂层231，并经过发光层232。第二掺杂层233向发光层232输出电子。第一掺杂层231吸收从发光层232传来的电子(这可以视为第一掺杂层231向发光层232输出空穴，两者效果相等)。在发光层232中，电子会与空穴结合。电子遇到空穴时，会填充空穴，这一过程发生时，电子会以光子的形式释放能量，以使背光模组200发光。
颜色转换层260设于第二掺杂层233远离发光层232的一侧，且颜色转换层260可以覆盖第二导电层234和第二电极236。
颜色转换层260可以包括蓝色转换层261、绿色转换层262和红色转换层263。每个发光单元中的三个发光二极管230可以分别设有蓝色转换层261、绿色转换层262和红色转换层263。设有蓝色转换层261的发光二极管230可以发出第一颜色光线，第一颜色光线也即为蓝色光线。设有绿色转换层262的发光二极管230可以发出第二颜色光线，第二颜色光线也即为绿色光线。设有红色转换层263的发光二极管230可以发出第三颜色光线，第三颜色光线也即为红色光线。每一个发光单元都可以发出三种光线(三种光线分别为第一颜色光线、第二颜色光线和第三颜色光线)。
请再参阅图2，遮光层240用于填充薄膜晶体管220与多个发光二极管230之间的空隙、以及多个发光二极管230之间的空隙。
可以理解的是，遮光层240可以封装发光二极管230和/或薄膜晶体管220，隔绝所述发光二极管230和/或薄膜晶体管220中的元器件与外界水汽、氧气接触，防止所述发光二极管230和/或薄膜晶体管220受到外界水汽的侵蚀和氧气的氧化作用。遮光层240填充薄膜晶体管220与多个发光二极管230之间的空隙和多个发光二极管230之间的间隙还可以平坦化器件，使背光模组200表面顺滑。并且遮光层240还可以为发光二极管230提供支撑力，使多个发光二极管230位置相对固定，提升发光二极管230的结构强度。同时遮光层240可以遮挡发光二极管230的周侧的表面(周侧的表面是指与第一掺杂层231、发光层232和第二掺杂层233的层叠方向平行的表面)，使发光二极管230的光线可以向颜色转换层260或者滤光层射出，而不会从发光二极管230的周侧表面射出，从而可以更好的纯化发光二极管230的光线的颜色。遮光层240还可以为散热遮光层240，使每个发光二极管230可以更好的散热不会彼此影响，从而使每个发光二极管230可以更好的独立发光。示例性的遮光层240可以为黑色染料、感光胶和导热硅胶的混合物。
第一保护层250设于遮光层240远离基板210的一侧表面，且第一保护层250远离遮光层240的表面可以与颜色转换层260远离发光二极管230的表面平齐。第一保护层250可以使背光模组200的表面更加平坦，以防止背光模组200在受到外力作用时造成应力集中而使结构破坏。第一保护层250的设置还可以提升背光模组200的结构的强度，使背光模组200的结构更加稳定。
本申请还提供一种背光模组200的制备方法，能够在制备出高电子迁移率的半导体层221的同时，可以保护基板210的结构，使基板210不会在制作过程中的高温等步骤受到损伤。
请参阅图5，图5是本申请实施例提供的一种背光模组200的制备方法的流程示意图。所述制备方法包括但不限于步骤S100和S200，关于步骤S100和S200的详细描述如下。
S100：在基板210上形成初始半导体层2210，初始半导体层221的材质包括非晶硅或非晶金属氧化物。
S200：以预设温度区间在初始半导体层2210上形成磊晶叠层，并使初始半导体层2210在预设温度区间形成半导体层221，半导体层221的材质包括微晶硅或微晶金属氧化物。
以下将对各个步骤分别进行进一步的描述。
以下将结合图6来描述上述的步骤S100，图6是背光模组200的制备方法中S100后形成的组件剖面示意图。
S100：在基板210上形成初始半导体层2210，初始半导体层221的材质包括非晶硅或非晶金属氧化物。
示例性的，可以通过等离子体增强化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)将初始半导体层2210的材料沉积于基板210。
在基板210上形成初始半导体层2210之后，在初始半导体层2210表面形成绝缘层222。并对初始半导体层2210和绝缘层222进行刻蚀。
以下将结合图7来描述上述的步骤S200，图7是背光模组200的制备方法中S200后形成的组件剖面示意图。
S200：以预设温度区间在初始半导体层2210上形成磊晶叠层，并使初始半导体层2210在预设温度区间形成半导体层221，半导体层221的材质包括微晶硅或微晶金属氧化物。
具体而言，在预设温度区间下，可以通过金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)的手段，在初始半导体层2210上依次沉积第一掺杂层231、发光层232和第二掺杂层233。第一掺杂层231、发光层232和第二掺杂层233共同构成磊晶叠层。
本申请实施例中，预设温度区间可以为600℃-900℃。而非晶硅或者非晶金属氧化物在预设温度区间下，逐渐结晶，形成微晶硅或微晶金属氧化物。其中，微晶硅的电子迁移率范围在2cm2/Vs-10cm2/Vs之间(包括端点值2cm2/Vs和10cm2/Vs)。
可以理解的是，在预设温度区间内形成磊晶叠层可以使非晶半导体层(初始半导体层2210)逐渐结晶从而形成微晶半导体层(半导体层221)，并且在结晶过程中，预设温度区间不会对基板210造成伤害，从而保证基板210的结构稳定性。并且在此预设温度区间内形成的半导体层221(此半导体层221的材质为微晶硅)的电子迁移率可以在2cm2/Vs-10cm2/Vs之间，可以理解的是，在背光模组200中半导体层221的电子迁移率大于2cm2/Vs即可以满足目前背光模组200相应时间的要求，使背光模组200具有较快的发光相应速度，减少背光模组200响应延迟，从而满足用户的使用需求。
本申请实施例先在基板210上形成初始半导体层2210(也即为非晶硅和非晶金属氧化物)，利用制作磊晶叠层时的高温，可使初始半导体层2210结晶化。通过在形成磊晶叠层的同时，将初始半导体层2210结晶化，形成半导体层221(半导体层221包括微晶硅或者微晶金属氧化物)。半导体层221相比于初始半导体层2210具有更好的结构有序性，良好的结构有序性使微晶硅具有更高的电子迁移率，从而提升背光模组200的发光的响应速度。并且本申请提供的非晶的初始半导体层2210在结晶化形成微晶的半导体层221时，背光模组200的基板210的结构不会受到温度的影响，基板210可以保持完整的结构。
可以理解的是，结晶化的半导体层221可以作为薄膜晶体管220的沟道层，微晶状态的沟道层电子迁移率高，稳定性好，解决了非晶薄膜晶体管工作稳定性较差的难题。磊晶叠层中的发光层232材料可以通过将量子点掺杂入介孔材料的方法来制备，本申请提供的技术方案避免了巨量转移过程，可以直接形成发光二极管230。
示例性的，请参阅图8，图8为本申请实施例提供的一种量子点掺杂介孔材料的制备方法的流程示意图。发光层232可以由量子点掺杂如介孔材料来制备。发光层232的制备方法至少包括如下步骤：
首先，形成介孔材料。
例如，可以采用溶胶-凝胶法将无机香料Si(OR)4转换成Si(OR)3Si-OH，并将表面活性剂胶束通过自组装技术排列成六角矩阵，将六角矩阵的胶束和Si(OR)3Si-OH通过协同装配技术自组装，形成有机/无机混杂的微结构材料，然后通过干燥和煅烧形成介孔材料。其中，表面活性剂可以为十六烷基三甲基溴化铵(cetyltrimethylammonium bromide，CTAB)、聚环氧乙烷-聚环氧丙烷-聚环氧乙烷三嵌段共聚物(PEO-PPO-PEO，P123)或聚氧乙烯-聚氧丙烯-聚氧乙烯(PEG-PPG-PEG，F127:Poly)中的一种。
其次，形成量子点材料。
其中，发光层232的量子点可以为蓝色的量子点。蓝色量子点的材料可以为氮化镓(GaN)，氮化镓可以由三甲基镓(Ga(CH3)3)和氨(NH3)反应制备。利用四氢化硅(SiH4)、锗烷(GeH4)和氢气(H2)还可以反应生成硅锗(SixGey)，其中，通过调控硅锗(SixGey)中，X与Y的不同比例，可以调整量子点的大小，从而调整量子点的发光颜色(硅锗量子点可以为蓝色、红色或绿色)。硅锗(SixGey)还可以由四甲基硅烷(Si(CH3)4)、四甲基锗(Ge(CH3)4)和氢气(H2)反应制得。
最后，将量子点材料掺杂于介孔材料。
本申请的介孔材料采用自组装形式，介孔材料作为主体材料，介孔材料内设置有量子点。利用介孔材料内设置量子点，调整与控制量子点的大小与其排布的均匀性，进而调节因量子点大小不同而具有不同发光颜色的发光二极管230，便能实现主动发光显示面板1000中不同发光颜色的光的调控均匀性，提升显示品味与用户的视觉体验。
请参阅图9，图9是本申请实施例提供的另一种背光模组200的制备方法的流程示意图。与前述第一种制备方法相同的内容不再赘述，与第一种制备方法不同的是，背光模组200的制备方法除S100、S200外，至少还可以包括S300、S400、S500、S600、S700、S800、S900、S1000，详细描述如下。
以下将结合图10和图11来描述步骤S300，图10是背光模组200的制备方法的S300中的第一次刻蚀磊晶叠层形成的组件剖面示意图，图11是背光模组200的制备方法的S300中第二次刻蚀磊晶叠层形成的组件剖面示意图。
S300：刻蚀磊晶叠层，使磊晶叠层形成多个发光二极管230，每一发光二极管230的发光颜色均为第一发光颜色。
本步骤中，磊晶叠层可以经过两次刻蚀，如图10所示，第一次刻蚀中，分别刻蚀第二掺杂层233、发光层232和部分第一掺杂层231，将半导体层221和绝缘层222上方的第二掺杂层233与发光层232去除。如图11所示，第二次刻蚀中，将半导体层221与绝缘层222表面的其余的第一掺杂层231去除。
以下将结合图12来描述步骤S400，图12是背光模组200的制备方法中完成S400后的组件剖面示意图。
S400：在半导体层221上形成栅极223。
以下将结合图13来描述步骤S500，图13是背光模组200的制备方法中完成S500后的组件剖面示意图。
S500：形成覆盖基板210、半导体层221、栅极223的介质层226。
以下将结合图14来描述步骤S600，图14是背光模组200的制备方法中完成S600后的组件剖面示意图。
S600：在介质层226上形成源极224和漏极225，并使源极224和漏极225电连接至半导体层221。
可以理解的是，使源极224和漏极225穿过介质层226与半导体层221连接，能够使半导体层221作为沟道层与绝缘层222、栅极223、源极224和漏极225共同形成薄膜晶体管220。
而在对栅极223施以正电压时，电压在绝缘层222中产生电场，以使半导体层221表面处产生感应电荷。随着电压增加，半导体层221表面的感应电荷增多，此时在源极224和漏极225间加上电压就会有载流子通过沟道层(也即为本申请的半导体层221)，从而实现电路的导通。
在介质层226上形成源极224和漏极225，并使源极224和漏极225电连接至半导体层221之后，在介质层226远离基板210的一侧表面沉积第二保护层227，并刻蚀第二保护层227，以漏出漏极225。
以下将结合图15来描述步骤S700，图15为背光模组200的制备方法中完成S700后的组件剖面示意图。
S700：在第二保护层227上形成第一导电层228和在多个发光二极管230上形成第二导电层234，其中，第一导电层228与漏极225电连接，第二导电层234与第二掺杂层233电连接。
示例性的，请参阅图16，图16为在图15所示的组件上设置第一电极235和第二电极236的剖面示意图。第一导电层228与第二导电层234可以直接电连接，以使薄膜晶体管220与发光二极管230电连接。或者每一发光二极管230的第一掺杂层231可以设有第一电极235，第二导电层234远离第二掺杂层233的表面可以设有第二电极236，薄膜晶体管220的第一导电层228可以通过第一电极235和第二电极236与发光二极管230电连接。
以下将结合图17来描述步骤S800，图17为背光模组200的制备方法中完成S800后的组件剖面示意图。
S800：在多个发光二极管230间隙、以及薄膜晶体管220与多个发光二极管230之间的间隙填充遮光层240。
以下将结合图18来描述步骤S900，图18为背光模组200的制备方法中完成S900后的组件剖面示意图。
S900：在发光二极管230上形成颜色转换层260。
具体而言，在第二导电层234远离第二掺杂层233的表面设置颜色转换层260，颜色转换层可以包括蓝色转换层261、绿色转换层262和红色转换层263。蓝色转换层261能够使发光二极管230的发光颜色为第一发光颜色。绿色转换层262能够使发光二极管230的发光颜色为第二发光颜色。红色转换层263能够使发光二极管230的发光颜色为第三发光颜色。一个能够发出第一发光颜色的发光二极管230、一个能够发出第二发光颜色的发光二极管230和一个能够发出第三发光颜色的发光二极管230组成一个发光单元。第一发光颜色可以为蓝色、第二发光颜色可以为绿色、第三发光颜色可以为红色。
颜色转换层260可以包括量子点，其中量子点可以与发光层232的量子点的制备方式类似，在介孔材料中掺杂入量子点。具体制备方式可以参阅前述描述，在此不再赘述。
以下将结合图2来描述步骤S1000。
S1000：在遮光层240远离基板210的表面形成第一保护层250。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种背光模组的制备方法，其特征在于，包括：
在基板上形成初始半导体层，所述初始半导体层的材质包括非晶硅或非晶金属氧化物；及
以预设温度区间在所述初始半导体层上形成磊晶叠层，并使所述初始半导体层在所述预设温度区间形成半导体层，所述半导体层的材质包括微晶硅或微晶金属氧化物。
2.根据权利要求1所述的制备方法，其特征在于，所述预设温度区间为600℃-900℃。
3.根据权利要求1所述的制备方法，其特征在于，所述微晶硅的电子迁移率范围在2cm2/Vs-10cm2/Vs之间。
4.根据权利要求1所述的制备方法，其特征在于，所述以预设温度区间在所述初始半导体层上形成磊晶叠层包括：
在所述初始半导体层上依次沉积第一掺杂层、发光层和第二掺杂层。
5.根据权利要求1所述的制备方法，其特征在于，在所述在基板上形成初始半导体层之后，以及在所述以预设温度区间在所述初始半导体层上形成磊晶叠层之前，所述方法还包括：
在所述初始半导体层背离所述基板的表面形成绝缘层。
6.根据权利要求1-5任一项所述的制备方法，其特征在于，在所述以预设温度区间在所述初始半导体层上形成磊晶叠层，并使所述初始半导体层在所述预设温度区间形成半导体层之后，所述方法还包括：
在所述半导体层上形成栅极；
形成覆盖所述基板、所述半导体层、所述栅极的介质层；及
在所述介质层上形成源极和漏极，并使所述源极和所述漏极电连接至所述半导体层。
7.根据权利要求6所述的制备方法，其特征在于，在所述以预设温度区间在所述初始半导体层上形成磊晶叠层，并使所述初始半导体层在所述预设温度区间形成半导体层之后，以及在所述在所述介质层上形成源极和漏极，并使所述源极和所述漏极电连接至所述半导体层之前，所述方法还包括：
刻蚀所述磊晶叠层，使所述磊晶叠层形成多个发光二极管，每一所述发光二极管的发光颜色均为第一发光颜色。
8.根据权利要求7所述的制备方法，其特征在于，在所述刻蚀所述磊晶叠层，使所述磊晶叠层形成多个发光二极管，每一所述发光二极管的发光颜色均为第一发光颜色之后，所述方法还包括：
在多个所述发光二极管上形成颜色转换层，以使相邻三个所述发光二极管的发光颜色分别为第一发光颜色、第二发光颜色和第三发光颜色。
9.一种背光模组，其特征在于，所述背光模组采用如权利要求1-8任一项所述的方法制备而成。
10.一种显示面板，其特征在于，包括显示组件和如权利要求9所述的背光模组，所述背光模组与所述显示组件电连接。
CN202210759042.8A 2022-06-30 2022-06-30 背光模组及其制备方法、显示面板 Active CN115132754B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210759042.8A CN115132754B (zh) 2022-06-30 2022-06-30 背光模组及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210759042.8A CN115132754B (zh) 2022-06-30 2022-06-30 背光模组及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN115132754A true CN115132754A (zh) 2022-09-30
CN115132754B CN115132754B (zh) 2023-06-27

Family

ID=83381382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210759042.8A Active CN115132754B (zh) 2022-06-30 2022-06-30 背光模组及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN115132754B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115527948A (zh) * 2022-11-04 2022-12-27 惠科股份有限公司 显示面板的制作方法、显示面板以及显示装置

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0468759A1 (en) * 1990-07-24 1992-01-29 Semiconductor Energy Laboratory Co., Ltd. Method for crystallising a non-single crystal semiconductor by heating
EP0592227A2 (en) * 1992-10-07 1994-04-13 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid crystal display apparatus
KR960012575A (ko) * 1994-09-15 1996-04-20 반도체 장치 제조 방법
EP0989604A2 (en) * 1998-09-22 2000-03-29 Fairchild Semiconductor Corporation In situ deposition of gate oxide and amorphous silicon electrode and corresponding structure
JP2004335968A (ja) * 2003-05-12 2004-11-25 Sony Corp 電気光学表示装置の製造方法
JP3107646U (ja) * 2004-07-30 2005-02-03 行政院原子能委員会核能研究所 化合物半導体エピタキシャルウエハ
CN1851900A (zh) * 2006-03-30 2006-10-25 上海理工大学 一种采用相变方法实现绝缘体上应变硅的制作方法
KR20060121475A (ko) * 2005-05-24 2006-11-29 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
JP2008085318A (ja) * 2006-08-31 2008-04-10 Semiconductor Energy Lab Co Ltd 結晶性半導体膜、及び半導体装置の作製方法
WO2011013417A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 薄膜トランジスタおよびその製造方法
CN102832169A (zh) * 2012-08-28 2012-12-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
CN103022083A (zh) * 2012-12-10 2013-04-03 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
WO2017067333A1 (zh) * 2015-10-23 2017-04-27 厦门市三安光电科技有限公司 图形化衬底、制备方法及发光二极管
CN108615771A (zh) * 2018-07-02 2018-10-02 惠科股份有限公司 一种薄膜晶体管及其制造方法、以及显示面板
CN109004053A (zh) * 2017-06-06 2018-12-14 中国科学院上海微系统与信息技术研究所 双面受光的晶体硅/薄膜硅异质结太阳电池及制作方法
WO2020093309A1 (zh) * 2018-10-08 2020-05-14 惠科股份有限公司 一种显示面板及其制作方法
CN112310252A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 Micro LED晶粒、Micro LED基板及其制备方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0468759A1 (en) * 1990-07-24 1992-01-29 Semiconductor Energy Laboratory Co., Ltd. Method for crystallising a non-single crystal semiconductor by heating
EP0592227A2 (en) * 1992-10-07 1994-04-13 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid crystal display apparatus
KR960012575A (ko) * 1994-09-15 1996-04-20 반도체 장치 제조 방법
EP0989604A2 (en) * 1998-09-22 2000-03-29 Fairchild Semiconductor Corporation In situ deposition of gate oxide and amorphous silicon electrode and corresponding structure
JP2004335968A (ja) * 2003-05-12 2004-11-25 Sony Corp 電気光学表示装置の製造方法
JP3107646U (ja) * 2004-07-30 2005-02-03 行政院原子能委員会核能研究所 化合物半導体エピタキシャルウエハ
KR20060121475A (ko) * 2005-05-24 2006-11-29 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
CN1851900A (zh) * 2006-03-30 2006-10-25 上海理工大学 一种采用相变方法实现绝缘体上应变硅的制作方法
JP2008085318A (ja) * 2006-08-31 2008-04-10 Semiconductor Energy Lab Co Ltd 結晶性半導体膜、及び半導体装置の作製方法
WO2011013417A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 薄膜トランジスタおよびその製造方法
CN102832169A (zh) * 2012-08-28 2012-12-19 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
CN103022083A (zh) * 2012-12-10 2013-04-03 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
WO2017067333A1 (zh) * 2015-10-23 2017-04-27 厦门市三安光电科技有限公司 图形化衬底、制备方法及发光二极管
CN109004053A (zh) * 2017-06-06 2018-12-14 中国科学院上海微系统与信息技术研究所 双面受光的晶体硅/薄膜硅异质结太阳电池及制作方法
CN108615771A (zh) * 2018-07-02 2018-10-02 惠科股份有限公司 一种薄膜晶体管及其制造方法、以及显示面板
WO2020093309A1 (zh) * 2018-10-08 2020-05-14 惠科股份有限公司 一种显示面板及其制作方法
CN112310252A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 Micro LED晶粒、Micro LED基板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115527948A (zh) * 2022-11-04 2022-12-27 惠科股份有限公司 显示面板的制作方法、显示面板以及显示装置

Also Published As

Publication number Publication date
CN115132754B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
KR102625489B1 (ko) 마이크로 led 표시 패널 및 그 제조 방법
CN107591410A (zh) 包括多种类型的薄膜晶体管的有机发光显示装置及其制造方法
US20160293586A1 (en) Method of integrating inorganic light emitting diode with oxide thin film transistor for display applications
CN107658333A (zh) 一种柔性显示面板及其制造方法、柔性显示装置
WO2007086345A1 (ja) 半導体発光装置及びその製造方法
WO2014205003A1 (en) Trench high electron mobility transistor
WO2015147390A1 (ko) 발광다이오드 및 이의 제조방법
KR20120047032A (ko) 반도체 소자 및 이의 제조 방법
TWI738263B (zh) 一種顯示面板及其製作方法
TWI729612B (zh) 主動矩陣led陣列前驅物
CN115132754B (zh) 背光模组及其制备方法、显示面板
CN116438666A (zh) 具有蚀刻停止层的iii族氮化物多波长led阵列
CN113644086B (zh) 一种显示面板的制备方法和显示面板
CN102460740A (zh) 发光装置以及发光装置的制造方法
CN108133910B (zh) Led制造方法及led、显示屏和电子设备
US10396121B2 (en) FinFETs for light emitting diode displays
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
CN115132819A (zh) 薄膜晶体管及其制备方法、显示面板
CN113921512A (zh) MicroLED三基色发光结构及其制备方法
KR102204755B1 (ko) 표시 장치의 박막 트랜지스터 제조 방법
KR102113104B1 (ko) 디스플레이 장치 및 그의 제조 방법
CN219738982U (zh) 一种Micro-LED显示装置
CN117012865B (zh) 全彩Micro LED显示芯片及其制备方法
CN219553670U (zh) 一种微型发光元件
KR20190061227A (ko) 마이크로 led 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant