CN115114213A - 一种传输装置及服务器 - Google Patents

一种传输装置及服务器 Download PDF

Info

Publication number
CN115114213A
CN115114213A CN202210764568.5A CN202210764568A CN115114213A CN 115114213 A CN115114213 A CN 115114213A CN 202210764568 A CN202210764568 A CN 202210764568A CN 115114213 A CN115114213 A CN 115114213A
Authority
CN
China
Prior art keywords
clock
network card
bmc chip
data selector
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210764568.5A
Other languages
English (en)
Other versions
CN115114213B (zh
Inventor
王明磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210764568.5A priority Critical patent/CN115114213B/zh
Publication of CN115114213A publication Critical patent/CN115114213A/zh
Application granted granted Critical
Publication of CN115114213B publication Critical patent/CN115114213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本申请公开了一种传输装置及服务器，应用于服务器的线路优化领域。该装置包括设于BMC芯片的时钟端和时钟源的第一输出端之间的N个时钟通道，且N个时钟通道的线路长度各不相同，BMC芯片可以根据预设需求选择与预设需求对应的时钟通道导通，以使BMC芯片通过确定的时钟通道接收时钟源输出的时钟信号。可见，本申请中的传输装置可以根据用户的预设需求选择对应的时钟通道导通，由于各个时钟通道的线路长度不同，因此，BMC芯片和时钟源之间的时钟线路长度可以有多种选择，对应的，可以增大外设网卡和时钟源连接的时钟线路的长度范围，从而可以扩大外设网卡安装位置的选择区域，提高外设网卡安装位置的灵活性。

Description

一种传输装置及服务器
技术领域
本申请涉及服务器的线路优化领域，特别涉及一种传输装置及服务器。
背景技术
目前，服务器中的BMC(Baseboard Management Controller，基板管理控制器)芯片与外设网卡需要借助参考时钟才能实现可靠的通信，具体地，服务器中设有一个时钟源，该生成两路时钟信号，以供BMC芯片和外插网卡使用，BMC芯片和外插网卡通过此时钟源生成的参考时钟进行信号的传输。现有技术中，为保证BMC芯片和外插网卡之间传输信号的可靠性，通常要求时钟源与BMC芯片连接的第一时钟线的长度和时钟源与外插网卡连接的第二时钟线的长度尽量相同，其长度差值尽量不大于预设值。但是BMC芯片固定在硬板上，一旦BMC芯片与时钟源连接，此时第一时钟线的长度也就为固定值，为满足第一时钟线的长度与第二时钟线的长度的差值不大于预设值，此时，第二时钟线的长度范围也是有限的。由于第二时钟线的长度限制，导致外插网卡的安装位置也受限。例如，第一时钟线的长度为10英寸，预设值为4英寸，在第二时钟线的长度只能在6英寸～14英寸中选择，导致外插网卡安装位置的选择区域也有限，不便于服务器结构的调整。
因此，提供一种装置以提高外插网卡安装位置的灵活性是本领域技术人员亟需解决的问题。
发明内容
本申请的目的是提供一种传输装置及服务器，可以根据用户的预设需求选择对应的时钟通道导通，此外，由于各个时钟通道的线路长度不同，因此，BMC芯片和时钟源之间的时钟线路长度可以有多种选择，对应的，可以增大外设网卡和时钟源连接的时钟线路的长度范围，从而可以增大外设网卡安装位置的选择区域，提高外设网卡安装位置的灵活性。
为解决上述技术问题，本申请提供了一种传输装置，应用于服务器，所述服务器包括BMC芯片、时钟源及外设网卡，所述BMC芯片的时钟端与所述时钟源的第一输出端连接，所述BMC芯片的信号端与所述外设网卡的信号端连接，所述外设网卡的时钟端与所述时钟源的第二输出端连接，包括：
N个时钟通道，设于所述BMC芯片的时钟端和所述时钟源的第一输出端之间，每个所述时钟通道的控制端与所述BMC芯片连接，N个所述时钟通道的线路长度各不相同，N为大于1的整数；
所述BMC芯片用于根据预设需求确定与所述预设需求对应的时钟通道，并控制确定的所述时钟通道导通，以使所述BMC芯片通过确定的所述时钟通道接收所述时钟源输出的时钟信号。
优选地，所述传输装置包括M个数据选择器，每个所述数据选择器包括控制端、N个输入端和N个输出端，M为大于1的整数；
第一数据选择器的输入端与所述时钟源的第一输出端连接，第M数据选择器的第一输出端与所述BMC芯片的时钟端连接，所述第i数据选择器的N个输出端与所述第i+1数据选择器的N个输入端一一对应连接，以构成N个所述时钟通道，M＞i≥1，且i为整数；
所述第i数据选择器的N个输出端与所述第i+1数据选择器的N个输入端一一对应连接的线路的长度各不相同；
所述BMC芯片具体用于根据预设需求确定与所述预设需求对应的时钟通道，根据确定的所述时钟通道确定各个所述数据选择器中用于传输所述时钟信号的输入端和输出端，以使所述时钟源通过各个所述数据选择器将所述时钟信号传输至所述BMC芯片。
优选地，所述数据选择器为MUX芯片。
优选地，M为2，N为2时；
所述第一数据选择器的输入端与所述时钟源的第一输出端连接，所述第一数据选择器的第一输出端与所述第二数据选择器的第一输入端连接，所述第一数据选择器的第二输出端与所述第二数据选择器的第二输入端连接，所述第二数据选择器的输出端与所述BMC芯片的时钟端连接，所述第一数据选择器的控制端及所述第二数据选择器的控制端与所述BMC芯片的控制端连接；
所述第一数据选择器的第一输出端与所述第二数据选择器的第一输入端连接的线路与所述第一数据选择器的第二输出端与所述第二数据选择器的第二输入端连接的线路长度不同。
优选地，所述BMC芯片与所述外设网卡之间通过NCSI协议进行信号传输，所述BMC芯片的信号端与所述外设网卡的信号端通过NCSI信号线连接，所述外设网卡的时钟端与所述时钟源的第二输出端通过NCSI时钟线连接。
优选地，所述时钟源包括：
时钟发生器，用于产生所述时钟信号；
时钟缓冲器，其包括输入端、第一输出端和第二输出端，所述时钟缓冲器的输入端与所述时钟发生器的输出端连接，所述时钟缓冲器的第一输出端与所述BMC芯片的时钟端连接，所述时钟缓冲器的第二输出端与所述外设网卡的时钟端连接，所述时钟缓冲器用于将所述时钟信号分为两路以分别发送至所述BMC芯片的时钟端和所述外设网卡的时钟端。
优选地，所述服务器还包括内设网卡，且所述内设网卡与所述BMC芯片设置于同一板材上，所述内设网卡的时钟端与所述时钟源的第三输出端连接，所述内设网卡的信号端与所述BMC芯片的信号端连接；
所述BMC芯片还用于在自身与所述内设网卡通信时，根据所述内设网卡的时钟端与所述时钟源的第三输出端之间连接线路的长度控制预设时钟通道导通，以使所述时钟源通过所述预设时钟通道将所述时钟信号传输至所述BMC芯片的时钟端；
所述预设时钟通道的线路长度与所述内设网卡的时钟端与所述时钟源的第三输出端之间连接线路的长度的差值不超过预设长度。
优选地，所述预设长度不大于4英寸。
为解决上述技术问题，本申请还提供了一种服务器，包括BMC芯片、时钟源、外设网卡及上述所述的传输装置，所述BMC芯片的时钟端与所述时钟源的第一输出端连接，所述BMC芯片的信号端与所述外设网卡的信号端连接，所述外设网卡的时钟端通过所述传输装置与所述时钟源的第二输出端连接。
优选地，所述BMC芯片与所述外设网卡通过NCSI协议进行信号传输，所述BMC芯片的信号端与所述外设网卡的信号端通过NCSI信号线连接，所述外设网卡的时钟端与所述时钟源的第二输出端通过NCSI时钟线连接。
本申请提供了一种传输装置及服务器，应用于服务器的线路优化领域。该装置包括设于BMC芯片的时钟端和时钟源的第一输出端之间的N个时钟通道，且N个时钟通道的线路长度各不相同，BMC芯片可以根据预设需求选择与预设需求对应的时钟通道导通，以使BMC芯片通过确定的时钟通道接收时钟源输出的时钟信号。可见，本申请中的传输装置可以根据用户的预设需求选择对应的时钟通道导通，此外，由于各个时钟通道的线路长度不同，因此，BMC芯片和时钟源之间的时钟线路长度可以有多种选择，对应的，可以增大外设网卡和时钟源连接的时钟线路的长度范围，从而可以增大外设网卡安装位置的选择区域，提高外设网卡安装位置的灵活性。
本申请还提供了一种服务器，与上述描述的传输装置具有相同的有益效果。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请所提供的一种传输装置的结构框图；
图2为本申请所提供的一种传输装置的具体实现示意图；
图3为本申请所提供的一种服务器的结构框图。
具体实施方式
本申请的核心是提供一种传输装置及服务器，可以根据用户的预设需求选择对应的时钟通道导通，此外，由于各个时钟通道的线路长度不同，因此，BMC芯片和时钟源之间的时钟线路长度可以有多种选择，对应的，可以增大外设网卡和时钟源连接的时钟线路的长度范围，从而可以增大外设网卡安装位置的选择区域，提高外设网卡安装位置的灵活性。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1，图1为本申请所提供的一种传输装置的结构框图，该装置应用于服务器，服务器包括BMC芯片、时钟源及外设网卡，BMC芯片的时钟端与时钟源的第一输出端连接，BMC芯片的信号端与外设网卡的信号端连接，外设网卡的时钟端与时钟源的第二输出端连接，包括：
N个时钟通道，设于BMC芯片的时钟端和时钟源的第一输出端之间，每个时钟通道的控制端与BMC芯片连接，N个时钟通道的线路长度各不相同，N为大于1的整数；
BMC芯片用于根据预设需求确定与预设需求对应的时钟通道，并控制确定的时钟通道导通，以使BMC芯片通过确定的时钟通道接收时钟源输出的时钟信号。
具体的，现有技术中为保证BMC芯片与外设网卡之间通信的可靠性，需使得BMC芯片与时钟源连接的第一时钟线的长度和外设网卡和时钟源连接的第二时钟线的长度相近，例如，使得两个时钟线的长度差值不超过4inch(4英寸)。但由于BMC芯片与时钟源一旦连接，第一时钟线的长度为唯一确定的，此时，第二时钟线的长度范围有限，导致外设网卡的安装位置有限。
为解决上述技术问题，本申请的设计思路为：设计一种装置使得BMC芯片与时钟源之间连接的时钟线的长度可调，也即上述描述的第一时钟线的长度可调，此时，在同样满足上述要求(两个时钟线的长度差值不超过4inch)的情况下，与长度可调的第一时钟线对应的第二时钟线的长度范围较大，从而对应的外设网卡的安装位置的可选择区域较大，使得外设网卡的安装位置更加灵活。
基于此，本申请中在BMC芯片的时钟端和时钟源的第一输出端之间设置了多个时钟通道，用于将时钟源输出的时钟信号传输至BMC芯片的时钟端，然后通过BMC芯片根据预设需求选择对应的时钟通道导通。本申请中在预设需求不同时(其具体可以为外设网卡的安装位置不同时)，选择不同的时钟通道导通，由于本申请中设置的多个时钟通道对应的线路长度各不相同，因此，对应不同的预设需求，可以调整BMC芯片的时钟端与时钟源的第一输出端之间连接的第一时钟线的长度，使得该第一时钟线的长度由一个固定值变为一个可调值，此时，若外设网卡的时钟端和时钟源的第二输出端之间连接的第二时钟线的长度仍需与第一时钟线的长度在4inch内时，第二时钟线的长度范围更大，从而对应的外设网卡可安装的位置区域更大，使得外设网卡的安装位置更加灵活。
例如，假设现有技术中第一时钟线的长度为固定的10inch，第一时钟线的长度与第二时钟线的长度的差值不超过4inch，则第二时钟线的长度范围为：6inch-14inch。若本申请中设置了3个时钟通道，且3个时钟通道对应的线路长度分别为10inch、18inch和26inch，也即第一时钟线的长度可以为10inch、18inch和22inch，则在第一时钟线的长度为10inch时，第二时钟线的长度范围为6inch-14inch；在第一时钟线的长度为18inch时，第二时钟线的长度范围为14inch-22inch；在第一时钟线的长度为26inch时，第二时钟线的长度范围为22nch-30inch。可见，该实施例中，通过3个时钟通道的设置及选择，则可以将第二时钟线的长度范围由6inch-14inch扩大至6inch-30inch，在第二时钟线的长度范围扩大时，对应的外设网卡安装的位置区域也增大，提高了外设网卡安装的灵活性。
作为一种优选的实施例，传输装置包括M个数据选择器，每个数据选择器包括控制端、N个输入端和N个输出端，M为大于1的整数；
第一数据选择器的输入端与时钟源的第一输出端连接，第M数据选择器的第一输出端与BMC芯片的时钟端连接，第i数据选择器的N个输出端与第i+1数据选择器的N个输入端一一对应连接，以构成N个时钟通道，M＞i≥1，且i为整数；
第i数据选择器的N个输出端与第i+1数据选择器的N个输入端一一对应连接的线路的长度各不相同；
BMC芯片具体用于根据预设需求确定与预设需求对应的时钟通道，根据确定的时钟通道确定各个数据选择器中用于传输时钟信号的输入端和输出端，以使时钟源通过各个数据选择器将时钟信号传输至BMC芯片。
进一步的，本实施例旨在提供一种构成时钟通道的具体实现方式，具体地，可以但不限于是通过数据选择器形成时钟通道，数据选择器为从一组输入信号中选出指定的一个通道送至输出端的组合逻辑电路。有时也把它叫做多路选择器或多路调制器。具体地，第一数据选择器的输入端和时钟源的第一输出端连接，以输入时钟信号，第N数据选择器的输出端和BMC芯片的时钟端连接，以输出时钟信号，第i数据选择器的N个输出端与第i+1数据选择器的N个输入端对应连接，以形成N个时钟通道。具体地，第一数据选择器的第一输出端与第二数据选择器的第一输入端连接，第二数据选择器的第一输出端与第三数据选择器的第一输入端连接......直至第M-1数据选择器的第一输入端与第M数据选择器的第一输入端连接，以形成第一时钟通道；第一数据选择器的第二输出端与第二数据选择器的第二输入端连接，第二数据选择器的第二输出端与第三数据选择器的第二输入端连接......直至第M-1数据选择器的第二输入端与第M数据选择器的第二输入端连接，以形成第二时钟通道.....直至，第一数据选择器的第N输出端与第二数据选择器的第N输入端连接，第二数据选择器的第N输出端与第三数据选择器的第N输入端连接......直至第M-1数据选择器的第N输入端与第M数据选择器的第N输入端连接，以形成第N时钟通道。
此时BMC芯片通过对M个数据选择器进行控制，以确定需要传输时钟信号的输入端和输出端，以确定对应的时钟通道。
可见，通过本实施例中M个数据选择器可以形成上述N个时钟通道，且实现方式简单高效。
当然，以上只是本申请中一种具体实现方式，也可以是其他的实现方式，本申请在此不作特别的限定。
作为一种优选的实施例，数据选择器为MUX芯片21。
本实施例旨在提供一种数据选择器的具体实现方式，其具体可以但不限于为MUX芯片21。
当然，数据选择器的具体实现方式还可以为其他的实现方式，本申请在此不作特别的限定。
作为一种优选的实施例，M为2，N为2时；
第一数据选择器的输入端与时钟源的第一输出端连接，第一数据选择器的第一输出端与第二数据选择器的第一输入端连接，第一数据选择器的第二输出端与第二数据选择器的第二输入端连接，第二数据选择器的输出端与BMC芯片的时钟端连接，第一数据选择器的控制端及第二数据选择器的控制端与BMC芯片的控制端连接；
第一数据选择器的第一输出端与第二数据选择器的第一输入端连接的线路与第一数据选择器的第二输出端与第二数据选择器的第二输入端连接的线路长度不同。
在一具体实施例中，BMC芯片的时钟端与时钟源的第一输出端之间设置有两个数据选择器，且每个数据选择器包括两个输入端和两个输出端时，连接关系如上述所述，本申请在此不再赘述。
可具体参照图2，图2为本申请所提供的一种传输装置的具体实现示意图，图2中虚线为信号线，实线为时钟线。该装置中包括两个数据选择器(也即图2中的MUX1和MUX2)，由时钟源的第一输出端-MUX1的输入端-MUX1的第一输出端-MUX2的第一输入端-BMC芯片的时钟端构成的时钟信号传输通道成为第一时钟通道，由时钟源的第一输出端-MUX1的输入端-MUX1的第二输出端-MUX2的第二输入端-BMC芯片的时钟端构成的时钟信号传输通道成为第二时钟通道。由图2可见，第一时钟通道对应的线路的长度为d+e+g，第二时钟通道对应的线路的长度为d+f+g，其中，f大于e，也即第一时钟通道的线路长度大于第二时钟通道的线路长度。在具体实施例中，为了增长第二时钟线的长度，可以在设计时将f通过绕线延长来保证第二时钟线尽可能增长。例如图2中的第二时钟线的长度为a+b+c，此时，在第一时钟通道导通时，应满足-4inch＜a+b+c-d-e-g＜4inch。同样的，在第二时钟通道导通时，应满足-4inch＜a+b+c-d-f-g＜4inch。
具体地，在实际应用时，若第二时钟线的长度不需要太长，则默认选择第一时钟通道导通，若第二时钟线的长度需要长一些，则选择第二时钟通道导通。
当然，以上只是本申请列举的一种具体实现方式，不限于上述举例，也可以为其他的实现方式，本申请在此不作特别的限定。
作为一种优选的实施例，BMC芯片与外设网卡之间通过NCSI(NetworkControllerSideband Interface，网络控制器边带接口)协议进行信号传输，BMC芯片的信号端与外设网卡的信号端通过NCSI信号线连接，外设网卡的时钟端与时钟源的第二输出端通过NCSI时钟线连接。
具体地，在BMC芯片与外设网卡之间通过NCSI协议进行信号传输时，本申请中第二时钟线指的是NCSI线缆中的时钟线。同时，BMC芯片与外设网卡之间传输信号的线路为NCSI线缆的信号线。图2中NCSI CONN为NCSI链接器。
其中，NCSI(NetworkController Sideband Interface)就是一个由分布式管理任务组(Distributed Management TaskForce,DMTF)定义的用于支持服务器带外管理的边带接口网络控制器的工业标准。
作为一种优选的实施例，时钟源包括：
时钟发生器，用于产生时钟信号；
时钟缓冲器，其包括输入端、第一输出端和第二输出端，时钟缓冲器的输入端与时钟发生器的输出端连接，时钟缓冲器的第一输出端与BMC芯片的时钟端连接，时钟缓冲器的第二输出端与外设网卡的时钟端连接，时钟缓冲器用于将时钟信号分为两路以分别发送至BMC芯片的时钟端和外设网卡的时钟端。
具体的，产生时钟信号的具体方式可以为：使用时钟发生器和时钟缓冲器，时钟发生器先产生时钟信号，再由时钟缓冲器将一路时钟信号通过频率复制等方式产生多路时钟信号，此处可以限定为两路。时钟缓冲器可以指基于非PLL的扇出型缓冲器，此外，时钟缓冲器还可以兼具有时钟分配，格式转换和电平转换的功能，可以根据实际需求对时钟信号进行分配、格式转换及电平转换，以满足需求。
作为一种优选的实施例，服务器还包括内设网卡，且内设网卡与BMC芯片设置于同一板材上，内设网卡的时钟端与时钟源的第三输出端连接，内设网卡的信号端与BMC芯片的信号端连接；
BMC芯片还用于在自身与内设网卡通信时，根据内设网卡的时钟端与时钟源的第三输出端之间连接线路的长度控制预设时钟通道导通，以使时钟源通过预设时钟通道将时钟信号传输至BMC芯片的时钟端；
预设时钟通道的线路长度与内设网卡的时钟端与时钟源的第三输出端之间连接线路的长度的差值不超过预设长度。
进一步的，服务器内部通常也会设置有网卡，内设网卡可以是服务器内部的PCH或者OCP等，内设网卡的个数可以是一个也可以是多个，本申请在此不在限定。
在服务器内包括内设网卡时，若内设网卡与BMC芯片设置于同一板材上，此时，内设网卡与时钟源之间连接的第三时钟线的长度为固定的，此时，对应的，根据第三时钟线的长度选择对应的预设时钟通道导通，且导通的预设时钟通道的长与第三时钟线的长度的差值不超过预设长度。通常情况下，内设网卡的位置一旦固定以后，预设时钟通道即可固定，此时只要是BMC芯片与内设网卡之间进行通信，则直接触发预设时钟通道导通即可。
作为一种优选的实施例，预设长度不大于4英寸。
具体地，上述描述的预设长度可以但不限于为4英寸，也可以根据实际需求进行调整，本申请在此不再限定。
综上，本申请中的传输装置可以根据用户的预设需求选择对应的时钟通道导通，由于各个时钟通道的线路长度不同，因此，BMC芯片和时钟源之间的时钟线路长度可以有多种选择，对应的，可以增大外设网卡和时钟源连接的时钟线路的长度范围，从而可以扩大外设网卡安装位置的选择区域，提高外设网卡安装位置的灵活性。
为解决上述技术问题，本申请还提供了一种服务器，请参照图3，图3为本申请所提供的一种服务器的结构框图。该服务器包括BMC芯片、时钟源、外设网卡及上述的传输装置，BMC芯片的时钟端与时钟源的第一输出端连接，BMC芯片的信号端与外设网卡的信号端连接，外设网卡的时钟端通过传输装置与时钟源的第二输出端连接。
作为一种优选的实施例，BMC芯片与外设网卡通过NCSI协议进行信号传输，BMC芯片的信号端与外设网卡的信号端通过NCSI信号线连接，外设网卡的时钟端与时钟源的第二输出端通过NCSI时钟线连接。
对于服务器的其他介绍请参照上述实施例，本申请在此不再赘述。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种传输装置，其特征在于，应用于服务器，所述服务器包括BMC芯片、时钟源及外设网卡，所述BMC芯片的时钟端与所述时钟源的第一输出端连接，所述BMC芯片的信号端与所述外设网卡的信号端连接，所述外设网卡的时钟端与所述时钟源的第二输出端连接，包括：
N个时钟通道，设于所述BMC芯片的时钟端和所述时钟源的第一输出端之间，每个所述时钟通道的控制端与所述BMC芯片连接，N个所述时钟通道的线路长度各不相同，N为大于1的整数；
所述BMC芯片用于根据预设需求确定与所述预设需求对应的时钟通道，并控制确定的所述时钟通道导通，以使所述BMC芯片通过确定的所述时钟通道接收所述时钟源输出的时钟信号。
2.如权利要求1所述的传输装置，其特征在于，所述传输装置包括M个数据选择器，每个所述数据选择器包括控制端、N个输入端和N个输出端，M为大于1的整数；
第一数据选择器的输入端与所述时钟源的第一输出端连接，第M数据选择器的第一输出端与所述BMC芯片的时钟端连接，所述第i数据选择器的N个输出端与所述第i+1数据选择器的N个输入端一一对应连接，以构成N个所述时钟通道，M＞i≥1，且i为整数；
所述第i数据选择器的N个输出端与所述第i+1数据选择器的N个输入端一一对应连接的线路的长度各不相同；
所述BMC芯片具体用于根据预设需求确定与所述预设需求对应的时钟通道，根据确定的所述时钟通道确定各个所述数据选择器中用于传输所述时钟信号的输入端和输出端，以使所述时钟源通过各个所述数据选择器将所述时钟信号传输至所述BMC芯片。
3.如权利要求2所述的传输装置，其特征在于，所述数据选择器为MUX芯片。
4.如权利要求2所述的传输装置，其特征在于，M为2，N为2时；
所述第一数据选择器的输入端与所述时钟源的第一输出端连接，所述第一数据选择器的第一输出端与所述第二数据选择器的第一输入端连接，所述第一数据选择器的第二输出端与所述第二数据选择器的第二输入端连接，所述第二数据选择器的输出端与所述BMC芯片的时钟端连接，所述第一数据选择器的控制端及所述第二数据选择器的控制端与所述BMC芯片的控制端连接；
所述第一数据选择器的第一输出端与所述第二数据选择器的第一输入端连接的线路与所述第一数据选择器的第二输出端与所述第二数据选择器的第二输入端连接的线路长度不同。
5.如权利要求1所述的传输装置，其特征在于，所述BMC芯片与所述外设网卡之间通过NCSI协议进行信号传输，所述BMC芯片的信号端与所述外设网卡的信号端通过NCSI信号线连接，所述外设网卡的时钟端与所述时钟源的第二输出端通过NCSI时钟线连接。
6.如权利要求1所述的传输装置，其特征在于，所述时钟源包括：
时钟发生器，用于产生所述时钟信号；
时钟缓冲器，其包括输入端、第一输出端和第二输出端，所述时钟缓冲器的输入端与所述时钟发生器的输出端连接，所述时钟缓冲器的第一输出端与所述BMC芯片的时钟端连接，所述时钟缓冲器的第二输出端与所述外设网卡的时钟端连接，所述时钟缓冲器用于将所述时钟信号分为两路以分别发送至所述BMC芯片的时钟端和所述外设网卡的时钟端。
7.如权利要求1-6任一项所述的传输装置，其特征在于，所述服务器还包括内设网卡，且所述内设网卡与所述BMC芯片设置于同一板材上，所述内设网卡的时钟端与所述时钟源的第三输出端连接，所述内设网卡的信号端与所述BMC芯片的信号端连接；
所述BMC芯片还用于在自身与所述内设网卡通信时，根据所述内设网卡的时钟端与所述时钟源的第三输出端之间连接线路的长度控制预设时钟通道导通，以使所述时钟源通过所述预设时钟通道将所述时钟信号传输至所述BMC芯片的时钟端；
所述预设时钟通道的线路长度与所述内设网卡的时钟端与所述时钟源的第三输出端之间连接线路的长度的差值不超过预设长度。
8.如权利要求7所述的传输装置，其特征在于，所述预设长度不大于4英寸。
9.一种服务器，其特征在于，包括BMC芯片、时钟源、外设网卡及如权利要求1-8任一项所述的传输装置，所述BMC芯片的时钟端与所述时钟源的第一输出端连接，所述BMC芯片的信号端与所述外设网卡的信号端连接，所述外设网卡的时钟端通过所述传输装置与所述时钟源的第二输出端连接。
10.如权利要求9所述的服务器，其特征在于，所述BMC芯片与所述外设网卡通过NCSI协议进行信号传输，所述BMC芯片的信号端与所述外设网卡的信号端通过NCSI信号线连接，所述外设网卡的时钟端与所述时钟源的第二输出端通过NCSI时钟线连接。
CN202210764568.5A 2022-06-30 2022-06-30 一种传输装置及服务器 Active CN115114213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210764568.5A CN115114213B (zh) 2022-06-30 2022-06-30 一种传输装置及服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210764568.5A CN115114213B (zh) 2022-06-30 2022-06-30 一种传输装置及服务器

Publications (2)

Publication Number Publication Date
CN115114213A true CN115114213A (zh) 2022-09-27
CN115114213B CN115114213B (zh) 2023-07-14

Family

ID=83331009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210764568.5A Active CN115114213B (zh) 2022-06-30 2022-06-30 一种传输装置及服务器

Country Status (1)

Country Link
CN (1) CN115114213B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150327329A1 (en) * 2012-12-20 2015-11-12 Zte Corporation Multi-Mode Terminal and Handover Method for Multi-Mode Terminal
CN108009114A (zh) * 2017-12-08 2018-05-08 郑州云海信息技术有限公司 一种优化ncsi时钟信号线等长的结构
CN207611307U (zh) * 2018-01-11 2018-07-13 郑州云海信息技术有限公司 一种网卡时钟转接板装置
CN210129222U (zh) * 2019-08-30 2020-03-06 苏州浪潮智能科技有限公司 一种应用于ncsi时钟源信号线等长的装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150327329A1 (en) * 2012-12-20 2015-11-12 Zte Corporation Multi-Mode Terminal and Handover Method for Multi-Mode Terminal
CN108009114A (zh) * 2017-12-08 2018-05-08 郑州云海信息技术有限公司 一种优化ncsi时钟信号线等长的结构
CN207611307U (zh) * 2018-01-11 2018-07-13 郑州云海信息技术有限公司 一种网卡时钟转接板装置
CN210129222U (zh) * 2019-08-30 2020-03-06 苏州浪潮智能科技有限公司 一种应用于ncsi时钟源信号线等长的装置

Also Published As

Publication number Publication date
CN115114213B (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US6914954B2 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
JP3639600B2 (ja) 双方向信号伝送システム
CN109144942B (zh) 主控板管理业务板的装置及主控板管理业务板的方法
KR960008582A (ko) 대규모 상호접속스위치와 그것에 사용되는 크로스바 부품
KR20150039304A (ko) UART Ring 통신의 ID 자동 설정방법
US7100066B2 (en) Clock distribution device and method in compact PCI based multi-processing system
CN115114213A (zh) 一种传输装置及服务器
CN114780462B (zh) 一种通信链路切换控制电路、通信链路和服务器
US20070297442A1 (en) Expandable Multi-Computer Switching Device
CN217562026U (zh) 硬件仿真加速器的串口转接板及系统
CN110851389A (zh) 接口扩展方法、扩展网卡及其应用的服务器
CN103885910A (zh) 多设备在主模式下进行iic通信的方法及系统
CN111665928A (zh) 伺服器系统、伺服器装置及伺服器装置的功耗管理方法
CN111858459B (zh) 处理器及计算机
CN110850779A (zh) 一种can总线接口扩展接口的电路
EP0808044A2 (en) Datalink system and communication network
KR102428498B1 (ko) 스위칭 노이즈를 감소시킬 수 있는 수신 장치 및 이를 포함하는 전송 시스템
JPS59147555A (ja) コンテンシヨン形マルチドロツプ接続方式
KR100304942B1 (ko) 통신 장치의 보드간 데이터 송수신 장치 및 그를 이용한 데이터 송수신 방법
JP3299755B2 (ja) 制御システム
KR100508157B1 (ko) 다중 에이전트 구조의 클라이언트와 서버 시스템 간의블록데이터 전송 방법
KR100677153B1 (ko) 입력장치의 데이터 전송 방법 및 장치
CN117560289A (zh) 带宽分配系统、方法、装置及存储介质
JP2003152745A (ja) データ伝送システム、送信装置及び受信装置
US6625677B1 (en) Method for transferring data, and a computer system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant