CN115101599A - 肖特基晶体管、二极管、冷源半导体结构及其制备方法 - Google Patents
肖特基晶体管、二极管、冷源半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN115101599A CN115101599A CN202210547399.XA CN202210547399A CN115101599A CN 115101599 A CN115101599 A CN 115101599A CN 202210547399 A CN202210547399 A CN 202210547399A CN 115101599 A CN115101599 A CN 115101599A
- Authority
- CN
- China
- Prior art keywords
- region
- type region
- semiconductor structure
- metal
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- -1 sulfur ions Chemical class 0.000 claims abstract description 44
- 229910052717 sulfur Inorganic materials 0.000 claims abstract description 31
- 239000011593 sulfur Substances 0.000 claims abstract description 31
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910021339 platinum silicide Inorganic materials 0.000 claims abstract description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 33
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 239000000243 solution Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 230000002776 aggregation Effects 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000001603 reducing effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，提供了一种肖特基晶体管、二极管、冷源半导体结构及其制备方法。冷源半导体结构包括：重掺杂P型区、金属区和轻掺杂N型区，所述金属区连接于所述重掺杂P型区与所述轻掺杂N型区之间；且所述金属区为硅化铂，所述轻掺杂N型区邻近所述金属区的一端掺杂有硫离子。本发明能够降低半导体结构接触的肖特基势垒，提升开态电流。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种肖特基晶体管、二极管、冷源半导体结构及其制备方法。
背景技术
当前集成电路技术所面临的一个巨大挑战就是如何在缩减尺寸的同时降低功耗，但是由于电路所需的电源电压无法随着器件尺寸的缩小进行同步按比例缩小，导致功耗问题突出。这个问题不论在晶体管还是二极管中都存在，在晶体管中，比如MOSFET，主要体现为亚阈值摆幅存在60mV/dec的极限；在二极管中，比如PN结二极管，主要体现为理想因子为1的极限，这都是由于半导体结构的物理原理所决定的极限，导致现有半导体结构的肖特基势垒较高，开态电流较小。
发明内容
本发明提供一种肖特基晶体管、二极管、冷源半导体结构及其制备方法，能够降低半导体结构接触的肖特基势垒，提升开态电流。
本发明提供一种冷源半导体结构，包括：重掺杂P型区、金属区和轻掺杂N型区，所述金属区连接于所述重掺杂P型区与所述轻掺杂N型区之间；且所述金属区为硅化铂，所述轻掺杂N型区邻近所述金属区的一端掺杂有硫离子。
根据本发明提供的一种冷源半导体结构，所述硫离子的掺杂量可调，以调节所述金属区与所述轻掺杂N型区接触的肖特基势垒高度，具体包括：所述硫离子的掺杂量越大，所述肖特基势垒高度越小。
根据本发明提供的一种冷源半导体结构，所述肖特基势垒高度与所述硫离子的掺杂量满足函数：
其中，H为所述肖特基势垒高度，单位为eV；D为所述硫离子的掺杂量，单位为1e13cm-2。
根据本发明提供的一种冷源半导体结构，所述重掺杂P型区与所述金属区接触的肖特基势垒高度为0.1～0.2eV。
根据本发明提供的一种冷源半导体结构，所述金属区与所述轻掺杂N型区接触的肖特基势垒高度为0.1～0.2eV。
根据本发明提供的一种冷源半导体结构，所述重掺杂P型区和所述轻掺杂N型区的衬底材质为硅。
本发明还提供一种上述的冷源半导体结构的制备方法，包括：
形成金属铂层；
采用硅衬底形成重掺杂P型区并沉积于所述金属铂层的一侧；
采用硅衬底形成轻掺杂N型区，并在所述轻掺杂N型区的一端注入硫离子；将所述轻掺杂N型区注入硫离子的一端沉积于所述金属铂层背向所述重掺杂P型区的一侧；
进行热退火。
本发明还提供一种肖特基晶体管，包括：
上述的冷源半导体结构，所述轻掺杂N型区为沟道区；
漏区，所述沟道区设置于所述金属区与所述漏区之间；
栅极介质，设置于所述沟道区的上侧和/或下侧；
源极，设置于所述重掺杂P型区；
漏极，设置于所述漏区；
栅极，设置于所述栅极介质上。
根据本发明提供的一种肖特基晶体管，所述金属区的功函数为 5.0eV，且所述金属区的长度为10nm，所述金属区的厚度为10nm；
和/或，所述栅极介质的材质为氧化铪，且所述栅极介质的厚度为1.5nm。
本发明还提供一种二极管，包括上述的冷源半导体结构。
本发明提供的肖特基晶体管、二极管、冷源半导体结构及其制备方法，通过金属区连接于重掺杂P型区与轻掺杂N型区之间，以形成半导体-金属-半导体架构的冷源结构，且金属区为硅化铂，轻掺杂 N型区邻近金属区的一端掺杂有硫离子，能够降低半导体结构接触的肖特基势垒，提升开态电流。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
为了更清楚地说明本发明或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的冷源半导体结构的结构示意图；
图2是本发明提供的冷源半导体结构三个区域没有接触时X方向的能带结构图；
图3是本发明提供的没有掺杂硫离子情况下冷源半导体结构三个区域接触时的能带结构图；
图4是本发明提供的掺杂硫离子情况下冷源半导体结构三个区域接触时X方向的能带结构图；
图5是本发明提供的掺杂硫离子情况下冷源半导体结构三个区域接触时的能带结构图；
图6是本发明提供的肖特基势垒高度与硫离子的掺杂量的函数关系示意图；
图7是本发明提供的冷源半导体结构的制备方法的流程图；
图8是本发明提供的肖特基晶体管的结构示意图；
图9是本发明提供的二极管的结构示意图；
附图标记：
1：重掺杂P型区；2：金属区；3：轻掺杂N型区；4：漏区； 5：栅极介质；6：正极；7：负极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例的描述中，需要说明的是，术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明实施例的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明实施例中的具体含义。
在本发明实施例中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
下面结合图1-图9描述本发明的肖特基晶体管、二极管、冷源半导体结构及其制备方法。
根据本发明第一方面的实施例，如图1所示，本发明提供的冷源半导体结构，主要包括：重掺杂P型区1、金属区2和轻掺杂N型区 3。其中，金属区2连接于重掺杂P型区1与轻掺杂N型区3之间，以形成半导体-金属-半导体架构的冷源结构，且金属区2为硅化铂 (PtSi)，轻掺杂N型区3邻近金属区2的一端掺杂有硫离子。
需要说明的是，本发明将金属区2注入重掺杂P型区1与轻掺杂 N型区3的PN结中作为整个结构的冷源，可以实现冷源的效果，具体包括：利用轻掺杂N型区3半导体的带隙，可以对于外部电极注入的电子玻尔兹曼分布进行调节，使得电子玻尔兹曼分布中高能区域的电子被过滤掉，实现更陡的亚阈值摆幅，从而实现冷源注入；并且如图3和图5所示，通过注入的金属区2可以将重掺杂P型区1与轻掺杂N型区3的PN结构中原有很高的一个PN结势垒Φ0(势垒高度接近于Si的带隙宽度)降低为两个比较小的肖特基势垒高度Φ1和Φ2，从而能够提高注入电流。其中，Φ1为重掺杂P型区1与金属区(PtSi) 接触的肖特基势垒高度；Φ2为金属区(PtSi)与轻掺杂N型区3接触的肖特基势垒高度。
并且本发明通过金属区2采用硅化铂这种金属硅化物，可以使得两个肖特基势垒高度Φ1和Φ2都得到调制，进一步降低至0.1～0.2eV；通过轻掺杂N型区3邻近金属区2的一端掺杂有硫离子，可以进一步显著地降低肖特基势垒高度Φ2，如图5所示。
具体地，当重掺杂P型区1与金属区(PtSi)接触时，可以自然形成0.1～0.2eV的肖特基势垒高度Φ1；并且通过在轻掺杂N型区3 邻近金属区(PtSi)的一端掺杂有硫离子，硫离子会在金属区(PtSi) 与轻掺杂N型区3的接触界面形成聚集，从而在界面形成接近于导带的杂质能级，进一步显著地降低肖特基势垒高度Φ2，并且肖特基势垒高度Φ2可以根据硫离子的掺杂量进行调节，从而改善开态电流。
因此，本发明实施例的冷源半导体结构，通过金属区2连接于重掺杂P型区1与轻掺杂N型区3之间，以形成半导体-金属-半导体架构的冷源结构，且金属区2为硅化铂，轻掺杂N型区3邻近金属区2 的一端掺杂有硫离子，能够有效降低半导体结构接触的肖特基势垒，提升开态电流。
请继续参照图2和图4，图2示出的是冷源半导体结构三个区域没有接触时X方向的能带结构图，其中，三个区域分别是重掺杂P 型区1，金属区(PtSi)，轻掺杂N型区3(即本征区)，EFP为重掺杂 P型区1空穴的等效费米能级，WFP为重掺杂P型区1的功函数，WFm为金属区2的功函数，WFn为轻掺杂N型区3的功函数，EFn为轻掺杂N型区3电子的等效费米能级；图4示出的是掺杂硫离子情况下冷源半导体结构三个区域接触时X方向的能带结构图，其中，EFs标明的是硫离子形成的表面杂质能级的位置。通过对比可知，本发明通过在轻掺杂N型区3掺杂硫离子，并利用硫离子在金属区(PtSi)与轻掺杂N型区3的界面形成聚集，可以在界面形成接近于导带的杂质能级，见EFs，从而降低接触的肖特基势垒高度Φ2。
并且参照图3和图5，图3示出的是没有掺杂硫离子情况下冷源半导体结构三个区域接触时的能带结构图，其中，Ec为导带底，Ev 为价带顶，当冷源半导体结构三个区域接触时，通过金属区(PtSi) 可以将重掺杂P型区1与轻掺杂N型区3的PN结构中原有很高的一个PN结势垒Φ0降低为两个比较小的肖特基势垒高度Φ1和Φ2；图5 示出的是掺杂硫离子情况下冷源半导体结构三个区域接触时的能带结构图，通过对比可知，本发明通过在轻掺杂N型区3掺杂硫离子，并利用硫离子在金属区(PtSi)与轻掺杂N型区3的界面形成聚集，从而在界面形成接近于导带的杂质能级，可以使得原本的肖特基势垒势垒Φ2进一步降低，降低效果显著。
根据本发明的一个实施例，参照图6所示，通过调节硫离子的掺杂量，可以调节金属区2与轻掺杂N型区3接触的肖特基势垒高度Φ2，具体包括：硫离子的掺杂量越大，肖特基势垒高度Φ2越小。因此，本发明实施例可以通过增大硫离子的掺杂量，可以进一步降低肖特基势垒高度Φ2，从而进一步提升开态电流。
根据本发明的一个实施例，如图6所示，肖特基势垒高度Φ2与硫离子的掺杂量满足函数：
其中，H为肖特基势垒高度Φ2，单位为eV；D为硫离子的掺杂量，单位为1e13cm-2(即1*1013cm-2)。
本发明实施例通过上述函数，明确了肖特基势垒高度Φ2与硫离子的掺杂量的调节关系，可以据此，在实际应用中根据不同的工况进行相应的调节设计，从而改善开态电流，并且提高了可操作性以及适用范围。
根据本发明的一个实施例，重掺杂P型区1和轻掺杂N型区3 的衬底材质为硅。
根据本发明第二方面的实施例，如图7所示，本发明还提供一种上述实施例的冷源半导体结构的制备方法，包括：
S100、形成金属铂层。
S200、采用硅衬底形成重掺杂P型区1并沉积于金属铂层的一侧。
S300、采用硅衬底形成轻掺杂N型区3，并在轻掺杂N型区3 的一端注入硫离子；将轻掺杂N型区3注入硫离子的一端沉积于金属铂层背向重掺杂P型区1的一侧。
在具体示例中，可以在轻掺杂N型区3的一端以5keV的能量注入剂量为1e13～1e14cm-2的硫离子。
S400、进行热退火。
在具体示例中，可以在N2氛围中于450℃温度下进行快速热退火(RTA)30s，使金属铂(Pt)层的两侧完全反应为金属区(PtSi)。
可以理解的是，步骤S200与步骤S300这两步工序对于沉积的先后顺序无特别要求，并且金属铂(Pt)层的两侧分别与重掺杂P型区 1和轻掺杂N型区3的部分硅(Si)反应。
需要说明的是，在重掺杂P型区1与金属区(PtSi)的接触处，通过P型区Si与金属铂(Pt)层沉积和热退火反应，即可实现重掺杂P型区1与金属区(PtSi)的接触，不用额外的界面处理即可自然形成0.1～0.2eV的肖特基势垒高度Φ1的性质；而在轻掺杂N型区3 与金属区(PtSi)的接触处，处理方式包括：在金属区(PtSi)形成前，先对N型区Si靠近金属区2的一端进行硫离子的掺杂，之后通过金属铂(Pt)层的沉积以及相应的热退火形成金属区(PtSi)，在形成金属区(PtSi)的过程中，金属铂反应时消耗靠近其一端的N型区Si，剩余部分N型区Si，原本N型区Si中注入的硫离子会在Si与金属Pt反应的时候，在生成的金属区(PtSi)与剩余的N型区Si界面处产生聚集，降低肖特基势垒Φ2，并且通过调节硫离子的掺杂量可以对肖特基势垒Φ2产生调节，具体可参见前述。
根据本发明第三方面的实施例，如图8所示，本发明还提供一种肖特基晶体管，主要包括：漏区4、栅极介质5、源极、漏极、栅极以及上述实施例的冷源半导体结构。其中，冷源半导体结构的轻掺杂 N型区3为沟道区；沟道区设置于冷源半导体结构的金属区2与漏区 4之间；栅极介质5设置于沟道区的上侧和/或下侧；源极设置于冷源半导体结构的重掺杂P型区1；漏极设置于漏区4；栅极设置于栅极介质5上。
本发明实施例的肖特基晶体管通过上述实施例的冷源半导体结构，能够降低接触的肖特基势垒，提升开态电流。
根据本发明的一个实施例，冷源半导体结构的重掺杂P型区1的掺杂浓度为1e21cm-3，长度为20nm，厚度为10nm。具体数值可根据实际工况进行调节。
根据本发明的一个实施例，冷源半导体结构的金属区2的功函数为5.0eV，且金属区2的长度为10nm，金属区2的厚度为10nm。本发明通过该设计，可以将重掺杂P型区1与轻掺杂N型区3的PN结构中原有很高的一个PN结势垒Φ0降低为两个比较小的肖特基势垒高度Φ1和Φ2，从而能够提高注入电流。
根据本发明的一个实施例，冷源半导体结构的轻掺杂N型区3 (即沟道区)的掺杂浓度为1e15cm-3，长度为20nm，厚度为10nm。具体数值可根据实际工况进行调节。
根据本发明的一个实施例，漏区4为N型重掺杂漏区，材料是硅，掺杂浓度为1e19cm-3，长度为20nm，厚度为10nm。具体数值可根据实际工况进行调节。
根据本发明的一个实施例，栅极介质5的材质为氧化铪，且栅极介质5的厚度为1.5nm。并且，本发明肖特基晶体管可以包括两个栅极，两个栅极分别设置在两个栅极介质5上，这样，在双栅的作用下，栅控能力得到有效提升，器件能较好地导通和关闭。
在本示例中，源极设置于重掺杂P型区1的左端，漏极设置于漏区4的右端；栅极介质5设置于沟道区的上下两侧，并且栅极的功函数为4.5eV。
根据本发明的一个实施例，上述实施例的冷源半导体结构和漏区 4设置于衬底上，衬底的材质可以为硅。
根据本发明第四方面的实施例，如图9所示，本发明还提供一种二极管，主要包括衬底和上述的冷源半导体结构，冷源半导体结构设置于衬底上，衬底的材质可以为硅。
本发明实施例的二极管通过上述实施例的冷源半导体结构，能够降低接触的肖特基势垒，提升开态电流。
根据本发明的一个实施例，二极管的重掺杂P型区1的左端连接有正极6，二极管的轻掺杂N型区3的右端连接有负极7，便于与外接电路进行连接。
因此，本发明通过将PtSi作为金属应用在半导体-金属-半导体架构的冷源结构中，并且在轻掺杂N型区中掺杂硫离子，可以有效降低接触的肖特基势垒，提升开态电流，此外，通过调节硫离子的掺杂量可以调节肖特基势垒高度的特性，从而改善开态电流。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种冷源半导体结构，其特征在于，包括：重掺杂P型区、金属区和轻掺杂N型区，所述金属区连接于所述重掺杂P型区与所述轻掺杂N型区之间；且所述金属区为硅化铂，所述轻掺杂N型区邻近所述金属区的一端掺杂有硫离子。
2.根据权利要求1所述的冷源半导体结构，其特征在于，所述硫离子的掺杂量可调，以调节所述金属区与所述轻掺杂N型区接触的肖特基势垒高度，具体包括：所述硫离子的掺杂量越大，所述肖特基势垒高度越小。
3.根据权利要求2所述的冷源半导体结构，其特征在于，所述肖特基势垒高度与所述硫离子的掺杂量满足函数：
其中，H为所述肖特基势垒高度，单位为eV；D为所述硫离子的掺杂量，单位为1e13cm-2。
4.根据权利要求1所述的冷源半导体结构，其特征在于，所述重掺杂P型区与所述金属区接触的肖特基势垒高度为0.1～0.2eV。
5.根据权利要求1所述的冷源半导体结构，其特征在于，所述金属区与所述轻掺杂N型区接触的肖特基势垒高度为0.1～0.2eV。
6.根据权利要求1所述的冷源半导体结构，其特征在于，所述重掺杂P型区和所述轻掺杂N型区的衬底材质为硅。
7.一种根据权利要求1-6中任一项所述的冷源半导体结构的制备方法，其特征在于，包括：
形成金属铂层；
采用硅衬底形成重掺杂P型区并沉积于所述金属铂层的一侧；
采用硅衬底形成轻掺杂N型区，并在所述轻掺杂N型区的一端注入硫离子；将所述轻掺杂N型区注入硫离子的一端沉积于所述金属铂层背向所述重掺杂P型区的一侧；
进行热退火。
8.一种肖特基晶体管，其特征在于，包括：
如权利要求1-6中任一项所述的冷源半导体结构，所述轻掺杂N型区为沟道区；
漏区，所述沟道区设置于所述金属区与所述漏区之间；
栅极介质，设置于所述沟道区的上侧和/或下侧；
源极，设置于所述重掺杂P型区；
漏极，设置于所述漏区；
栅极，设置于所述栅极介质上。
9.根据权利要求8所述的肖特基晶体管，其特征在于，所述金属区的功函数为5.0eV，且所述金属区的长度为10nm，所述金属区的厚度为10nm；
和/或，所述栅极介质的材质为氧化铪，且所述栅极介质的厚度为1.5nm。
10.一种二极管，其特征在于，包括如权利要求1-6中任一项所述的冷源半导体结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210547399.XA CN115101599A (zh) | 2022-05-18 | 2022-05-18 | 肖特基晶体管、二极管、冷源半导体结构及其制备方法 |
| PCT/CN2023/073923 WO2023221552A1 (zh) | 2022-05-18 | 2023-01-31 | 肖特基晶体管、二极管、冷源半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210547399.XA CN115101599A (zh) | 2022-05-18 | 2022-05-18 | 肖特基晶体管、二极管、冷源半导体结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115101599A true CN115101599A (zh) | 2022-09-23 |
Family
ID=83288060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210547399.XA Pending CN115101599A (zh) | 2022-05-18 | 2022-05-18 | 肖特基晶体管、二极管、冷源半导体结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115101599A (zh) |
| WO (1) | WO2023221552A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023185195A1 (zh) * | 2022-03-28 | 2023-10-05 | 华为技术有限公司 | 一种肖特基二极管及功率电路 |
| WO2023221552A1 (zh) * | 2022-05-18 | 2023-11-23 | 北京大学 | 肖特基晶体管、二极管、冷源半导体结构及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2764117B1 (fr) * | 1997-05-30 | 1999-08-13 | Sgs Thomson Microelectronics | Contact sur une region de type p |
| US20120285517A1 (en) * | 2011-05-09 | 2012-11-15 | International Business Machines Corporation | Schottky barrier solar cells with high and low work function metal contacts |
| CN208336238U (zh) * | 2018-05-30 | 2019-01-04 | 扬州国宇电子有限公司 | 一种势垒高度可调的肖特基二极管 |
| CN114512546A (zh) * | 2021-12-31 | 2022-05-17 | 北京大学 | 冷源肖特基晶体管及其制备工艺 |
| CN115101599A (zh) * | 2022-05-18 | 2022-09-23 | 北京大学 | 肖特基晶体管、二极管、冷源半导体结构及其制备方法 |
-
2022
- 2022-05-18 CN CN202210547399.XA patent/CN115101599A/zh active Pending
-
2023
- 2023-01-31 WO PCT/CN2023/073923 patent/WO2023221552A1/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023185195A1 (zh) * | 2022-03-28 | 2023-10-05 | 华为技术有限公司 | 一种肖特基二极管及功率电路 |
| WO2023221552A1 (zh) * | 2022-05-18 | 2023-11-23 | 北京大学 | 肖特基晶体管、二极管、冷源半导体结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023221552A1 (zh) | 2023-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI544648B (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| US8421151B2 (en) | Semiconductor device and process for production thereof | |
| CN115101599A (zh) | 肖特基晶体管、二极管、冷源半导体结构及其制备方法 | |
| US8710557B2 (en) | MOS transistor having combined-source structure with low power consumption and method for fabricating the same | |
| JP2003298052A (ja) | 半導体装置 | |
| US20120223390A1 (en) | Tunneling field effect transistor and method for forming the same | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| JPWO2010044226A1 (ja) | 半導体装置およびその製造方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
| CN111048590A (zh) | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 | |
| WO2013166927A1 (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| WO2023125894A1 (zh) | 冷源肖特基晶体管及其制备工艺 | |
| CN106504989B (zh) | 隧穿场效应晶体管及其制造方法 | |
| CN117766566A (zh) | 集成高k介质三沟槽型碳化硅纵向功率器件及制备方法 | |
| WO2011089861A1 (ja) | 半導体装置およびその製造方法 | |
| TW202234712A (zh) | 具有縮短溝道長度和高Ｖｔｈ的碳化矽金屬氧化物半導體場效電晶體 | |
| US8507959B2 (en) | Combined-source MOS transistor with comb-shaped gate, and method for manufacturing the same | |
| WO2012097543A1 (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| CN116646388A (zh) | 一种屏蔽栅mosfet结构 | |
| WO2023184812A1 (zh) | 基于异质结的高功率密度隧穿半导体器件及其制造工艺 | |
| TW554531B (en) | Semiconductor device and its manufacturing method | |
| JP3677489B2 (ja) | 縦型電界効果トランジスタ | |
| CN207233737U (zh) | 一种GeSn隧穿场效应晶体管 | |
| US20240063256A1 (en) | Semiconductor device and method for fabricating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |