CN115084374A - Mim电容结构的形成方法 - Google Patents
Mim电容结构的形成方法 Download PDFInfo
- Publication number
- CN115084374A CN115084374A CN202210844689.0A CN202210844689A CN115084374A CN 115084374 A CN115084374 A CN 115084374A CN 202210844689 A CN202210844689 A CN 202210844689A CN 115084374 A CN115084374 A CN 115084374A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- titanium
- sputtering
- titanium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000003990 capacitor Substances 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 238000004544 sputter deposition Methods 0.000 claims abstract description 77
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 62
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 62
- 230000008569 process Effects 0.000 claims abstract description 44
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 56
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 41
- 239000010936 titanium Substances 0.000 claims description 41
- 229910052719 titanium Inorganic materials 0.000 claims description 41
- 238000001816 cooling Methods 0.000 claims description 17
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 153
- 239000007789 gas Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67109—Apparatus for thermal treatment mainly by convection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种MIM电容结构的形成方法，所述MIM电容结构的形成方法包括：提供一衬底；形成下电极，下电极位于衬底上，下电极包括铝层，在利用溅射工艺形成铝层前，衬底的温度低于80℃，且在溅射工艺中，关闭衬底背面的加热器及进气开关，用以降低溅射工艺中衬底的温度；形成绝缘介质层；形成上电极。本发明中，通过在溅射形成下电极的铝层前降低衬底的温度至80℃以下，且在溅射形成铝层时通过关闭衬底背面的加热器和进气开关用于停止对衬底的加热处理，从而降低溅射形成铝层时衬底的温度，使得形成的铝层的晶粒尺寸较小以降低铝层表面的粗糙度，进而优化了形成的MIM电容的击穿电压，提高了MIM结构的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种MIM电容结构的形成方法。
背景技术
金属-绝缘体-金属（metal-insulator-metal，MIM）电容结构包括上下金属电极，以及位于上下金属电极之间的绝缘介质层，由于其寄生电阻小及高频特性好等特点，广泛应用于在模拟电路和射频电路。
MIM结构的下电极以铝为导电材料为例，首先可在一溅射腔室内衬底上形成由下至上的钛层及氮化钛层，接着，直接将衬底转入另一溅射腔室以形成覆盖氮化钛层的铝层，并且在形成铝层的溅射工艺中，利用设于衬底背面的加热器加热工艺气体后在通入以实现对衬底进行加热。
然而利用上述方法获得的铝层形成MIM电容结构的下电极后，在通过减薄绝缘介质层以获取较大电容值时，却使得MIM电容结构的击穿电压（Breakdown Voltage，BV）明显降低，其不仅降低MIM电容结构的制造良率，还影响半导体器件的可靠性。
发明内容
本发明的目的在于提供一种MIM电容结构的形成方法，以提高MIM电容结构的击穿电压。
为解决上述技术问题，本发明提供一种MIM电容结构的形成方法，包括：提供一衬底；在所述衬底上形成下电极，所述下电极包括铝层，并利用溅射工艺形成所述铝层，其中，利用所述溅射工艺形成所述铝层前，所述衬底的温度低于80℃；利用所述溅射工艺形成所述铝层时，关闭位于所述衬底背面的加热器及进气开关，用以降低所述溅射工艺过程中所述衬底的温度；在所述下电极上形成绝缘介质层；以及，在所述绝缘介质层上形成上电极。
可选的，利用所述溅射工艺形成所述铝层时，所述衬底置于静电卡盘的正面上，所述进气开关及所述加热器位于所述静电卡盘的背面。
可选的，利用所述溅射工艺形成所述铝层时，所述静电卡盘的吸附电压设置为零。
可选的，所述下电极还包括第一钛层、第一氮化钛层、第二钛层及第二氮化钛层，所述第一钛层位于所述衬底上，所述第一氮化钛层位于所述第一钛层上，所述铝层位于所述第一氮化钛层上，所述第二钛层位于所述铝层上，所述第二氮化钛层位于所述第二钛层上。
可选的，所述第二氮化钛层的厚度大于所述第一氮化钛层的厚度。
可选的，所述第一氮化钛层的厚度为150埃~250埃，所述第二氮化钛层的厚度为300埃~400埃。
可选的，所述溅射工艺采用磁控溅射设备，所述磁控溅射设备包括第一溅射腔室、第二溅射腔室和冷却腔室，在所述第一溅射腔室中形成所述第一钛层及所述第一氮化钛层，然后将所述衬底转入所述冷却腔室以使所述衬底的温度低于80℃后，再将所述衬底转入所述第二溅射腔室以形成所述铝层。
可选的，将所述衬底置于所述冷却腔室的时间为30秒~90秒。
可选的，所述绝缘介质层的材质包括氮化硅。
可选的，所述上电极的材质包括氮化钛。
综上所述，本发明提供的MIM电容结构的形成方法，通过在溅射下电极的铝层前将衬底的温度降低至80℃以下，并在溅射形成铝层时通过关闭衬底背面的加热器和进气开关用于停止对衬底的加热处理，从而实现降低铝层溅射过程中衬底的温度，使得所形成铝层的晶粒尺寸较小而得以降低铝层表面的粗糙度，进而优化了所形成MIM电容的击穿电压，提高了MIM电容的可靠性。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明构成任何限定。
图1是本申请提供的MIM电容结构的形成方法的流程图。
图2a~图2f是本实施例提供的MIM电容结构的形成方法的相应步骤对应的结构示意图。
附图中：10-衬底；11-第一静电卡盘；12-第一加热器；13-第一进气开关；14-第二静电卡盘；15-第二加热器；16-第二进气开关；20-下电极；21-第一钛层；22-第一氮化钛层；23-铝层；24-第二钛层；25-第二氮化钛层；30-绝缘介质层；40-上电极。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
图1是本申请实施例提供的MIM电容结构的形成方法的流程图。
如图1所示，本申请实施例提供的MIM电容结构的形成方法，包括：
S1：提供一衬底；
S2：在所述衬底上形成下电极，所述下电极包括铝层，并利用溅射工艺形成所述铝层，其中，利用溅射工艺形成所述铝层前，所述衬底的温度低于80℃；利用所述溅射工艺形成所述铝层时中，关闭位于所述衬底背面的加热器及进气开关，用以降低所述溅射工艺过程中所述衬底的温度；
S3：在所述下电极上形成绝缘介质层；以及，
S4：在所述绝缘介质层上形成上电极。
图2a~图2f是本实施例提供的MIM电容结构的形成方法的相应步骤对应的结构示意图。接下来，将结合图2a~图2f对MIM电容结构的形成方法进行详细说明。
首先，请参照图2a，执行步骤S01，提供一衬底10。
衬底10可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中以衬底10的材质为硅为例加以说明。
衬底10上或衬底10中可包括与待形成的MIM电容结构相匹配的半导体结构。以待形成的MIM电容结构位于半导体器件的互连结构中为例，衬底10中形成有器件单元及与器件单元电性连接的互连结构，衬底10的表面覆盖有金属层间介质层（PMD），在金属层间介质层中形成有局部互连结构。其中，局部互连结构可例如为钨塞，局部互连结构暴露于金属层间介质层的表面。
接着，请参照图2b，执行步骤S02，在衬底10的表面形成第一钛层21及第一氮化钛层22，第一钛层21覆盖衬底10的表面，第一氮化钛层22位于第一钛层21上。
第一钛层21可覆盖衬底10的表面以及暴露于衬底10中的局部互连结构，第一钛层21与对应的局部互连结构电性连接，第一钛层21作为粘附层用于提高第一氮化钛层22在衬底10表面的附着力，第一钛层21的厚度较薄，例如为30埃~80埃。第一氮化钛层22作为阻挡层，用于防止后续的铝渗入金属间介质层发生电迁移，第一氮化钛层22的厚度例如为150埃~200埃。在另一具体实施例中，还可利用钨化钛（TiW）层代替氮化钛层作为阻挡层。
可利用溅射工艺形成MIM电容结构中的金属膜层（例如包括铝层、钛层及氮化钛层等）。以采用磁控溅射设备执行溅射工艺为例，磁控溅射设备包括多个预处理腔室（Chamber）及多个溅射腔室。其中，预处理腔室（Chamber）可包括预除气腔室及预清洗腔室，预除气腔室用于利用高温（例如80℃~250℃持续约50秒~70秒）去除衬底10中的水汽，预清洗腔室用于利用高能离子（清洗功率例如为200瓦~300瓦）冲刷衬底10的表面上以去除其上的颗粒及氧化层，溅射腔室用于利用溅射工艺在衬底10上形成相应的金属膜层。
将经过预除气腔室及预清洗腔室处理的衬底10转入一溅射腔室（例如第一溅射腔室），以在衬底10上先后形成第一钛层21及第一氮化钛层22，以减少衬底10在不同腔室的流转，提高制造效率。其中，形成第一钛层21的工艺气体可例如包括氩气，形成第一氮化钛层22的工艺气体可例如包括氩气及氮气。
具体的，在第一溅射腔室执行磁控溅射工艺时，可设置第一静电卡盘11的吸附电压例如为350伏特~450伏特将衬底10固定于第一静电卡盘11上，并开启第一静电卡盘背面的第一加热器12及第一进气开关13，利用加热器对气体（工艺气体）加热，再将加热后的气体从衬底10背面通入实现衬底10的加热。在实际的溅射工艺中，由于靶材原子（离子）持续轰击（沉积）衬底10的表面对衬底10做功产生热量，使得衬底10的温度还高于加热器的设定温度，形成第一氮化钛层22后的衬底10温度可例如为250℃~350℃。
接着，请参照图2c，利用第二溅射腔室在衬底10的第一氮化钛层22上形成铝层23。
铝层23作为下电极（或互连线）的导电核心层，其厚度较厚，例如为2000埃~5000埃。在磁控溅射设备的第一溅射腔室形成第一钛层21及第一氮化钛层22后，及在将衬底10转入第二溅射腔室形成铝层23前，将衬底10转入一冷却腔室，以使衬底10开始溅射前的温度低于80℃。其中，冷却腔室为用于冷却衬底10的腔室，冷却腔室可为用于传输衬底的腔室（未设置加热装置），或者闲置未启用的其他腔室，例如预处理腔室或者溅射腔室。
本实施例中，以用于传输衬底的腔室作为冷却腔室，将衬底10转入冷却腔室静置（冷却）30秒~90秒，以使衬底10的温度低于80℃，接着，再将衬底10转入第二溅射腔室的第二静电卡盘14上执行溅射工艺以形成铝层23，而且在溅射形成铝层23的溅射工艺过程中，还关闭第二静电卡盘14背面的第二加热器15及第二进气开关16，避免对衬底10进行加热，从而降低衬底10在整个溅射工艺过程中的温度。在执行上述溅射工艺中，靶材原子溅射到衬底10表面对衬底10做功也会产生一定热量是衬底10的温度上升至例如80℃~150℃，但相较于开启第二加热器15及第二进气开关16，在溅射形成铝层23的过程中衬底10的温度因此有明显降低。通过降低溅射铝层23时衬底10的温度，使溅射得到的铝层23（结晶）的晶粒尺寸较小，从而使得铝层23的表面的粗糙度（roughness）较小，即得到表面较为平坦的铝层23，有利于提高后续形成的MIM电容结构的击穿电压。另外，相较于其他控制衬底10温度的方式，利用上述方法的操作较为简单，通过控制衬底10在冷却腔室的时间即可控制衬底10进入第二溅射腔室的温度，并进而控制溅射工艺过程中衬底10的温度。
优选的，在第二溅射腔室中执行上述溅射工艺时，还可关闭第二静电卡盘14的吸附电压，以减少衬底10与第二静电卡盘14的凸起部的作用力，以减少或防止衬底10背面的划伤。应理解，第二静电卡盘14利用其表面的若干凸起部承载衬底10，工艺气体可从衬底10背面通入并经凸起部的间隙穿入第二溅射腔室，在本实施例中由于关闭了第二静电卡盘14背面的第二进气开关16，避免了气体对衬底10背面的作用力，从而可以关闭第二静电卡盘14的吸附电压（设为零）并利用溅射工艺过程中在衬底10表面形成的自偏压（远小于第二静电卡盘的吸附电压）固定衬底10，以防止刮伤衬底10的背面。而且，将第二静电卡盘14的吸附电压设为零还可减少后续取出衬底10时破除吸附的步骤，有利于提高制造效率。
需要说明的是，虽然在溅射形成铝层23前增加了一冷却衬底10的步骤，但在实际的连续制造中，可利用多个冷却腔室（或者一具有多个冷却位置的冷却腔室）顺次缓存从第一溅射腔室出来的衬底10，从而保证第一溅射腔室及第二溅射腔室的连续工作，即保证制造效率。换言之，相交于其他在第二溅射腔室中对衬底10的温度进行控制的方式，本实施例中提供的方法降低了制造成本且提高了效率。
接着，请参照图2d，在衬底10的铝层23上形成第二钛层24及第二氮化钛层25，并以衬底10上的第一钛层21、第一氮化钛层22、铝层23、第二钛层24及第二氮化钛层25作为MIM电容结构的下电极20。
第二钛层24及第二氮化钛层25的作用与第一钛层21及第一氮化钛层22的作用类似，第二钛层24覆盖铝层23，第二氮化钛层25覆盖钛层。由于铝层23的表面粗糙度较小（表面起伏较小），可使得形成第二氮化钛层25的表面更为平坦（平整），从而优化了后续所形成的MIM电容结构的击穿电压，提高了MIM电容结构的可靠性。
优选的，还可使第二氮化钛层25的厚度大于第一氮化钛层22的厚度，即通过提高第二氮化钛层25的厚度以进一步提高所形成的第二氮化钛层25（下电极20）表面的平坦度（平整度）。以第一氮化钛层22的厚度为150埃~250埃为例，第二氮化钛层25的厚度可为300埃~400埃。当然，第二钛层24的厚度可与第一钛层21的厚度的厚度范围相同。
具体的，形成第二钛层24及第二氮化钛层25的溅射工艺与形成第一钛层21及第一氮化钛层22类似，可将形成了铝层23的衬底10转入第一溅射腔室形成第二钛层24及第二氮化钛层25，或者转入第三溅射腔室形成第二钛层24及第二氮化钛层25以提高制造效率。
接着，请参照图2e，形成绝缘介质层30，绝缘介质层30覆盖下电极20。
绝缘介质层30的材质可为任意适于作MIM电容间电介质层的材料，例如氧化硅、氮化硅、氧化铪等。在本实施例中，绝缘介质层30的材质为氮化硅，并可例如利用LPCVD工艺形成。
接着，请参照图2f，形成上电极40，上电极40覆盖绝缘介质层30。
上电极40的材料可为任意合适的导电材料，例如氮化钛，以形成MIM电容结构。
当然，本实施例所举例的MIM电容结构的形成方法还可以包括上电极、绝缘介质层以及下电极的图形化等步骤，但上述步骤的形成可以采用本领域常用的方法形成，在此不再赘述。
综上所述，本发明提供的MIM电容结构的形成方法，通过在溅射下电极的铝层前将衬底的温度降低至80℃以下，并在溅射形成铝层时通过关闭衬底背面的加热器和进气开关用于停止对衬底的加热处理，从而实现降低铝层溅射过程中衬底的温度，使得所形成铝层的晶粒尺寸较小而得以降低铝层表面的粗糙度，进而优化了所形成MIM电容的击穿电压，提高了MIM电容的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种MIM电容结构的形成方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成下电极，所述下电极包括铝层，并利用溅射工艺形成所述铝层，其中，利用所述溅射工艺形成所述铝层前，所述衬底的温度低于80℃；利用所述溅射工艺形成所述铝层时，关闭位于所述衬底背面的加热器及进气开关，用以降低所述溅射工艺过程中所述衬底的温度；
在所述下电极上形成绝缘介质层；以及，
在所述绝缘介质层上形成上电极。
2.根据权利要求1所述的MIM电容结构的形成方法，其特征在于，利用所述溅射工艺形成所述铝层时，所述衬底置于静电卡盘的正面上，所述进气开关及所述加热器位于所述静电卡盘的背面。
3.根据权利要求2所述的MIM电容结构的形成方法，其特征在于，利用所述溅射工艺形成所述铝层时，所述静电卡盘的吸附电压设置为零。
4.根据权利要求1所述的MIM电容结构的形成方法，其特征在于，所述下电极还包括第一钛层、第一氮化钛层、第二钛层及第二氮化钛层，所述第一钛层位于所述衬底上，所述第一氮化钛层位于所述第一钛层上，所述铝层位于所述第一氮化钛层上，所述第二钛层位于所述铝层上，所述第二氮化钛层位于所述第二钛层上。
5.根据权利要求4所述的MIM电容结构的形成方法，其特征在于，所述第二氮化钛层的厚度大于所述第一氮化钛层的厚度。
6.根据权利要求5所述的MIM电容结构的形成方法，其特征在于，所述第一氮化钛层的厚度为150埃~250埃，所述第二氮化钛层的厚度为300埃~400埃。
7.根据权利要求6所述的MIM电容结构的形成方法，其特征在于，所述溅射工艺采用磁控溅射设备，所述磁控溅射设备包括第一溅射腔室、第二溅射腔室和冷却腔室，在所述第一溅射腔室中形成所述第一钛层及所述第一氮化钛层，然后将所述衬底转入所述冷却腔室以使所述衬底的温度低于80℃后，再将所述衬底转入所述第二溅射腔室以形成所述铝层。
8.根据权利要求6所述的MIM电容结构的形成方法，其特征在于，将所述衬底置于所述冷却腔室的时间为30秒~90秒。
9.根据权利要求1至8中任一项所述的MIM电容结构的形成方法，其特征在于，所述绝缘介质层的材质包括氮化硅。
10.根据权利要求1至8中任一项所述的MIM电容结构的形成方法，其特征在于，所述上电极的材质包括氮化钛。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210844689.0A CN115084374B (zh) | 2022-07-19 | 2022-07-19 | Mim电容结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210844689.0A CN115084374B (zh) | 2022-07-19 | 2022-07-19 | Mim电容结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115084374A true CN115084374A (zh) | 2022-09-20 |
| CN115084374B CN115084374B (zh) | 2022-11-18 |
Family
ID=83259396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210844689.0A Active CN115084374B (zh) | 2022-07-19 | 2022-07-19 | Mim电容结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115084374B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101323982A (zh) * | 2008-07-16 | 2008-12-17 | 上海大学 | 一种高质量立方氮化硼薄膜的制备方法 |
| CN102299184A (zh) * | 2010-06-23 | 2011-12-28 | 上海宏力半导体制造有限公司 | Mim电容器及其制造方法 |
| CN102544118A (zh) * | 2010-12-20 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制备方法 |
| CN108109992A (zh) * | 2017-12-15 | 2018-06-01 | 深圳市晶特智造科技有限公司 | Mim电容器的制作方法 |
| CN109087907A (zh) * | 2017-06-14 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN109786240A (zh) * | 2019-01-22 | 2019-05-21 | 上海华虹宏力半导体制造有限公司 | 一种金属层的形成方法、半导体器件及其形成方法 |
| CN111199953A (zh) * | 2018-11-16 | 2020-05-26 | 无锡华润上华科技有限公司 | 一种mim电容及其制作方法 |
| CN114038832A (zh) * | 2022-01-07 | 2022-02-11 | 广州粤芯半导体技术有限公司 | 金属-绝缘体-金属电容器结构及形成方法 |
-
2022
- 2022-07-19 CN CN202210844689.0A patent/CN115084374B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101323982A (zh) * | 2008-07-16 | 2008-12-17 | 上海大学 | 一种高质量立方氮化硼薄膜的制备方法 |
| CN102299184A (zh) * | 2010-06-23 | 2011-12-28 | 上海宏力半导体制造有限公司 | Mim电容器及其制造方法 |
| CN102544118A (zh) * | 2010-12-20 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制备方法 |
| CN109087907A (zh) * | 2017-06-14 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN108109992A (zh) * | 2017-12-15 | 2018-06-01 | 深圳市晶特智造科技有限公司 | Mim电容器的制作方法 |
| CN111199953A (zh) * | 2018-11-16 | 2020-05-26 | 无锡华润上华科技有限公司 | 一种mim电容及其制作方法 |
| CN109786240A (zh) * | 2019-01-22 | 2019-05-21 | 上海华虹宏力半导体制造有限公司 | 一种金属层的形成方法、半导体器件及其形成方法 |
| CN114038832A (zh) * | 2022-01-07 | 2022-02-11 | 广州粤芯半导体技术有限公司 | 金属-绝缘体-金属电容器结构及形成方法 |
Non-Patent Citations (1)
| Title |
|---|
| F.MMWEMA: "Effect of varying low substrate temperature on sputtered aluminium films", 《MATERIALS RESEARCH EXPRESS》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115084374B (zh) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6015749A (en) | Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure | |
| US5929475A (en) | Capacitor for integrated circuit and its fabrication method | |
| US6204111B1 (en) | Fabrication method of capacitor for integrated circuit | |
| US5747360A (en) | Method of metalizing a semiconductor wafer | |
| US6372301B1 (en) | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide | |
| EP1668673A2 (en) | Semiconductor device and making thereof | |
| US20060223276A1 (en) | MIM capacitor structure and fabricating method thereof | |
| JP3793144B2 (ja) | アルミニウムを利用した銅拡散防止膜の形成方法 | |
| US20170062344A1 (en) | Metal interconnect structure and fabrication method thereof | |
| US6784105B1 (en) | Simultaneous native oxide removal and metal neutral deposition method | |
| US6583053B2 (en) | Use of a sacrificial layer to facilitate metallization for small features | |
| CN115084374B (zh) | Mim电容结构的形成方法 | |
| JP3779161B2 (ja) | ２層拡散バリアーを析出させる方法 | |
| US7071095B2 (en) | Barrier metal re-distribution process for resistivity reduction | |
| US9406558B2 (en) | Cu wiring fabrication method and storage medium | |
| US7122419B2 (en) | Capacitor and fabrication method thereof | |
| CN219832654U (zh) | 集成芯片 | |
| US20060118847A1 (en) | Semiconductor device and fabricating method thereof | |
| US10510549B2 (en) | Method of fabricating a metal layer | |
| JP2001102548A (ja) | マイクロエレクトニックデバイス及びその形成方法。 | |
| JP2000216249A (ja) | 電子装置の製造方法及びその装置 | |
| KR102709206B1 (ko) | 동적 랜덤 액세스 메모리 비트 라인 금속을 매끄럽게 하기 위한 방법들 및 장치 | |
| US6489231B1 (en) | Method for forming barrier and seed layer | |
| KR19990063767A (ko) | 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층 | |
| CN113506801A (zh) | 一种新型金属栅的结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |