JP3779161B2 - ２層拡散バリアーを析出させる方法 - Google Patents
２層拡散バリアーを析出させる方法 Download PDFInfo
- Publication number
- JP3779161B2 JP3779161B2 JP2000619017A JP2000619017A JP3779161B2 JP 3779161 B2 JP3779161 B2 JP 3779161B2 JP 2000619017 A JP2000619017 A JP 2000619017A JP 2000619017 A JP2000619017 A JP 2000619017A JP 3779161 B2 JP3779161 B2 JP 3779161B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor wafer
- deposited
- temperature
- tan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000151 deposition Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 24
- 230000004888 barrier function Effects 0.000 title claims description 23
- 238000009792 diffusion process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 50
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 36
- 230000008021 deposition Effects 0.000 claims description 31
- 238000005240 physical vapour deposition Methods 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 23
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 22
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 8
- 238000007872 degassing Methods 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 238000001556 precipitation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 73
- 238000001816 cooling Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000002156 adsorbate Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000006260 foam Substances 0.000 description 2
- 230000000877 morphologic effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体ウェーハー上に２層拡散バリアーを析出させる方法に関し、有利には２層拡散バリアーが、窒化タンタル（ＴａＮ）層と、その上にあって、導通線、特に結線面の銅導通線用の担持層としてのタンタル（Ｔａ）層とから成る前記方法に関するものである。
【０００１】
通常、超小型モジュールの結線面の導通線はアルミニウムからなっているが、これには導電性と実現可能な構造幅とに関し限界がある。このため、最近では、導通線に対し銅を使用する技術が開発され、その中核はデュアルダマシン・コンセプト、或いは象眼コンセプトを成している(D. Edelstein, J. Heidenreich, R. Goldblatt, W. Cote, C. Uzoh, N. Lustig, P. Poper, T. McDevitt, W. Motsiff, A. Simon, J. Dukovic, R. Wachnik, H. Rathore, R. Schulz, L. Su, S. Luce, J. Slattery, IEEE VLST Tec. Symp. 1997) 。この技術では、まず第１段階で、金属間誘電体の平面析出させた酸化シリコン層に接続穴および導通線のネガティブフォームをエッチングさせる。このネガティブフォームに、スパッタリングによりバリアーと銅初層とを析出させる。銅初層は電気化学的に、或いはＣｕ−ＰＶＤ（Physical Vapour Deposition）またはＣＶＤ(Chemical Vapour Deposition)により析出させることができる。その後、低温で電気化学的にネガティブフォーム全体に銅を充填させる。半導体ウェーハー上にさらに層を構築させるためには、完全に平らな表面が必要であるので、次に、過剰の銅を化学機械的な研磨（ＣＭＰ）により除去し、その結果酸化シリコン内に接続穴と導通線とが残ることになる。
【０００２】
導通線に対しアルミニウムの代わりに銅を使用するためには、適当なバリアー処理により銅を完全にカプセリングして、銅がシリコン内または金属間酸化シリコン内へ拡散しないようにする必要がある。
【０００３】
酸化シリコンに対する拡散バリアー処理として、最近では、窒化チタン、タンタル、窒化タンタルから成る単層系がとりわけ知られるようになった(P. Ding, T. Chiang, R. Tao, B. Sun, I. Hashim, T. Yao, L. Chen, G. Yao, B. Chin, R. Mosley, Z. Xu, F. Chen; Conference Proceedings VMIC Conference,6 月, 第10−12頁,1997)。
【０００４】
バリアー構造の総じて有利なモフォロジー特性を活用することによりバリアー層全体の層抵抗を低減させ、よって接続穴抵抗を低減させ、或いはバリアー強度を最適化するため、たとえば欧州特許出願ＥＰ０７５１５６６Ａ２から読み取れるように、たとえば窒化チタン／タンタルからなる２層系をバリアーとして使用する試みも行なわれた。ＴａＮ／Ｔａからなる２層系を使用すると、タンタル層の下にある薄いＴａＮ層によりバリアー強度が向上するとともに、すでに２００℃前後においてタンタルの低抵抗ａ相を形成させることができる。このようなタンタル層は、本来、４００℃以上の受け入れ難い析出温度でしか実現することができないものである。この２層バリアーの他の利点は、酸化シリコンに対して、また銅に対しても、最適な付着が達成できることにある。
【０００５】
この種の２層系は、通常ＰＶＤチャンバー内で所定の固定温度で析出される。この場合適用される温度は２００℃以上であるが、このように高温で析出させると、上にバリアーが析出されるシリコンウェーハーをその後５０℃以下の温度へ冷却させねばならないという欠点がある。その理由は、同形の、隙間のない銅膜を形成させ、且つ銅が集塊化しないようにするために、銅初層を低温で析出させる必要があるからである。シリコンウェーハーを冷却する必要があるので非常に時間がかかり、スパッタリング装置の処理率を制限させるか、或いは付加的な冷却チャンバーにより設備コストを増大させる。
【０００６】
拡散バリアーの析出のため、或いはシードの析出のため、半導体ウェーハーを予め脱気または調温段階において１００℃以上で処理し、次にプレクリーン段階においてアルゴンにより２５０℃−３００℃で処理するようにしたプロセス制御が行なわれている。その直後にＴａＮ層が、そして次にＴａ層がほぼ２５０℃でスパッタリングされる。低温度でＣｕの析出を行なわねばならないので、半導体ウェーハーは他のプロセス段階において５０℃−２５℃へ冷却される。この冷却過程は別個の冷却チャンバーで行なうこともできる。続いて銅初層を２５℃で析出させることができる。
【０００７】
そこで本発明の課題は、半導体ウェーハー上に２層拡散バリアーを析出させる方法において、層析出クオリティが均一で、付加的な設備コストを要することなく著しく時間を節約できる前記方法を提供することである。
【０００８】
本発明の上記課題は、冒頭で述べた種類の方法において、２層拡散バリアーの析出を２段階プロセスで行い、第１の段階において、半導体ウェーハーの高温状態でＴａＮ層の析出を行ない、次に室温範囲の低温でＴａ層の析出を行なうことによって解決される。
【０００９】
場合によっては、吸着物を除去するため、２層バリアー層を析出させる前に半導体ウェーハーをまず脱気または調温段階で処理し、接続穴の底部において露出している金属導通線の金属酸化物層を次のプレクリーン段階で物理的なスパッタリング効果により除去してもよい。
【００１０】
ＴａＮ層の高温析出を２００℃以上の温度で行い、Ｔａ層の低温析出を５０℃以下の温度で、たとえば２５℃で行なうのが有利である。
【００１１】
２層析出を特に時間的に最適に行なうことができるように、本発明の有利な実施形態では、Ｔａ層の析出は半導体ウェーハーを冷却して５０℃以下の温度を有している間に行なわれる。
【００１２】
本発明の他の有利な実施形態は、ＴａＮ層およびＴａ層の析出をＰＶＤ析出装置内で行い、その際ＴａＮ層の析出を窒素雰囲気で行なうことを特徴としている。
【００１３】
本発明の特に有利な形態では、ＴａＮ層とＴａ層との析出を同じＰＶＤチャンバー内で行ない、それを、吸着物を半導体ウェーハーから解離させる脱気段階と、スパッタリングにより、半導体ウェーハー上の露出した金属導通線から金属酸化物層を除去するプレクリーン段階との後、半導体ウェーハーをその際に達した２００℃ないし３００℃の基板温度でＰＶＤチャンバー内において、２５℃に調温した静電チャック（ＥＳＣ）上にチャックさせずに置き、ＴａＮ層を窒素雰囲気で析出させ、ＴａＮ層の析出後、過剰の窒素をＰＶＤチャンバーから吸い出すようにして行う。次にＥＳＣ上の半導体ウェーハーをチャックし、窒素に乏しい雰囲気でＴａ層を低温に冷却して析出させる。
【００１４】
１つのＰＶＤチャンバー内での拡散バリアーの２層析出の代わりに、ＴａＮ層とＴａ層とを別個のＰＶＤチャンバー内で析出させてもよい。この目的のため、本発明の特別な変形実施形態では、吸着物を半導体ウェーハーから解離させる脱気段階と、スパッタリングにより、半導体ウェーハー上の露出した金属導通線から金属酸化物層を除去するプレクリーン段階との後、半導体ウェーハーをその際に達した２００℃ないし３００℃の基板温度で第１のＰＶＤチャンバー内において、ほぼ２５０℃ないし３００℃に調温した静電チャック（ＥＳＣ）上に置き、チャックし、次にＴａＮ層を窒素雰囲気で析出させる。次に、半導体ウェーハーを第２のＰＶＤチャンバー内で、５０℃以下に調温したＥＳＣでチャックし、半導体ウェーハーをチャック温度に冷却している間にＴａ層を析出させる。
【００１５】
半導体ウェーハーは、第２のバリアー層の析出後すでに銅初層の析出のために低温になっているので、本発明の他の構成によれば、ＴａＮ層およびＴａ層で被覆した半導体ウェーハーを、これに引き続いてすぐにＣｕ−ＰＶＤチャンバー内で銅初層で被覆させる。
【００１６】
ＴａＮとＴａとからなる中間バリアーを析出させるための本発明による方法の主要な利点は、両層の析出を極めて短時間で行なうことができ、しかも全層抵抗またはそのモフォロジー特性は、２５０℃で両層をセットで析出させる方法に比べてほとんど違いがないことである。
【００１７】
本発明による方法は、銅金属被覆用の拡散バリアーを形成させるためのみにその適用が限定されるものではなく、一般に、特に金属の拡散を防止すべき拡散層の形成のために適している。この種の金属はたとえばプラチナ、アルミニウム、或いはタングステンである。
【００１８】
次に、本発明を２つの実施形態に関しより詳細に説明する。両実施形態の基本的な違いは、第１実施形態ではＴａＮ層とＴａ層との析出を同じＰＶＤチャンバー内で行うのに対し、第２実施形態ではこの析出を２つの別個のＰＶＤチャンバー内で行なう点である。
【００１９】
ＴａＮ層とＴａ層とを１つのＰＶＤチャンバー内で析出させる場合、半導体ウェーハーはまず基準にしたがって脱気およびプレクリーンで前処理されたものとする。脱気およびプレクリーンにより、まず吸着物を真空中でほぼ３００℃で基板表面から解離させる。次のプレクリーン段階では、物理的なスパッタリング効果により、接続穴の底部において露出している下方の金属導通線の金属酸化物層を除去して、可能な限り小さな接続抵抗を達成させる。
【００２０】
上記２つのプロセス段階後、シリコンウェーハーはすでに２５０℃ないし３００℃の基板温度を有する。
【００２１】
ここで半導体ウェーハーをＰＶＤチャンバー内へ導入し、その静電チャック（ＥＳＣ）を５０℃以下の温度、有利には２５℃以下の温度に温度調整する。しかし、ＴａＮ層の析出は２００℃以上で行なわねばならないので、半導体ウェーハーはＥＳＣでチャックされず、その結果半導体ウェーハーとチャックとの間に強い熱的カップリングはない。これに引き続いて、窒素雰囲気で（数ｍＴのＮ２）、数１０ｎｍの厚さの薄いＴａＮ層の析出を行なう。基板温度はまだ２５０℃ないし３００℃であり、ＴａＮの析出により基板温度はまだ上昇することができるので、所望のモフォロジー特性を持ったＴａＮ層の析出を必要な温度で行なう。ＴａＮ層の析出後、過剰の窒素をＰＶＤチャンバーから吸出し、同時に半導体ウェーハーをＥＳＣでチャックする。これにより半導体ウェーハーとチャックとの間に好適な熱的接触が形成され、その結果これにより直接基板の冷却が始まる。この時点で、チャンバーのタイプに応じて数ｋＷのスパッタリング出力でＴａ層を析出させる。この方法の利点は、Ｔａ析出後半導体ウェーハーがすでに銅析出に必要な５０℃以下の低温を有しており、付加的な冷却過程を必要としないことである。よって、ＴａＮとＴａとで被覆したシリコンウェーハーを引き続いてすぐにＣｕ−ＰＶＤチャンバーまたはＣＶＤチャンバー内へ移送することができ、そこでまず銅初層が析出される。
【００２２】
以下に説明する第２実施形態では、ＴａＮ層とＴａ層との析出は別個のＰＶＤチャンバー内で行なう。２つのＰＶＤチャンバーを使用する場合も、前述したように脱気とプレクリーンとにより半導体ウェーハーの前処理を行ない、この場合半導体ウェーハーをこのプロセス段階で達した２５０℃ないし３００℃の基板温度で第１のＰＶＤチャンバー内へ移動させ、そこでＥＳＣでチャックする。このＥＳＣはほぼ２５０℃ないし３００℃に温度調整されている。したがって半導体ウェーハーは２５０℃ないし３００℃の温度に制御されたままなので、数１０ｎｍの薄いＴａＮ層を窒素雰囲気で析出させることができる。これに引き続き、半導体ウェーハーを、チャックが５０℃以下の温度にある次のＰＶＤチャンバー内へ導入し、半導体ウェーハーをＥＳＣでチャックする。この場合、ＥＳＣと半導体ウェーハーとの間には良好な熱的接触があるので、チャックを用いた半導体ウェーハーのチャック温度への冷却が始まる。半導体ウェーハーの冷却と同時に、同様に数１０ｎｍの厚さのＴａ層が析出する。Ｔａ析出後の半導体ウェーハーはすでに次の銅析出に必要な低温にあるので、半導体ウェーハーをＴａ層の析出直後にＣｕ−ＰＶＤチャンバーまたはＣＶＤチャンバー内へ移送することができ、すぐに銅初層を析出させることができる。
【０００１】
通常、超小型モジュールの結線面の導通線はアルミニウムからなっているが、これには導電性と実現可能な構造幅とに関し限界がある。このため、最近では、導通線に対し銅を使用する技術が開発され、その中核はデュアルダマシン・コンセプト、或いは象眼コンセプトを成している(D. Edelstein, J. Heidenreich, R. Goldblatt, W. Cote, C. Uzoh, N. Lustig, P. Poper, T. McDevitt, W. Motsiff, A. Simon, J. Dukovic, R. Wachnik, H. Rathore, R. Schulz, L. Su, S. Luce, J. Slattery, IEEE VLST Tec. Symp. 1997) 。この技術では、まず第１段階で、金属間誘電体の平面析出させた酸化シリコン層に接続穴および導通線のネガティブフォームをエッチングさせる。このネガティブフォームに、スパッタリングによりバリアーと銅初層とを析出させる。銅初層は電気化学的に、或いはＣｕ−ＰＶＤ（Physical Vapour Deposition）またはＣＶＤ(Chemical Vapour Deposition)により析出させることができる。その後、低温で電気化学的にネガティブフォーム全体に銅を充填させる。半導体ウェーハー上にさらに層を構築させるためには、完全に平らな表面が必要であるので、次に、過剰の銅を化学機械的な研磨（ＣＭＰ）により除去し、その結果酸化シリコン内に接続穴と導通線とが残ることになる。
【０００２】
導通線に対しアルミニウムの代わりに銅を使用するためには、適当なバリアー処理により銅を完全にカプセリングして、銅がシリコン内または金属間酸化シリコン内へ拡散しないようにする必要がある。
【０００３】
酸化シリコンに対する拡散バリアー処理として、最近では、窒化チタン、タンタル、窒化タンタルから成る単層系がとりわけ知られるようになった(P. Ding, T. Chiang, R. Tao, B. Sun, I. Hashim, T. Yao, L. Chen, G. Yao, B. Chin, R. Mosley, Z. Xu, F. Chen; Conference Proceedings VMIC Conference,6 月, 第10−12頁,1997)。
【０００４】
バリアー構造の総じて有利なモフォロジー特性を活用することによりバリアー層全体の層抵抗を低減させ、よって接続穴抵抗を低減させ、或いはバリアー強度を最適化するため、たとえば欧州特許出願ＥＰ０７５１５６６Ａ２から読み取れるように、たとえば窒化チタン／タンタルからなる２層系をバリアーとして使用する試みも行なわれた。ＴａＮ／Ｔａからなる２層系を使用すると、タンタル層の下にある薄いＴａＮ層によりバリアー強度が向上するとともに、すでに２００℃前後においてタンタルの低抵抗ａ相を形成させることができる。このようなタンタル層は、本来、４００℃以上の受け入れ難い析出温度でしか実現することができないものである。この２層バリアーの他の利点は、酸化シリコンに対して、また銅に対しても、最適な付着が達成できることにある。
【０００５】
この種の２層系は、通常ＰＶＤチャンバー内で所定の固定温度で析出される。この場合適用される温度は２００℃以上であるが、このように高温で析出させると、上にバリアーが析出されるシリコンウェーハーをその後５０℃以下の温度へ冷却させねばならないという欠点がある。その理由は、同形の、隙間のない銅膜を形成させ、且つ銅が集塊化しないようにするために、銅初層を低温で析出させる必要があるからである。シリコンウェーハーを冷却する必要があるので非常に時間がかかり、スパッタリング装置の処理率を制限させるか、或いは付加的な冷却チャンバーにより設備コストを増大させる。
【０００６】
拡散バリアーの析出のため、或いはシードの析出のため、半導体ウェーハーを予め脱気または調温段階において１００℃以上で処理し、次にプレクリーン段階においてアルゴンにより２５０℃−３００℃で処理するようにしたプロセス制御が行なわれている。その直後にＴａＮ層が、そして次にＴａ層がほぼ２５０℃でスパッタリングされる。低温度でＣｕの析出を行なわねばならないので、半導体ウェーハーは他のプロセス段階において５０℃−２５℃へ冷却される。この冷却過程は別個の冷却チャンバーで行なうこともできる。続いて銅初層を２５℃で析出させることができる。
【０００７】
そこで本発明の課題は、半導体ウェーハー上に２層拡散バリアーを析出させる方法において、層析出クオリティが均一で、付加的な設備コストを要することなく著しく時間を節約できる前記方法を提供することである。
【０００８】
本発明の上記課題は、冒頭で述べた種類の方法において、２層拡散バリアーの析出を２段階プロセスで行い、第１の段階において、半導体ウェーハーの高温状態でＴａＮ層の析出を行ない、次に室温範囲の低温でＴａ層の析出を行なうことによって解決される。
【０００９】
場合によっては、吸着物を除去するため、２層バリアー層を析出させる前に半導体ウェーハーをまず脱気または調温段階で処理し、接続穴の底部において露出している金属導通線の金属酸化物層を次のプレクリーン段階で物理的なスパッタリング効果により除去してもよい。
【００１０】
ＴａＮ層の高温析出を２００℃以上の温度で行い、Ｔａ層の低温析出を５０℃以下の温度で、たとえば２５℃で行なうのが有利である。
【００１１】
２層析出を特に時間的に最適に行なうことができるように、本発明の有利な実施形態では、Ｔａ層の析出は半導体ウェーハーを冷却して５０℃以下の温度を有している間に行なわれる。
【００１２】
本発明の他の有利な実施形態は、ＴａＮ層およびＴａ層の析出をＰＶＤ析出装置内で行い、その際ＴａＮ層の析出を窒素雰囲気で行なうことを特徴としている。
【００１３】
本発明の特に有利な形態では、ＴａＮ層とＴａ層との析出を同じＰＶＤチャンバー内で行ない、それを、吸着物を半導体ウェーハーから解離させる脱気段階と、スパッタリングにより、半導体ウェーハー上の露出した金属導通線から金属酸化物層を除去するプレクリーン段階との後、半導体ウェーハーをその際に達した２００℃ないし３００℃の基板温度でＰＶＤチャンバー内において、２５℃に調温した静電チャック（ＥＳＣ）上にチャックさせずに置き、ＴａＮ層を窒素雰囲気で析出させ、ＴａＮ層の析出後、過剰の窒素をＰＶＤチャンバーから吸い出すようにして行う。次にＥＳＣ上の半導体ウェーハーをチャックし、窒素に乏しい雰囲気でＴａ層を低温に冷却して析出させる。
【００１４】
１つのＰＶＤチャンバー内での拡散バリアーの２層析出の代わりに、ＴａＮ層とＴａ層とを別個のＰＶＤチャンバー内で析出させてもよい。この目的のため、本発明の特別な変形実施形態では、吸着物を半導体ウェーハーから解離させる脱気段階と、スパッタリングにより、半導体ウェーハー上の露出した金属導通線から金属酸化物層を除去するプレクリーン段階との後、半導体ウェーハーをその際に達した２００℃ないし３００℃の基板温度で第１のＰＶＤチャンバー内において、ほぼ２５０℃ないし３００℃に調温した静電チャック（ＥＳＣ）上に置き、チャックし、次にＴａＮ層を窒素雰囲気で析出させる。次に、半導体ウェーハーを第２のＰＶＤチャンバー内で、５０℃以下に調温したＥＳＣでチャックし、半導体ウェーハーをチャック温度に冷却している間にＴａ層を析出させる。
【００１５】
半導体ウェーハーは、第２のバリアー層の析出後すでに銅初層の析出のために低温になっているので、本発明の他の構成によれば、ＴａＮ層およびＴａ層で被覆した半導体ウェーハーを、これに引き続いてすぐにＣｕ−ＰＶＤチャンバー内で銅初層で被覆させる。
【００１６】
ＴａＮとＴａとからなる中間バリアーを析出させるための本発明による方法の主要な利点は、両層の析出を極めて短時間で行なうことができ、しかも全層抵抗またはそのモフォロジー特性は、２５０℃で両層をセットで析出させる方法に比べてほとんど違いがないことである。
【００１７】
本発明による方法は、銅金属被覆用の拡散バリアーを形成させるためのみにその適用が限定されるものではなく、一般に、特に金属の拡散を防止すべき拡散層の形成のために適している。この種の金属はたとえばプラチナ、アルミニウム、或いはタングステンである。
【００１８】
次に、本発明を２つの実施形態に関しより詳細に説明する。両実施形態の基本的な違いは、第１実施形態ではＴａＮ層とＴａ層との析出を同じＰＶＤチャンバー内で行うのに対し、第２実施形態ではこの析出を２つの別個のＰＶＤチャンバー内で行なう点である。
【００１９】
ＴａＮ層とＴａ層とを１つのＰＶＤチャンバー内で析出させる場合、半導体ウェーハーはまず基準にしたがって脱気およびプレクリーンで前処理されたものとする。脱気およびプレクリーンにより、まず吸着物を真空中でほぼ３００℃で基板表面から解離させる。次のプレクリーン段階では、物理的なスパッタリング効果により、接続穴の底部において露出している下方の金属導通線の金属酸化物層を除去して、可能な限り小さな接続抵抗を達成させる。
【００２０】
上記２つのプロセス段階後、シリコンウェーハーはすでに２５０℃ないし３００℃の基板温度を有する。
【００２１】
ここで半導体ウェーハーをＰＶＤチャンバー内へ導入し、その静電チャック（ＥＳＣ）を５０℃以下の温度、有利には２５℃以下の温度に温度調整する。しかし、ＴａＮ層の析出は２００℃以上で行なわねばならないので、半導体ウェーハーはＥＳＣでチャックされず、その結果半導体ウェーハーとチャックとの間に強い熱的カップリングはない。これに引き続いて、窒素雰囲気で（数ｍＴのＮ２）、数１０ｎｍの厚さの薄いＴａＮ層の析出を行なう。基板温度はまだ２５０℃ないし３００℃であり、ＴａＮの析出により基板温度はまだ上昇することができるので、所望のモフォロジー特性を持ったＴａＮ層の析出を必要な温度で行なう。ＴａＮ層の析出後、過剰の窒素をＰＶＤチャンバーから吸出し、同時に半導体ウェーハーをＥＳＣでチャックする。これにより半導体ウェーハーとチャックとの間に好適な熱的接触が形成され、その結果これにより直接基板の冷却が始まる。この時点で、チャンバーのタイプに応じて数ｋＷのスパッタリング出力でＴａ層を析出させる。この方法の利点は、Ｔａ析出後半導体ウェーハーがすでに銅析出に必要な５０℃以下の低温を有しており、付加的な冷却過程を必要としないことである。よって、ＴａＮとＴａとで被覆したシリコンウェーハーを引き続いてすぐにＣｕ−ＰＶＤチャンバーまたはＣＶＤチャンバー内へ移送することができ、そこでまず銅初層が析出される。
【００２２】
以下に説明する第２実施形態では、ＴａＮ層とＴａ層との析出は別個のＰＶＤチャンバー内で行なう。２つのＰＶＤチャンバーを使用する場合も、前述したように脱気とプレクリーンとにより半導体ウェーハーの前処理を行ない、この場合半導体ウェーハーをこのプロセス段階で達した２５０℃ないし３００℃の基板温度で第１のＰＶＤチャンバー内へ移動させ、そこでＥＳＣでチャックする。このＥＳＣはほぼ２５０℃ないし３００℃に温度調整されている。したがって半導体ウェーハーは２５０℃ないし３００℃の温度に制御されたままなので、数１０ｎｍの薄いＴａＮ層を窒素雰囲気で析出させることができる。これに引き続き、半導体ウェーハーを、チャックが５０℃以下の温度にある次のＰＶＤチャンバー内へ導入し、半導体ウェーハーをＥＳＣでチャックする。この場合、ＥＳＣと半導体ウェーハーとの間には良好な熱的接触があるので、チャックを用いた半導体ウェーハーのチャック温度への冷却が始まる。半導体ウェーハーの冷却と同時に、同様に数１０ｎｍの厚さのＴａ層が析出する。Ｔａ析出後の半導体ウェーハーはすでに次の銅析出に必要な低温にあるので、半導体ウェーハーをＴａ層の析出直後にＣｕ−ＰＶＤチャンバーまたはＣＶＤチャンバー内へ移送することができ、すぐに銅初層を析出させることができる。
Claims (7)
- 半導体ウェハー上に２層拡散バリアーを析出させる方法であって、この場合２層拡散バリアーが、下部の窒化タンタル（ＴａＮ）層と、その上にあって、導通線用の、特に銅導通線用の担持層としてのタンタル（Ｔａ）層とから成る前記方法において、高温析出段階において、２００℃以上の半導体ウェーハーの温度でＴａＮ層を析出させ、次に低温析出段階において、５０℃以下の半導体ウェーハーの温度でＴａ層を析出させることを特徴とする方法。
- 低温析出を２５℃で行うことを特徴とする、請求項１に記載の方法。
- Ｔａ層の析出を、半導体ウェーハーを冷却して５０℃以下の温度を有している間に行うことを特徴とする、請求項１から２までのいずれか一つに記載の方法。
- ＴａＮ層およびＴａ層の析出をＰＶＤ析出装置内で行い、その際ＴａＮ層の析出を窒素雰囲気で行なうことを特徴とする、請求項１から３までのいずれか一つに記載の方法。
- 吸着物を半導体ウェーハーから解離させる脱気段階と、スパッタリングにより、半導体ウェーハー上の露出した金属導通線から金属酸化物層を除去するプレクリーン段階との後、半導体ウェーハーをその際に達した２００℃ないし３００℃の基板温度でＰＶＤチャンバー内において、２５℃に調温した静電チャック（ＥＳＣ）上にチャックさせずに置き、ＴａＮ層を窒素雰囲気で析出させ、ＴａＮ層の析出後、過剰の窒素をＰＶＤチャンバーから吸い出すようにして、ＴａＮ層とＴａ層との析出を同じＰＶＤチャンバー内で行ない、次にＥＳＣ上の半導体ウェーハーをチャックし、窒素に乏しい雰囲気でＴａ層を低温に冷却して析出させることを特徴とする、請求項１から４までのいずれか一つに記載の方法。
- 吸着物を半導体ウェーハーから解離させる脱気段階と、スパッタリングにより、半導体ウェーハー上の露出した金属導通線から金属酸化物層を除去するプレクリーン段階との後、半導体ウェーハーをその際に達した２００℃ないし３００℃の基板温度で第１のＰＶＤチャンバー内において、２５０℃ないし３００℃に調温した静電チャック（ＥＳＣ）上に置き、チャックし、次にＴａＮ層を窒素雰囲気で析出させるようにしてＴａＮ層の析出を第１のＰＶＤチャンバー内で行なうこと、次に、半導体ウェーハーを第２のＰＶＤチャンバー内で、５０℃以下に調温したＥＳＣでチャックすること、半導体ウェーハーをチャック温度に冷却している間にＴａ層を析出させることを特徴とする、請求項１から４までのいずれか一つに記載の方法。
- 低温にあり、ＴａＮ層およびＴａ層で被覆した半導体ウェーハーを、Ｃｕ−ＰＶＤチャンバーまたはＣＶＤチャンバー内で銅初層で被覆させることを特徴とする、請求項１から６までのいずれか一つに記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19922557A DE19922557B4 (de) | 1999-05-17 | 1999-05-17 | Verfahren zum Abscheiden einer TaN/Ta-Zweischicht-Diffusionsbarriere |
| DE19922557.5 | 1999-05-17 | ||
| PCT/DE2000/001580 WO2000070664A1 (de) | 1999-05-17 | 2000-05-17 | Verfahren zum abscheiden einer zweischicht-diffusionsbarriere |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003500828A JP2003500828A (ja) | 2003-01-07 |
| JP3779161B2 true JP3779161B2 (ja) | 2006-05-24 |
Family
ID=7908267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000619017A Expired - Fee Related JP3779161B2 (ja) | 1999-05-17 | 2000-05-17 | ２層拡散バリアーを析出させる方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6579786B2 (ja) |
| JP (1) | JP3779161B2 (ja) |
| KR (1) | KR100408543B1 (ja) |
| DE (1) | DE19922557B4 (ja) |
| TW (1) | TW472348B (ja) |
| WO (1) | WO2000070664A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429524B1 (en) * | 2001-05-11 | 2002-08-06 | International Business Machines Corporation | Ultra-thin tantalum nitride copper interconnect barrier |
| WO2003009372A2 (en) * | 2001-07-20 | 2003-01-30 | Applied Materials, Inc. | Low resistivity tantalum nitride/tantalum bilayer stack |
| DE10146359B4 (de) * | 2001-09-20 | 2006-12-28 | Advanced Micro Devices, Inc., Sunnyvale | Eine Metallisierungsprozesssequenz |
| KR100576363B1 (ko) * | 2003-05-30 | 2006-05-03 | 삼성전자주식회사 | 인시투 화학기상증착 금속 공정 및 그에 사용되는화학기상증착 장비 |
| US7186446B2 (en) | 2003-10-31 | 2007-03-06 | International Business Machines Corporation | Plasma enhanced ALD of tantalum nitride and bilayer |
| KR100738211B1 (ko) * | 2005-12-29 | 2007-07-10 | 동부일렉트로닉스 주식회사 | 반도체 장치의 박막 및 금속 배선 형성 방법 |
| US20070281476A1 (en) * | 2006-06-02 | 2007-12-06 | Lavoie Adrien R | Methods for forming thin copper films and structures formed thereby |
| US20080233704A1 (en) * | 2007-03-23 | 2008-09-25 | Honeywell International Inc. | Integrated Resistor Capacitor Structure |
| US8211794B2 (en) * | 2007-05-25 | 2012-07-03 | Texas Instruments Incorporated | Properties of metallic copper diffusion barriers through silicon surface treatments |
| WO2010077998A1 (en) * | 2008-12-16 | 2010-07-08 | Silicon Light Machines Corporation | Method of fabricating an integrated device |
| US9399812B2 (en) * | 2011-10-11 | 2016-07-26 | Applied Materials, Inc. | Methods of preventing plasma induced damage during substrate processing |
| CN102569042B (zh) * | 2012-03-12 | 2014-08-20 | 四川大学 | 超薄、高热稳定性ZrGeN/CuGe复合梯度阻挡层制备工艺 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273775A (en) * | 1990-09-12 | 1993-12-28 | Air Products And Chemicals, Inc. | Process for selectively depositing copper aluminum alloy onto a substrate |
| WO1992007968A1 (en) * | 1990-10-26 | 1992-05-14 | International Business Machines Corporation | STRUCTURE AND METHOD OF MAKING ALPHA-Ta IN THIN FILMS |
| US5576579A (en) * | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
| EP0751566A3 (en) * | 1995-06-30 | 1997-02-26 | Ibm | Metal thin film barrier for electrical connections |
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| KR0179795B1 (ko) * | 1995-12-28 | 1999-04-15 | 문정환 | 이층 구조의 Cu 확산방지막 형성방법 |
| US5858099A (en) * | 1996-04-09 | 1999-01-12 | Sarnoff Corporation | Electrostatic chucks and a particle deposition apparatus therefor |
| US6130124A (en) * | 1996-12-04 | 2000-10-10 | Samsung Electronics Co., Ltd. | Methods of forming capacitor electrodes having reduced susceptibility to oxidation |
| US6139699A (en) * | 1997-05-27 | 2000-10-31 | Applied Materials, Inc. | Sputtering methods for depositing stress tunable tantalum and tantalum nitride films |
| US5893752A (en) * | 1997-12-22 | 1999-04-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US6054768A (en) * | 1997-10-02 | 2000-04-25 | Micron Technology, Inc. | Metal fill by treatment of mobility layers |
| US6887353B1 (en) * | 1997-12-19 | 2005-05-03 | Applied Materials, Inc. | Tailored barrier layer which provides improved copper interconnect electromigration resistance |
| US5968333A (en) * | 1998-04-07 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of electroplating a copper or copper alloy interconnect |
| US6461675B2 (en) * | 1998-07-10 | 2002-10-08 | Cvc Products, Inc. | Method for forming a copper film on a substrate |
| US6351406B1 (en) * | 1998-11-16 | 2002-02-26 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6372301B1 (en) * | 1998-12-22 | 2002-04-16 | Applied Materials, Inc. | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide |
| US6417094B1 (en) * | 1998-12-31 | 2002-07-09 | Newport Fab, Llc | Dual-damascene interconnect structures and methods of fabricating same |
| US6362099B1 (en) * | 1999-03-09 | 2002-03-26 | Applied Materials, Inc. | Method for enhancing the adhesion of copper deposited by chemical vapor deposition |
| US6593653B2 (en) * | 1999-09-30 | 2003-07-15 | Novellus Systems, Inc. | Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications |
| US6403465B1 (en) * | 1999-12-28 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method to improve copper barrier properties |
-
1999
- 1999-05-17 DE DE19922557A patent/DE19922557B4/de not_active Expired - Fee Related
-
2000
- 2000-05-17 KR KR10-2001-7014606A patent/KR100408543B1/ko not_active IP Right Cessation
- 2000-05-17 TW TW089109431A patent/TW472348B/zh not_active IP Right Cessation
- 2000-05-17 JP JP2000619017A patent/JP3779161B2/ja not_active Expired - Fee Related
- 2000-05-17 WO PCT/DE2000/001580 patent/WO2000070664A1/de active IP Right Grant
-
2001
- 2001-11-19 US US09/992,977 patent/US6579786B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100408543B1 (ko) | 2003-12-06 |
| DE19922557B4 (de) | 2004-11-04 |
| KR20020011135A (ko) | 2002-02-07 |
| US20020086527A1 (en) | 2002-07-04 |
| TW472348B (en) | 2002-01-11 |
| US6579786B2 (en) | 2003-06-17 |
| DE19922557A1 (de) | 2000-12-07 |
| JP2003500828A (ja) | 2003-01-07 |
| WO2000070664A1 (de) | 2000-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6554914B1 (en) | Passivation of copper in dual damascene metalization | |
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| US7732314B1 (en) | Method for depositing a diffusion barrier for copper interconnect applications | |
| US6764940B1 (en) | Method for depositing a diffusion barrier for copper interconnect applications | |
| US7425506B1 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
| US7645696B1 (en) | Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer | |
| US6461675B2 (en) | Method for forming a copper film on a substrate | |
| US5378660A (en) | Barrier layers and aluminum contacts | |
| US7358612B2 (en) | Plasma treatment at film layer to reduce sheet resistance and to improve via contact resistance | |
| US6881673B2 (en) | Integrated deposition process for copper metallization | |
| US7704886B2 (en) | Multi-step Cu seed layer formation for improving sidewall coverage | |
| EP1570517B1 (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| US20040115928A1 (en) | Method for depositing a metal layer on a semiconductor interconnect structure | |
| KR20160052338A (ko) | 시드 층 표면으로부터 오염을 제거하기 위한 시스템들 및 방법들 | |
| JP3779161B2 (ja) | ２層拡散バリアーを析出させる方法 | |
| JP2001068433A (ja) | 連続的で塊状化していない種層の障壁層への接着 | |
| US6689683B2 (en) | Method of manufacturing a semiconductor device | |
| JP2003051460A (ja) | 半導体素子の銅薄膜堆積装置 | |
| JP2000269334A (ja) | 配線膜の形成方法 | |
| KR20160052339A (ko) | 시드 층 표면으로부터 오염을 제거하기 위한 시스템들 및 방법들 | |
| US20030228746A1 (en) | CVD-PVD deposition process | |
| WO2002046489A1 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| TW202242967A (zh) | 減式金屬及減式金屬半導體結構 | |
| US6528415B2 (en) | Method of forming a metal line in a semiconductor device | |
| US20090127097A1 (en) | Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |