CN115078976B - 核心数量的检测系统及方法 - Google Patents

Abstract

本申请涉及一种核心数量的检测系统及方法，核心数量的检测系统包括：测试板，测试板上设有片上系统芯片，测试板用于控制片上系统芯片运行测试程序以进行多次循环计算，并在每次循环计算开始时生成启动计时信号，在每次循环计算结束时生成对应的结束计时信号；现场可编程逻辑门阵列装置，与测试板连接，用于基于启动计时信号和对应的结束计时信号得到每次进行循环计算的计时结果，并根据循环计算的次数、各计时结果和核心数量判定条件对片上系统芯片的核心数量进行判定。由于本申请无需对片上系统芯片进行破坏性处理，经检测后的片上系统芯片仍能继续使用，从而能够实现无损检测。

Description

核心数量的检测系统及方法

技术领域

本申请涉及集成电路技术领域，特别是涉及一种核心数量的检测系统及方法。

背景技术

随着集成电路技术的发展，出现了片上系统(System on Chip，SoC)芯片，SoC芯片将原来需要多个芯片构建的复杂系统快速集成在单个芯片上，具有降低功耗、减少面积、提高速度、节省成本等等优势，应用领域十分广泛。为了进一步提升 SoC芯片的性能，通常在单颗芯片上集成多个处理器核心。传统技术中，通常通过检测设备检测SoC芯片核心表面的电磁辐射的强弱，以对SoC芯片的核心数量进行检测，然而，传统技术需要对SoC芯片进行开封处理以露出SoC芯片的晶片，才能利用检测设备检测出其核心表面的电磁辐射的强弱，而开封处理属于破坏性处理，经开封处理后的SoC芯片难以重复使用，存在难以实现无损检测的问题。

发明内容

基于此，有必要针对上述技术问题，提供一种能够实现无损检测的核心数量的检测系统及方法。

第一方面，本申请提供了一种核心数量的检测系统，所述系统包括：

测试板，所述测试板上设有片上系统芯片，所述测试板用于控制所述片上系统芯片运行测试程序以进行多次循环计算，并在每次所述循环计算开始时生成启动计时信号，在每次所述循环计算结束时生成对应的结束计时信号；

现场可编程逻辑门阵列装置，与所述测试板连接，用于基于所述启动计时信号和对应的所述结束计时信号得到每次进行所述循环计算的计时结果，并根据所述循环计算的次数、各所述计时结果和核心数量判定条件对所述片上系统芯片的核心数量进行判定。

在其中一个实施例中，所述现场可编程逻辑门阵列装置包括：

处理模块，与所述测试板连接，用于基于每次接收到的所述启动计时信号和对应的所述结束计时信号之间的时间差得到每次进行所述循环计算的计时结果；

存储模块，与所述处理模块连接，用于接收并存储各所述计时结果；

所述处理模块还用于调用所述存储模块存储的各所述计时结果，并基于所述循环计算的次数、各所述计时结果和所述核心数量判定条件对所述片上系统芯片的核心数量进行判定。

在其中一个实施例中，所述处理模块还用于在所述计时结果满足所述核心数量判定条件时，根据所述循环计算的次数确定所述片上系统芯片的核心数量，并生成测试结束信号；所述测试板还用于在接收到所述测试结束信号时控制所述片上系统芯片停止运行所述测试程序。

在其中一个实施例中，若所述处理模块调用的所有所述计时结果均未满足所述核心数量判定条件，则所述测试板还用于控制所述片上系统芯片继续运行所述测试程序以进行下一次的循环计算，并将下一次所述测试程序的进程数量累加。

在其中一个实施例中，所述测试板还用于生成握手信号，并将所述握手信号传输至所述处理模块；

所述处理模块还用于在接收到所述握手信号时生成握手确认信号，并将所述握手确认信号传输至所述测试板；

所述测试板还用于在接收到所述握手确认信号时生成测试启动信号，并控制所述片上系统芯片开始运行测试程序以进行多次所述循环计算；所述处理模块还用于在接收到所述测试启动信号时开始监控所述测试板发送的所述启动计时信号和对应的所述结束计时信号。

在其中一个实施例中，所述测试板配置有第一测试输出接口、计时输出接口、第二测试输入接口，所述片上系统芯片分别与所述第一测试输出接口、所述计时输出接口和所述第二测试输入接口连接；所述现场可编程逻辑门阵列装置配置有第一测试输入接口、计时输入接口和第二测试输出接口，所述第一测试输入接口分别与所述第一测试输出接口和所述处理模块连接，所述计时输入接口分别与所述计时输出接口和所述处理模块连接，所述第二测试输出接口分别与所述第二测试输入接口和所述处理模块连接；

所述第一测试输出接口用于输出所述握手信号以及所述测试启动信号至所述第一测试输入接口；

所述计时输出接口用于输出所述启动计时信号和所述结束计时信号至所述计时输入接口；

所述第二测试输入接口用于接收所述第二测试输出接口输出的所述握手确认信号和所述测试结束信号。

在其中一个实施例中，所述现场可编程逻辑门阵列装置还包括：

时钟模块，与所述处理模块连接，用于生成时钟信号，所述处理模块还用于基于所述时钟信号确定所述启动计时信号和对应的所述结束计时信号之间的时间差，以得到所述计时结果。

在其中一个实施例中，所述现场可编程逻辑门阵列装置还包括：

交互模块，与所述处理模块连接，用于复位所述现场可编程逻辑门阵列装置；

显示模块，与所述处理模块连接，用于显示出所述核心数量的信息。

上述核心数量的检测系统中，通过在所述测试板上设有片上系统芯片，所述测试板用于控制所述片上系统芯片运行测试程序以进行多次循环计算，并在每次所述循环计算开始时生成启动计时信号，在每次所述循环计算结束时生成对应的结束计时信号；并通过现场可编程逻辑门阵列装置与所述测试板连接，现场可编程逻辑门阵列装置用于基于所述启动计时信号和对应的所述结束计时信号得到每次进行所述循环计算的计时结果，并根据所述循环计算的次数、各所述计时结果和核心数量判定条件对所述片上系统芯片的核心数量进行判定。由于上述核心数量的检测系统无需对片上系统芯片进行破坏性处理，经检测后的片上系统芯片仍能继续使用，从而能够实现无损检测。

第二方面，本申请还提供了一种核心数量的检测方法，所述方法包括：

获取片上系统芯片运行测试程序以进行多次循环计算时的启动计时信号和对应的结束计时信号；

基于所述启动计时信号和对应的所述结束计时信号得到每次进行所述循环计算的计时结果，并根据所述循环计算的次数、各所述计时结果和核心数量判定条件对所述片上系统芯片的核心数量进行判定。

在其中一个实施例中，所述基于所述启动计时信号和对应的所述结束计时信号得到每次进行所述循环计算的计时结果，并根据所述循环计算的次数、各所述计时结果和核心数量判定条件对所述片上系统芯片的核心数量进行判定，包括：

基于每次接收到的所述启动计时信号和对应的所述结束计时信号之间的时间差得到每次进行所述循环计算的计时结果，并存储各所述计时结果；

调用存储的各所述计时结果，并基于所述循环计算的次数、各所述计时结果和所述核心数量判定条件对所述片上系统芯片的核心数量进行判定。

在其中一个实施例中，所述基于每次接收到的所述启动计时信号和对应的所述结束计时信号之间的时间差得到每次进行所述循环计算的计时结果，包括：

获取时钟信号，并基于所述时钟信号确定所述启动计时信号和对应的所述结束计时信号之间的时间差，以得到所述计时结果。

在其中一个实施例中，所述方法还包括：

若所述计时结果满足所述核心数量判定条件，则根据所述循环计算的次数确定所述片上系统芯片的核心数量，同时生成测试结束信号以控制所述片上系统芯片停止运行所述测试程序；

若调用的所有所述计时结果均未满足所述核心数量判定条件，则测试板控制所述片上系统芯片继续运行所述测试程序以进行下一次的循环计算，并将下一次所述测试程序的进程数量累加。

在其中一个实施例中，获取片上系统芯片运行测试程序以进行多次循环计算时的启动计时信号和对应的结束计时信号之前，还包括：

获取握手信号，并在获取到所述握手信号时生成握手确认信号，所述握手确认信号用于控制所述片上系统芯片开始运行测试程序以进行多次所述循环计算；

获取测试启动信号，并在获取到所述测试启动信号时开始监控所述启动计时信号和对应的所述结束计时信号。

上述核心数量的检测方法中，通过获取片上系统芯片运行测试程序以进行多次循环计算时的启动计时信号和对应的结束计时信号，并基于所述启动计时信号和对应的所述结束计时信号得到每次进行所述循环计算的计时结果，并根据所述循环计算的次数、各所述计时结果和核心数量判定条件对所述片上系统芯片的核心数量进行判定。由于上述核心数量的检测方法无需对片上系统芯片进行破坏性处理，经检测后的片上系统芯片仍能继续使用，从而能够实现无损检测。

附图说明

图1为一个实施例中核心数量的检测系统的结构示意图；

图2为另一个实施例中核心数量的检测系统的结构示意图；

图3为一个实施例中片上系统芯片的测试流程示意图；

图4为一个实施例中现场可编程逻辑门阵列装置的测试流程示意图；

图5为又一个实施例中核心数量的检测系统的结构示意图；

图6为一个实施例中各个信号在各个信号通路间进行传输的时序关系示意图；

图7为又一个实施例中核心数量的检测系统的结构示意图；

图8为一个实施例中处理模块基于时钟信号得到循环计算的计时结果的逻辑示意图；

图9为一个实施例中核心数量的检测方法的流程示意图；

图10为另一个实施例中核心数量的检测方法的流程示意图；

图11为又一个实施例中核心数量的检测方法的流程示意图；

图12为又一个实施例中核心数量的检测方法的流程示意图。

附图标记说明：1-测试板，10-片上系统芯片，101-第一测试输出接口，102-第二测试输入接口，103-计时输出接口，2-现场可编程逻辑门阵列装置，20-处理模块，30-存储模块，40-时钟模块，50-交互模块，60-显示模块，201-第一测试输入接口，202-第二测试输出接口，203-计时输入接口。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

传统技术中，通常还通过审查片上系统芯片的物理版图的方法以及对片上系统芯片进行实物验证的方法确定片上系统芯片的核心数量，然而，上述两种方法也均属于破坏性检测，且均存在测试耗时长、成本高等缺陷。此外，传统技术中还可以利用操作系统向片上系统芯片发送读取命令的方式以直接获取片上系统芯片内预设的核心数量，然而，片上系统芯片内预设的核心数量完全由片上系统芯片的生产厂商设定，并可以被更改，从而难以保证获取的核心数量的公正性以及准确性。

请参阅图1，本申请提供了一种核心数量的检测系统，核心数量的检测系统包括测试板1和现场可编程逻辑门阵列（Field Programmable Gate Array，FPGA）装置2。

测试板1，测试板1上设有片上系统(System on Chip，SoC)芯片10，测试板1用于控制片上系统芯片10运行测试程序以进行多次循环计算，并在每次循环计算开始时生成启动计时信号，在每次循环计算结束时生成对应的结束计时信号。

其中，测试板1可以包括计算机主板、服务器主板、SoC芯片开发板等等开发、测试或应用的板卡，测试板1可以运行嵌入式、桌面或服务器等等操作系统，本实施例在此不做限制。

可选的，测试板1还可以包括电源、内存、硬盘以及输入输出端口等等常规的功能性模块，本实施例在此不做限制。进一步地，输入输出端口可以为通用输入输出（General-purpose input/output，GPIO）。

可选的，测试板1上还可以设有通讯接口，通讯接口与片上系统芯片10连接，用于将测试程序写入片上系统芯片10中。进一步地，还可以通过通讯接口配置片上系统芯片10上运行的测试程序的测试场景。

可选的，片上系统芯片10上运行的测试程序的测试场景可以包括圆周率（Pi）计算、超越函数计算、傅里叶变换计算等等，本实施例在此不做限制。

现场可编程逻辑门阵列装置2，与测试板1连接，用于基于启动计时信号和对应的结束计时信号得到每次进行循环计算的计时结果，并根据循环计算的次数、各计时结果和核心数量判定条件对片上系统芯片10的核心数量进行判定。

其中，每次进行循环计算的计时结果为每次循环计算所经历的时间，优选的，每次的循环计算的时间的数量级为毫秒级，例如7656ms、8945ms等等。

在一个示例中，设现场可编程逻辑门阵列装置2中第n次对某一片上系统芯片进行循环计算的计时结果为t_n，前n-1次计时结果的平均值为t_aver，t_aver=( t₁+t₂+…+t_n-1)/(n-1)，则核心数量判定条件为：若|t_n-t_aver|≥t_aver/（n-1），则此次循环计算的计算结果满足核心数量判定条件，此时现场可编程逻辑门阵列装置2判定此片上系统芯片的核心数量为n-1个；若|t_n-t_aver|<t_aver/（n-1），则此次循环计算的计算结果不满足核心数量判定条件，则此片上系统芯片将进行下一次的循环计算。

本实施例中的核心数量的检测系统，包括：测试板1，测试板1上设有片上系统芯片10，测试板1用于控制片上系统芯片10运行测试程序以进行多次循环计算，并在每次循环计算开始时生成启动计时信号，在每次循环计算结束时生成对应的结束计时信号；现场可编程逻辑门阵列装置2，与测试板1连接，用于基于启动计时信号和对应的结束计时信号得到每次进行循环计算的计时结果，并根据循环计算的次数、各计时结果和核心数量判定条件对片上系统芯片10的核心数量进行判定。由于本申请的核心数量的检测系统无需对片上系统芯片进行破坏性处理，经检测后的片上系统芯片仍能继续使用，从而能够实现无损检测。

另外，本申请的核心数量的检测系统还具有检测速度快、准确度高、使用灵活等优点，并且能够保证测试结果的客观性和公平性。

请参阅图2，在一个实施例中，现场可编程逻辑门阵列装置2包括处理模块20和存储模块30。

处理模块20，与测试板1连接，用于基于每次接收到的启动计时信号和对应的结束计时信号之间的时间差得到每次进行循环计算的计时结果。

可选的，处理模块20可以在接收到每次进行循环计算的启动计时信号时开始计时，在接收到对应的结束计时信号时停止计时，并通过计算启动计时信号和对应的结束计时信号之间的时间差得到每次进行循环计算的计时结果。

存储模块30，与处理模块20连接，用于接收并存储各计时结果。

其中，处理模块20在通过计算启动计时信号和对应的结束计时信号之间的时间差得到每次进行循环计算的计时结果后，可以将每一次循环计算的计时结果发送至存储模块30进行存储，以便处理模块20在后续进行核心数量判定时时调用存储模块30存储的所有的计时结果。

处理模块20还用于调用存储模块30存储的各计时结果，并基于循环计算的次数、各计时结果和核心数量判定条件对片上系统芯片10的核心数量进行判定。

在一个实施例中，处理模块20还用于在计时结果满足核心数量判定条件时，根据循环计算的次数确定片上系统芯片10的核心数量，并生成测试结束信号；测试板1还用于在接收到测试结束信号时控制片上系统芯片10停止运行测试程序。

在一个实施例中，若处理模块20调用的所有计时结果均未满足核心数量判定条件，则测试板1还用于控制片上系统芯片10继续运行测试程序以进行下一次的循环计算，并将下一次测试程序的进程数量累加。

其中，片上系统芯片10在运行测试程序进行循环计算时为多进程同时进行测试。可选的，测试程序的进程数量与循环计算的次数可以相同，例如，第n次的循环计算中片上系统芯片10的测试程序的进程数量为n。进一步地，若第n次的循环计算的计时结果不满足核心数量判定条件，则在第n+1次的循环计算中，片上系统芯片10的进程数量也增加为n+1。

示例性地，如表1所示，表1为某型号的片上系统芯片随机抽样出的3个样品在测试场景为圆周率计算时，经过5次循环计算后的计时结果。由表1中的计时结果结合上述核心数量判定条件可知，对于样品1，在n=4即第4次循环计算时，测试程序的进程数量为4，此时第4次循环计算的计时结果t_n=7470ms，t_aver=( t₁+t₂+t₃)/(4-1)=7486ms，此时由于|t_n-t_aver|=16ms，t_aver/（n-1）≈2495ms，则|t_n-t_aver|<t_aver/（n-1），从而第4次的循环计算的计时结果不满足核心数量判定条件，进入第5次循环计算，同时将测试程序的进程数量增加至5；在n=5即第5次循环计算时，测试程序的进程数量为5，此时第5次循环计算的计时结果t_n=9624ms，t_aver=( t₁+t₂+t₃+t₄)/(5-1)=7482ms，此时由于|t_n-t_aver|=2142ms，t_aver/（n-1）≈1871ms，则|t_n-t_aver|＞t_aver/（n-1），从而第5次的循环计算的计时结果满足核心数量判定条件，从而现场可编程逻辑门阵列装置2可判定样品1的核心数量为5-1=4个。同理可计算得出样品2及样品3的核心数量也为4个，因此，可判定此型号的片上系统芯片的核心数量为4个。

表1 某型号的3个片上系统芯片10的计时结果

在一个实施例中，测试板1还用于生成握手信号，并将握手信号传输至处理模块20。

处理模块20还用于在接收到握手信号时生成握手确认信号，并将握手确认信号传输至测试板1。

测试板1还用于在接收到握手确认信号时生成测试启动信号，并控制片上系统芯片10开始运行测试程序以进行多次循环计算；处理模块20还用于在接收到测试启动信号时开始监控测试板1发送的启动计时信号和对应的结束计时信号。

其中，通过握手信号及握手确认信号可以用于在测试开始前确认测试板1以及现场可编程逻辑门阵列装置2之间的通讯是否正常。可选的，若测试板1在发出握手信号后，在一段时间内一直未收到握手确认信号，则测试板1可以生成报警信号，以提示检测人员对现场可编程逻辑门阵列装置2进行检查；或者，若现场可编程逻辑门阵列装置2的处理模块20在测试开始后的一段时间内一直未收到测试板1发出的握手信号，则处理模块20也可以生成报警信号，以提示检测人员对测试板1进行检查。

可选的，在每一次的循环计算的过程中，可以预设测试程序的运算次数以调整每次进行循环计算的时长，例如，可以设测试程序的运算次数的取值为D，优选的，D=100，即每一次循环计算的过程中测试程序的运算次数为100次。

进一步地，测试程序的运算次数可以预设在测试程序中，也可以通过片上系统芯片10额外设置一个输入接口，通过此输入接口输入控制信号以改变测试程序的运算次数的取值。优选地，测试程序的运算次数在设置以后可以保持不变以降低测试误差，例如测试程序的运算次数的取值D可以保持为100不变。

如图3所示，为片上系统芯片10的测试流程图，从图3可以看出，在测试开始后，片上系统芯片10先发送握手信号，并在接收到握手确认信号后启动多进程测试开始进入循环计算，同时发出测试启动信号以使现场可编程逻辑门阵列装置2测试开始。此时可以设此次循环计算为第n次循环计算，则循环计算的进程数量也可以设为n，例如在第1次循环计算时循环计算的进程数量为1。然后，片上系统芯片10发送启动计时信号，并开始同时运行n个进程以进行循环计算，其中，在每一次循环计算的过程中，测试程序的运算次数为D，在达到D次运算后，此次的循环计算结束。在第n次的循环计算结束以后，片上系统芯片10发送结束计时信号，并将循环计算的次数设为第n+1的循环计算，其后若接收到测试结束信号，则片上系统芯片10停止进行循环计算，若没有收到测试结束信号，则片上系统芯片10继续进行第n+1次循环计算。

如图4所示，为现场可编程逻辑门阵列装置2的测试流程图，从图4可以看出，在测试开始后，现场可编程逻辑门阵列装置2设置此次循环计算为第n次循环计算，并开始检测握手信号，并在接收到握手信号以后发送握手确认信号以使片上系统芯片10开始进行循环计算，并在接收到片上系统芯片10发送的测试启动信号后确认片上系统芯片10已经开始进行循环计算，同时开始检测启动计时信号。然后，现场可编程逻辑门阵列装置2在接收到启动计时信号后开始进行第n次计时，并根据接收到的启动计时信号和结束计时信号之间的时间差得到第n次循环计算的计时结果，并根据循环计算的次数、n次循环计算的计时结果以及核心数量判定条件开始进行第n次的核心数量判定。其后，在第n次的计时结果满足核心数量判定条件时发送测试结束信号以使片上系统芯片10停止进行循环计算；在第n次的计时结果满足核心数量判定条件时，使片上系统芯片10继续进行第n+1次的循环计算。

请参阅图5，在一个实施例中，测试板1配置有第一测试输出接口101、计时输出接口103、第二测试输入接口102，片上系统芯片10分别与第一测试输出接口101、计时输出接口103和第二测试输入接口102连接；现场可编程逻辑门阵列装置2配置有第一测试输入接口201、计时输入接口203和第二测试输出接口202，第一测试输入接口201分别与第一测试输出接口101和处理模块20连接，计时输入接口203分别与计时输出接口103和处理模块20连接，第二测试输出接口202分别与第二测试输入接口102和处理模块20连接；

第一测试输出接口101用于输出握手信号以及测试启动信号至第一测试输入接口201；计时输出接口103用于输出启动计时信号和结束计时信号至计时输入接口203；第二测试输入接口102用于接收第二测试输出接口202输出的握手确认信号和测试结束信号。

可选的，如图5所示，第一测试输入接口201与第一测试输出接口101连接以构成第一任务控制通路；第二测试输入接口102与第二测试输出接口202连接以构成第二任务控制通路；计时输入接口203与计时输出接口103连接以构成计时监测通路。

进一步地，如图6所示，图6为上述的各种信号在上述三个信号通路之间进行传输的时序关系图，由图6可知，在测试开始后，片上系统芯片10产生握手信号并经第一任务控制通路传输至现场可编程逻辑门阵列装置2的处理模块20，其后处理模块20发送握手确认信号并经第二任务控制通路传输至片上系统芯片10。片上系统芯片10在接收到握手确认信号后生成测试启动信号并经第一任务通路传输至处理模块20以使处理模块20开始检测启动计时信号，同时片上系统芯片10开始进行循环计算并生成启动计时信号，启动计时信号经计时监测通路传输至处理模块20。片上系统芯片10还在此次循环计算结束后发送对应的结束计时信号，若处理模块20经计算后判定此次循环计算的计时结果不满足核心数量判定条件，则片上系统芯片10继续进行下一次的循环计算，同时片上系统芯片10继续生成下一次循环计算的启动计时信号以及对应的结束计时信号。在循环计算的计算结果满足核心数量判定条件后，处理模块20得到片上系统芯片10的核心数量，并生成测试结束信号经第二任务控制通路传输至片上系统芯片10，以使片上系统芯片10停止循环计算。

请参阅图7，在一个实施例中，现场可编程逻辑门阵列装置2还包括：

时钟模块40，与处理模块20连接，用于生成时钟信号，处理模块20还用于基于时钟信号确定启动计时信号和对应的结束计时信号之间的时间差，以得到计时结果。

如图8所示，为处理模块20在每一次循环计算时基于时钟信号进行计时以得到启动计时信号和对应的结束计时信号之间的时间差的逻辑图，由图8可以看出，在每次的循环计算当中，处理模块20在接收到启动计时信号后，开始计算时钟模块40发送的时钟信号的周期和数量，并在接收到对应的结束计时信号后根据计算出的时钟信号的周期和数量确定启动计时信号和对应的结束计时信号之间的时间差，以确定每次循环计算的计时结果。例如，若某次循环计算中，时钟信号的周期为T，数量为M个，则此次循环计算的启动计时信号和对应的结束计时信号之间的时间差t为T×M，即t=T×M，从而能确定此次循环计算的计时结果。

可选的，时钟模块40可以为差分晶振。进一步地，差分晶振输出的时钟信号的频率可以包括100MHz、125MHz、148.5MHz、156.25MHz、200MHz等等，本实施例在此不做限制。

请继续参阅图7，在一个实施例中，现场可编程逻辑门阵列装置2还包括：

交互模块50，与处理模块20连接，用于复位现场可编程逻辑门阵列装置2。

可选的，若片上系统芯片10本身存在缺陷而导致循环计算陷入死循环，或者现场可编程逻辑门阵列装置2出现问题而导致很长时间得不出检测结果，则测试人员还可以通过交互模块50发送指令以停止运行现场可编程逻辑门阵列装置2，以便于后续的检修工作。

显示模块60，与处理模块20连接，用于显示出所述核心数量的信息。

可选的，显示模块60还可以用于展示核心数量的检测系统的测试状态，例如，核心数量的检测系统的测试状态可以包括测试进行状态、测试异常状态以及测试完毕状态，其中测试进行状态可以表示核心数量的检测系统处于正常进行测试的过程中，测试异常状态可以表示核心数量的检测系统的测试过程出现异常无法得到检测结果，测试完毕状态可以表示核心数量的检测系统的测试过程正常结束。通过显示模块60展示出的测试状态，测试人员能够掌握完整的测试过程。

可选的，现场可编程逻辑门阵列装置2中还可以设有配置模块，配置模块与处理模块20连接，用于将进行核心数量判定的判定程序写入处理模块20中。进一步地，通过配置模块还可以改变判定程序的判定逻辑，或者写入新的判定程序等等，本实施例在此不做限制。

请参阅图9，本申请还提供了一种核心数量的检测方法，包括：

S901：获取片上系统芯片运行测试程序以进行多次循环计算时的启动计时信号和对应的结束计时信号；

S902：基于启动计时信号和对应的结束计时信号得到每次进行循环计算的计时结果，并根据循环计算的次数、各计时结果和核心数量判定条件对片上系统芯片的核心数量进行判定。

本实施例提供的核心数量的检测方法，其实现原理和技术效果与上述核心数量的检测系统的实施例类似，在此不再赘述。

需要说明的是，本实施例提供的核心数量的检测方法可以但不仅限于基于上述任一项实施例中的核心数量的检测系统而执行。

本实施例中的核心数量的检测方法，包括：获取片上系统芯片运行测试程序以进行多次循环计算时的启动计时信号和对应的结束计时信号；基于启动计时信号和对应的结束计时信号得到每次进行循环计算的计时结果，并根据循环计算的次数、各计时结果和核心数量判定条件对片上系统芯片的核心数量进行判定。由于本申请的核心数量的检测方法无需对片上系统芯片进行破坏性处理，经检测后的片上系统芯片仍能继续使用，从而能够实现无损检测。

请参阅图10，在一个实施例中，基于启动计时信号和对应的结束计时信号得到每次进行循环计算的计时结果，并根据循环计算的次数、各计时结果和核心数量判定条件对片上系统芯片的核心数量进行判定，包括：

S1001：基于每次接收到的启动计时信号和对应的结束计时信号之间的时间差得到每次进行循环计算的计时结果，并存储各计时结果；

S1002：调用存储的各计时结果，并基于循环计算的次数、各计时结果和核心数量判定条件对片上系统芯片的核心数量进行判定。

本实施例提供的核心数量的检测方法，其实现原理和技术效果与上述核心数量的检测系统的实施例类似，在此不再赘述。

在一个实施例中，基于每次接收到的启动计时信号和对应的结束计时信号之间的时间差得到每次进行循环计算的计时结果，包括：获取时钟信号，并基于时钟信号确定启动计时信号和对应的结束计时信号之间的时间差，以得到计时结果。

本实施例提供的核心数量的检测方法，其实现原理和技术效果与上述核心数量的检测系统的实施例类似，在此不再赘述。

请参阅图11，在一个实施例中，核心数量的检测方法还包括：

S1101：若计时结果满足核心数量判定条件，则根据循环计算的次数确定片上系统芯片的核心数量，同时生成测试结束信号以控制片上系统芯片停止运行测试程序；

S1102：若调用的所有计时结果均未满足核心数量判定条件，则测试板控制片上系统芯片继续运行测试程序以进行下一次的循环计算，并将下一次测试程序的进程数量累加。

本实施例提供的核心数量的检测方法，其实现原理和技术效果与上述核心数量的检测系统的实施例类似，在此不再赘述。

请参阅图12，在一个实施例中，获取片上系统芯片运行测试程序以进行多次循环计算时的启动计时信号和对应的结束计时信号之前，还包括：

S1201：获取握手信号，并在获取到握手信号时生成握手确认信号，握手确认信号用于控制片上系统芯片开始运行测试程序以进行多次循环计算；

S1202：获取测试启动信号，并在获取到测试启动信号时开始监控启动计时信号和对应的结束计时信号。

本实施例提供的核心数量的检测方法，其实现原理和技术效果与上述核心数量的检测系统的实施例类似，在此不再赘述。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (13)

1.一种核心数量的检测系统，其特征在于，所述系统包括：

测试板，所述测试板上设有片上系统芯片，所述测试板用于控制所述片上系统芯片运行测试程序以进行多次循环计算，并在每次所述循环计算开始时生成启动计时信号，在每次所述循环计算结束时生成对应的结束计时信号；

现场可编程逻辑门阵列装置，与所述测试板连接，用于基于所述启动计时信号和对应的所述结束计时信号得到每次进行所述循环计算的计时结果；并根据所述循环计算的次数、各所述计时结果和核心数量判定条件对所述片上系统芯片的核心数量进行判定；

设第n次进行所述循环计算的所述计时结果为t_n，并设前n-1次的所述计时结果的平均值为t_aver；若|t_n-t_aver|≥t_aver/（n-1），则所述现场可编程逻辑门阵列装置确定第n次所述循环计算的所述计时结果满足所述核心数量判定条件，此时所述现场可编程逻辑门阵列装置判定所述片上系统芯片的核心数量为n-1个；若|t_n-t_aver|<t_aver/（n-1），则所述现场可编程逻辑门阵列装置确定第n次所述循环计算的所述计时结果不满足所述核心数量判定条件，则所述片上系统芯片进行下一次的所述循环计算。

2.根据权利要求1所述的核心数量的检测系统，其特征在于，所述现场可编程逻辑门阵列装置包括：

处理模块，与所述测试板连接，用于基于每次接收到的所述启动计时信号和对应的所述结束计时信号之间的时间差得到每次进行所述循环计算的计时结果；

存储模块，与所述处理模块连接，用于接收并存储各所述计时结果；

所述处理模块还用于调用所述存储模块存储的各所述计时结果，并基于所述循环计算的次数、各所述计时结果和所述核心数量判定条件对所述片上系统芯片的核心数量进行判定。

3.根据权利要求2所述的核心数量的检测系统，其特征在于，所述处理模块还用于在所述计时结果满足所述核心数量判定条件时，根据所述循环计算的次数确定所述片上系统芯片的核心数量，并生成测试结束信号；所述测试板还用于在接收到所述测试结束信号时控制所述片上系统芯片停止运行所述测试程序。

4.根据权利要求3所述的核心数量的检测系统，其特征在于，若所述处理模块调用的所有所述计时结果均未满足所述核心数量判定条件，则所述测试板还用于控制所述片上系统芯片继续运行所述测试程序以进行下一次的循环计算，并将下一次所述测试程序的进程数量累加。

5.根据权利要求3所述的核心数量的检测系统，其特征在于，所述测试板还用于生成握手信号，并将所述握手信号传输至所述处理模块；

所述处理模块还用于在接收到所述握手信号时生成握手确认信号，并将所述握手确认信号传输至所述测试板；

所述测试板还用于在接收到所述握手确认信号时生成测试启动信号，并控制所述片上系统芯片开始运行测试程序以进行多次所述循环计算；所述处理模块还用于在接收到所述测试启动信号时开始监控所述测试板发送的所述启动计时信号和对应的所述结束计时信号。

6.根据权利要求5所述的核心数量的检测系统，其特征在于，所述测试板配置有第一测试输出接口、计时输出接口、第二测试输入接口，所述片上系统芯片分别与所述第一测试输出接口、所述计时输出接口和所述第二测试输入接口连接；所述现场可编程逻辑门阵列装置配置有第一测试输入接口、计时输入接口和第二测试输出接口，所述第一测试输入接口分别与所述第一测试输出接口和所述处理模块连接，所述计时输入接口分别与所述计时输出接口和所述处理模块连接，所述第二测试输出接口分别与所述第二测试输入接口和所述处理模块连接；

所述第一测试输出接口用于输出所述握手信号以及所述测试启动信号至所述第一测试输入接口；

所述计时输出接口用于输出所述启动计时信号和所述结束计时信号至所述计时输入接口；

所述第二测试输入接口用于接收所述第二测试输出接口输出的所述握手确认信号和所述测试结束信号。

7.根据权利要求2所述的核心数量的检测系统，其特征在于，所述现场可编程逻辑门阵列装置还包括：

时钟模块，与所述处理模块连接，用于生成时钟信号，所述处理模块还用于基于所述时钟信号确定所述启动计时信号和对应的所述结束计时信号之间的时间差，以得到所述计时结果。

8.根据权利要求2所述的核心数量的检测系统，其特征在于，所述现场可编程逻辑门阵列装置还包括：

交互模块，与所述处理模块连接，用于复位所述现场可编程逻辑门阵列装置；

显示模块，与所述处理模块连接，用于显示出所述核心数量的信息。

9.一种核心数量的检测方法，其特征在于，所述方法包括：

获取片上系统芯片运行测试程序以进行多次循环计算时的启动计时信号和对应的结束计时信号；

基于所述启动计时信号和对应的所述结束计时信号得到每次进行所述循环计算的计时结果，并根据所述循环计算的次数、各所述计时结果和核心数量判定条件对所述片上系统芯片的核心数量进行判定；

设第n次进行所述循环计算的所述计时结果为t_n，并设前n-1次的所述计时结果的平均值为t_aver；若|t_n-t_aver|≥t_aver/（n-1），则定第n次所述循环计算的所述计时结果满足所述核心数量判定条件，此时判定所述片上系统芯片的核心数量为n-1个；若|t_n-t_aver|<t_aver/（n-1），则确定第n次所述循环计算的所述计时结果不满足所述核心数量判定条件，则所述片上系统芯片进行下一次的所述循环计算。

10.根据权利要求9所述的核心数量的检测方法，其特征在于，所述基于所述启动计时信号和对应的所述结束计时信号得到每次进行所述循环计算的计时结果，并根据所述循环计算的次数、各所述计时结果和核心数量判定条件对所述片上系统芯片的核心数量进行判定，包括：

基于每次接收到的所述启动计时信号和对应的所述结束计时信号之间的时间差得到每次进行所述循环计算的计时结果，并存储各所述计时结果；

调用存储的各所述计时结果，并基于所述循环计算的次数、各所述计时结果和所述核心数量判定条件对所述片上系统芯片的核心数量进行判定。

11.根据权利要求10所述的核心数量的检测方法，其特征在于，所述基于每次接收到的所述启动计时信号和对应的所述结束计时信号之间的时间差得到每次进行所述循环计算的计时结果，包括：

获取时钟信号，并基于所述时钟信号确定所述启动计时信号和对应的所述结束计时信号之间的时间差，以得到所述计时结果。

12.根据权利要求10所述的核心数量的检测方法，其特征在于，所述方法还包括：

若所述计时结果满足所述核心数量判定条件，则根据所述循环计算的次数确定所述片上系统芯片的核心数量，同时生成测试结束信号以控制所述片上系统芯片停止运行所述测试程序；

若调用的所有所述计时结果均未满足所述核心数量判定条件，则测试板控制所述片上系统芯片继续运行所述测试程序以进行下一次的循环计算，并将下一次所述测试程序的进程数量累加。

13.根据权利要求9所述的核心数量的检测方法，其特征在于，获取片上系统芯片运行测试程序以进行多次循环计算时的启动计时信号和对应的结束计时信号之前，还包括：

获取握手信号，并在获取到所述握手信号时生成握手确认信号，所述握手确认信号用于控制所述片上系统芯片开始运行测试程序以进行多次所述循环计算；

获取测试启动信号，并在获取到所述测试启动信号时开始监控所述启动计时信号和对应的所述结束计时信号。

Images