CN112015604A - 一种基于Zynq FPGA的自动化可靠性评估系统及评估方法 - Google Patents

一种基于Zynq FPGA的自动化可靠性评估系统及评估方法 Download PDF

Info

Publication number
CN112015604A
CN112015604A CN202010709836.4A CN202010709836A CN112015604A CN 112015604 A CN112015604 A CN 112015604A CN 202010709836 A CN202010709836 A CN 202010709836A CN 112015604 A CN112015604 A CN 112015604A
Authority
CN
China
Prior art keywords
fault
controller
module
jtag
fault injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010709836.4A
Other languages
English (en)
Other versions
CN112015604B (zh
Inventor
王海滨
刘骏杨
黄镱
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Campus of Hohai University
Original Assignee
Changzhou Campus of Hohai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Campus of Hohai University filed Critical Changzhou Campus of Hohai University
Priority to CN202010709836.4A priority Critical patent/CN112015604B/zh
Publication of CN112015604A publication Critical patent/CN112015604A/zh
Application granted granted Critical
Publication of CN112015604B publication Critical patent/CN112015604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于Zynq FPGA的自动化可靠性评估系统及评估方法，包括测试系统、Zynq FPGA控制单元和PC端故障读取模块，测试系统包括基于JTAG接口的片上调试器，片上调试器通过JTAG接口与所述Zynq FPGA控制单元中的JTAG控制器相连，Zynq FPGA控制单元包括故障列表模块、标准结果模块、JTAG控制器、故障注入控制器和调试指令模块，PC端故障读取模块通过所述Zynq FPGA控制单元的PS端与故障注入控制器连接，用于读取并统计故障控制器存储的故障分类结果。本发明中测试系统与软件调试工具之间的通信不是必需的，则故障注入过程更快；且故障注入方法不需要修改测试系统，因此它具有非侵入性；而JTAG是最常见的片上调试接口之一，因此可应用于各种不同的处理器。

Description

一种基于Zynq FPGA的自动化可靠性评估系统及评估方法
技术领域
本发明涉及一种基于Zynq FPGA的自动化可靠性评估系统及评估方法，属于集成电路可靠性研究领域。
背景技术
对于在恶劣环境中工作且对安全性有较高要求的应用，保证其可靠性是十分重要的。随着超深亚微米工艺技术的出现，对于越来越多的应用，可靠性的保证也成了一个问题，因为即使在地球表面，这些应用也会受到辐射的影响。因此，在电路设计过程中就需要进行加固处理，包括针对SEU效应的保护措施，而可靠性评估是衡量所有加固技术有效性并找到电路敏感区域的关键因素。所谓敏感区，指的是在外太空的环境中，由空间辐射而引发单粒子翻转故障(SEU)，此故障将会对设计的正常运行产生错误，其发生单粒子翻转故障的区域为敏感区域。
故障注入是一种被广泛接受的用于测试电路可靠性的方案，而现有的故障注入技术也有较大的局限性。基于软件实现的故障注入技术需要修改处理器中执行的代码以支持故障注入和故障观察，且速度受到处理器工作频率的限制，具有代码的侵入性。基于物理实现的故障注入技术通常使用激光或其他高能粒子将电路暴露于粒子束以产生实际的故障，但这些方法需要昂贵的设备，且通常引起的故障较少，无法获得统计结论。所以寻求一种快速和经济有效且适用于多种不同处理器的故障注入方法成为了可靠性技术研究的重要一环。
发明内容
为了解决现有技术存在的问题，本发明提供一种基于Zynq FPGA的自动化可靠性评估系统及评估方法，不仅快速高效低成本，且具有非侵入性，因此不需要修改目标系统，同时还能适用于任何带有JTAG接口的复杂处理器。
本发明中主要采用的技术方案为：
一种基于Zynq FPGA的自动化可靠性评估系统，包括测试系统、Zynq FPGA控制单元和PC端故障读取模块，其中，
所述测试系统包括基于JTAG接口的片上调试器，所述片上调试器通过JTAG接口与所述Zynq FPGA控制单元中的JTAG控制器相连，用于在测试电路正常操作期间访问电路活动；
所述Zynq FPGA控制单元包括故障列表模块、标准结果模块、JTAG控制器、故障注入控制器和调试指令模块，所述JTAG控制器与所述JTAG接口连接，用于管理片上调试器中处理器的测试访问端口，所述故障列表模块和所述标准结果模块分别与所述故障注入控制器连接，所述故障列表模块分别与所述JTAG控制器和调试指令模块通信连接，所述故障注入控制器从故障列表模块中读取故障特征，根据实际状态激活相应的指令程序，建立命令执行顺序，向调试命令模块发出要执行的OCD命令，随后由调试命令模块通过JTAG控制器经JTAG接口传输至测试系统进行执行，所述测试系统实际运行时产生的目标应用结果通过JTAG接口发送至JTAG控制器，经JTAG控制器传输至故障注入控制器，由故障注入控制器将目标应用结果与标准结果进行对比，并对故障影响进行分类；
PC端故障读取模块通过所述Zynq FPGA控制单元的PS端与所述故障注入控制器连接，用于读取并统计故障控制器存储的故障分类结果。
优选地，所述故障列表模块内存储有故障特征，所述故障特征包括故障注入位置和故障注入位置时刻。
优选地，所述标准结果模块内存储有系统无故障时的标准结果。
优选地，所述调试命令模块内存储有执行片上调试器功能所必需的JTAG指令。
一种基于Zynq FPGA的自动化可靠性评估方法，具体步骤如下：
步骤一：配置Zynq FPGA控制单元；
步骤二：完成最终指令的断点设置，即在故障注入控制器建立命令执行顺序时由故障注入控制器插入断点；
步骤三：实施标准运行，即由Zynq FPGA控制单元通过JTAG接口控制让测试系统上的应用程序在无故障注入的情况下运行，并将最终结果通过JTAG接口由JTAG控制器直接存储到标准结果模块中；
步骤四：故障注入控制器读取故障列表模块中的故障特征，并设置断点激活故障注入指令，根据实际状态激活相应的指令程序，建立命令执行顺序，随后向调试命令模块发出要执行的OCD命令，调试命令模块将JTAG命令序列通过JTAG控制器经JTAG接口传输至测试系统；
步骤五：重置和运行测试系统中的应用程序；
步骤六：测试系统在接收到故障注入指令时，停止应用程序的运行，并根据得到的故障注入指令，向指定的位置注入故障，更改片上调试器中指定位置寄存器的值；
步骤七：继续执行直至达到最终指令，随后将运行结果通过JTAG接口发送至JTAG控制器上，由JTAG控制器发送至故障注入控制器进行测试结果读取；
步骤八：故障注入控制器将读取的测试结果与标准结果进行比较，以对故障进行分类；
步骤九：若有更多故障注入则返回步骤四；若完成故障注入，PC端故障读取模块通过Zynq FPGA控制单元的PS端读取故障控制器的故障分类结果并进行统计。
有益效果：本发明提供一种基于Zynq FPGA的自动化可靠性评估系统及评估方法，具有如下优点：
（1）测试系统与软件调试工具之间的通信不是必需的，所以故障注入过程更快；
（2）本发明所提故障注入方法不需要修改测试系统，所以它具有非侵入性；
（3）JTAG是最常见的片上调试接口之一，所以本发明所提故障注入方法可应用与各种不同的处理器。
附图说明
图1是本发明的系统整体结构框图；
图2是实施例1中基于ARM的1024点FFT系统框架图；
图3是实施例1中故障注入控制器的结构图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
一种基于Zynq FPGA的自动化可靠性评估系统，包括测试系统、Zynq FPGA控制单元和PC端故障读取模块，其中，
所述测试系统包括基于JTAG接口的片上调试器，所述片上调试器通过JTAG接口与所述Zynq FPGA控制单元中的JTAG控制器相连，用于在测试电路正常操作期间访问电路活动；
所述Zynq FPGA控制单元包括故障列表模块、标准结果模块、JTAG控制器、故障注入控制器和调试指令模块，所述JTAG控制器与所述JTAG接口连接，用于管理片上调试器中处理器的测试访问端口，所述故障列表模块和所述标准结果模块分别与所述故障注入控制器连接，所述故障列表模块分别与所述JTAG控制器和调试指令模块通信连接，所述故障注入控制器从故障列表模块中读取故障特征，根据实际状态激活相应的指令程序，建立命令执行顺序，向调试命令模块发出要执行的OCD命令，随后由调试命令模块通过JTAG控制器经JTAG接口传输至测试系统进行执行，所述测试系统实际运行时产生的目标应用结果通过JTAG接口发送至JTAG控制器，经JTAG控制器传输至故障注入控制器，由故障注入控制器将目标应用结果与标准结果进行对比，并对故障影响进行分类；
PC端故障读取模块通过所述Zynq FPGA控制单元的PS端与所述故障注入控制器连接，用于读取并统计故障控制器存储的故障分类结果。
优选地，所述故障列表模块内存储有故障特征，所述故障特征包括故障注入位置和故障注入位置时刻。
优选地，所述标准结果模块内存储有系统无故障时的标准结果。
优选地，所述调试命令模块内存储有执行片上调试器功能所必需的JTAG指令。
一种基于Zynq FPGA的自动化可靠性评估方法，具体步骤如下：
步骤一：配置Zynq FPGA控制单元；
步骤二：完成最终指令的断点设置，即在故障注入控制器建立命令执行顺序时由故障注入控制器插入断点；
步骤三：实施标准运行，即由Zynq FPGA控制单元通过JTAG接口控制让测试系统上的应用程序在无故障注入的情况下运行，并将最终结果通过JTAG接口由JTAG控制器直接存储到标准结果模块中；
步骤四：故障注入控制器读取故障列表模块中的故障特征，并设置断点激活故障注入指令，根据实际状态激活相应的指令程序，建立命令执行顺序，随后向调试命令模块发出要执行的OCD命令，调试命令模块将JTAG命令序列通过JTAG控制器经JTAG接口传输至测试系统；
步骤五：重置和运行测试系统中的应用程序；
步骤六：测试系统在接收到故障注入指令时，停止应用程序的运行，并根据得到的故障注入指令，向指定的位置注入故障，更改片上调试器中指定位置寄存器的值；
步骤七：继续执行直至达到最终指令，随后将运行结果通过JTAG接口发送至JTAG控制器上，由JTAG控制器发送至故障注入控制器进行测试结果读取；
步骤八：故障注入控制器将读取的测试结果与标准结果进行比较，以对故障进行分类；
步骤九：若有更多故障注入则返回步骤四；若完成故障注入，PC端故障读取模块通过Zynq FPGA控制单元的PS端读取故障控制器的故障分类结果并进行统计。
实施例1
以实现于STM32F407ZGT6处理器上的1024点FFT为例，如图2所示，设计出一种基于ZynqFPGA的自动化可靠性评估系统并对该系统进行了测试，进行1024点FFT的可靠性评估的系统框架如图1所示，包括测试系统、FPGA控制单元和PC端故障读取模块。所述测试系统包括基于JTAG接口的片上调试器，其中，所述JTAG接口用于和控制单元JTAG控制器相连；所述基于JTAG接口的片上调试器包括四个部分：数据寄存器，指令寄存器，接口端口和控制模块。每个数据寄存器都与电路的某些部分关联，这些数据寄存器从相关的电路部件中读出信息或提供输入数据，加载到指令寄存器中的测试命令指出要执行的动作并选择要使用的数据寄存器。数据和指令通过名为测试访问端口(TAP)的接口串行传输。它由四个专用连接组成，包括：串行数据输入(TDI)，串行数据输出(TDO)，时钟(TCK)和模式选择器(TMS)。TAP控制器响应TCK，TMS和TDI值来管理测试寄存器的操作顺序。在具有基于JTAG的OCD的处理器中，使用特定的测试数据寄存器和测试指令可实现对资源的访问。所述Zynq FPGA控制单元包括故障列表模块、标准结果模块、JTAG控制器、故障注入控制器和调试指令模块，其中，所述故障列表模块用于存储故障要注入的位置和时刻，在故障注入瞬间通过断点固定，在断点到达时停止相应的指令提取操作；所述标准结果模块用于存储系统无故障时的结果；所述JTAG控制器用于管理测试系统的处理器的测试访问端口(TAP)；所述故障注入控制器用于控制故障注入的活动，它从故障列表中读取故障特征，根据实际状态激活相应的指令程序，建立命令执行顺序，将目标应用结果与标准结果进行对比，并对故障影响进行分类；所述调试命令模块用于存储执行所需OCD功能所必需的JTAG指令，根据要执行的操作，所需的JTAG命令集会有所不同，调试命令模块的体系结构如图3所示。所述PC端故障读取软件，通过Zynq FPGA的PS端读取存储于FPGA板载RAM中的故障分类结果。
本实施例的具体分析方法如下：
步骤1：完成对Zynq FPGA控制单元的配置；
步骤2：完成JTAG OCD的最终指令的断点设置；
步骤3：标准运行，即让1024点FFT在无故障注入状态下执行，并将最终结果存储于FPGA控制单元的标准结果模块中；
步骤4：故障注入控制器根据实际状态激活相应的指令程序，建立命令执行顺序，读取故障列表并设置断点激活故障注入指令；
步骤5：重置和运行1024点FFT；
步骤6测试系统在故障注入瞬间停止，读取故障位置，更改其值并写回；
步骤7：继续执行直至达到最终指令，若序列丢失且未达到最终指令时，故障影响被认定未超时，则执行步骤9；
步骤8：读取此时1024点FFT的结果并将其与标准结果进行比较，以对故障进行分类；
步骤9：若故障注入数未到达指定数量，返回步骤4；若完成故障注入，在评估结束时与PC端建立通信，PC端故障读取模块通过Zynq FPGA的PS端对存储在FPGA板载RAM中的故障分类进行读取并统计。
本发明的工作原理如下：以未进行故障注入的应用程序的运行结果作为标准结果，根据需求对应用程序进行故障注入，故障注入控制器选择相应的指令程序，对应用程序进行故障注入，并将故障注入位置与时刻写入故障列表，同时将故障注入时的运行结果与标准结果进行对比，并对结果进行分类。在故障注入活动完成后，与PC端故障读取模块建立通信，将存储在FPGA板载RAM中的故障上传至PC端的故障读取模块并进行统计。
本发明中PC端故障读取模块中设有PC端故障读取软件，用于读取并统计故障控制器存储的故障分类结果，属于常规软件，故而未加详述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1. 一种基于Zynq FPGA的自动化可靠性评估系统，其特征在于，包括测试系统、ZynqFPGA控制单元和PC端故障读取模块，其中，
所述测试系统包括基于JTAG接口的片上调试器，所述片上调试器通过JTAG接口与所述Zynq FPGA控制单元中的JTAG控制器相连，用于在测试电路正常操作期间访问电路活动；
所述Zynq FPGA控制单元包括故障列表模块、标准结果模块、JTAG控制器、故障注入控制器和调试指令模块，所述JTAG控制器与所述JTAG接口连接，用于管理片上调试器中处理器的测试访问端口，所述故障列表模块和所述标准结果模块分别与所述故障注入控制器连接，所述故障列表模块分别与所述JTAG控制器和调试指令模块通信连接，所述故障注入控制器从故障列表模块中读取故障特征，根据实际状态激活相应的指令程序，建立命令执行顺序，向调试命令模块发出要执行的OCD命令，随后由调试命令模块通过JTAG控制器经JTAG接口传输至测试系统进行执行，所述测试系统实际运行时产生的目标应用结果通过JTAG接口发送至JTAG控制器，经JTAG控制器传输至故障注入控制器，由故障注入控制器将目标应用结果与标准结果进行对比，并对故障影响进行分类；
PC端故障读取模块通过所述Zynq FPGA控制单元的PS端与所述故障注入控制器连接，用于读取并统计故障控制器存储的故障分类结果。
2. 根据权利要求1所述的一种基于Zynq FPGA的自动化可靠性评估系统，其特征在于，所述故障列表模块内存储有故障特征，所述故障特征包括故障注入位置和故障注入位置时刻。
3. 根据权利要求1所述的一种基于Zynq FPGA的自动化可靠性评估系统，其特征在于，所述标准结果模块内存储有系统无故障时的标准结果。
4. 根据权利要求1所述的一种基于Zynq FPGA的自动化可靠性评估系统，其特征在于，所述调试命令模块内存储有执行片上调试器功能所必需的JTAG指令。
5. 一种基于Zynq FPGA的自动化可靠性评估方法，其特征在于，采用权利要求1-4所述的基于Zynq FPGA的自动化可靠性评估系统进行可靠性评估，具体步骤如下：
步骤一：配置Zynq FPGA控制单元；
步骤二：完成最终指令的断点设置，即在故障注入控制器建立命令执行顺序时由故障注入控制器插入断点；
步骤三：实施标准运行，即由Zynq FPGA控制单元通过JTAG接口控制让测试系统上的应用程序在无故障注入的情况下运行，并将最终结果通过JTAG接口由JTAG控制器直接存储到标准结果模块中；
步骤四：故障注入控制器读取故障列表模块中的故障特征，并设置断点激活故障注入指令，根据实际状态激活相应的指令程序，建立命令执行顺序，随后向调试命令模块发出要执行的OCD命令，调试命令模块将JTAG命令序列通过JTAG控制器经JTAG接口传输至测试系统；
步骤五：重置和运行测试系统中的应用程序；
步骤六：测试系统在接收到故障注入指令时，停止应用程序的运行，并根据得到的故障注入指令，向指定的位置注入故障，更改片上调试器中指定位置寄存器的值；
步骤七：继续执行直至达到最终指令，随后将运行结果通过JTAG接口发送至JTAG控制器上，由JTAG控制器发送至故障注入控制器进行测试结果读取；
步骤八：故障注入控制器将读取的测试结果与标准结果进行比较，以对故障进行分类；
步骤九：若有更多故障注入则返回步骤四；若完成故障注入，PC端故障读取模块通过Zynq FPGA控制单元的PS端读取故障控制器的故障分类结果并进行统计。
CN202010709836.4A 2020-07-22 2020-07-22 一种基于Zynq FPGA的自动化可靠性评估系统及评估方法 Active CN112015604B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010709836.4A CN112015604B (zh) 2020-07-22 2020-07-22 一种基于Zynq FPGA的自动化可靠性评估系统及评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010709836.4A CN112015604B (zh) 2020-07-22 2020-07-22 一种基于Zynq FPGA的自动化可靠性评估系统及评估方法

Publications (2)

Publication Number Publication Date
CN112015604A true CN112015604A (zh) 2020-12-01
CN112015604B CN112015604B (zh) 2023-06-20

Family

ID=73498858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010709836.4A Active CN112015604B (zh) 2020-07-22 2020-07-22 一种基于Zynq FPGA的自动化可靠性评估系统及评估方法

Country Status (1)

Country Link
CN (1) CN112015604B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988431A (zh) * 2021-03-18 2021-06-18 中国人民解放军国防科技大学 Sram型fpga不同异常的可靠性评估方法及系统
CN113160875A (zh) * 2021-03-25 2021-07-23 南京英锐创电子科技有限公司 芯片测试系统和测试方法
CN114089161A (zh) * 2021-11-19 2022-02-25 浙江大学 一种基于Zynq芯片的自动化故障注入系统及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100287535A1 (en) * 2009-05-08 2010-11-11 Electronics And Telecommunications Research Institute System and method for testing software reliability using fault injection
CN102135920A (zh) * 2011-01-17 2011-07-27 中国航天科技集团公司第九研究院第七七一研究所 嵌入式星载计算机故障注入系统及其注入方法
US20140181605A1 (en) * 2012-03-25 2014-06-26 Hanmanth R. Lingannagari Asynchronous programmable jtag-based interface to debug any system-on-chip states, power modes, resets, clocks, and complex digital logic
CN104657247A (zh) * 2015-02-10 2015-05-27 上海创景计算机系统有限公司 基于jtag调试方式实现通用型故障注入系统和故障注入方法
CN110442488A (zh) * 2019-07-02 2019-11-12 中国航空工业集团公司雷华电子技术研究所 一种基于Zynq平台通过以太网远程调试FPGA的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100287535A1 (en) * 2009-05-08 2010-11-11 Electronics And Telecommunications Research Institute System and method for testing software reliability using fault injection
CN102135920A (zh) * 2011-01-17 2011-07-27 中国航天科技集团公司第九研究院第七七一研究所 嵌入式星载计算机故障注入系统及其注入方法
US20140181605A1 (en) * 2012-03-25 2014-06-26 Hanmanth R. Lingannagari Asynchronous programmable jtag-based interface to debug any system-on-chip states, power modes, resets, clocks, and complex digital logic
CN104657247A (zh) * 2015-02-10 2015-05-27 上海创景计算机系统有限公司 基于jtag调试方式实现通用型故障注入系统和故障注入方法
CN110442488A (zh) * 2019-07-02 2019-11-12 中国航空工业集团公司雷华电子技术研究所 一种基于Zynq平台通过以太网远程调试FPGA的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张峰: "FPGA结构设计方法及EDA工具", 《微电子学与计算机》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988431A (zh) * 2021-03-18 2021-06-18 中国人民解放军国防科技大学 Sram型fpga不同异常的可靠性评估方法及系统
CN112988431B (zh) * 2021-03-18 2022-07-08 中国人民解放军国防科技大学 Sram型fpga不同异常的可靠性评估方法及系统
CN113160875A (zh) * 2021-03-25 2021-07-23 南京英锐创电子科技有限公司 芯片测试系统和测试方法
CN114089161A (zh) * 2021-11-19 2022-02-25 浙江大学 一种基于Zynq芯片的自动化故障注入系统及方法

Also Published As

Publication number Publication date
CN112015604B (zh) 2023-06-20

Similar Documents

Publication Publication Date Title
CN112015604A (zh) 一种基于Zynq FPGA的自动化可靠性评估系统及评估方法
US9128150B2 (en) On-chip detection of types of operations tested by an LBIST
Bernardi et al. On-line functionally untestable fault identification in embedded processor cores
CN109213680B (zh) 基于嵌入式软件仿真器的自动化测试方法
US7577876B2 (en) Debug system for data tracking
US9405315B2 (en) Delayed execution of program code on multiple processors
CN103675641B (zh) 芯片故障定位方法、装置及系统
US6424926B1 (en) Bus signature analyzer and behavioral functional test method
CN104569794A (zh) 一种基于边界扫描结构的fpga在线测试仪及测试方法
US6707313B1 (en) Systems and methods for testing integrated circuits
CN115562930A (zh) 用于测试多核芯片的方法及装置、电子设备、存储介质
CN100492315C (zh) 嵌入式信号处理器模拟器
US6647511B1 (en) Reconfigurable datapath for processor debug functions
Portela-Garcia et al. A rapid fault injection approach for measuring seu sensitivity in complex processors
Petersén et al. Fault injection and fault handling: an MPSoC demonstrator using IEEE P1687
CN101782626A (zh) 一种jtag端口控制器
CN116087752A (zh) 一种芯片测试方法、系统、装置及介质
CN112527710B (zh) 一种jtag数据捕获分析系统
Hummel Exploring effects of electromagnetic fault injection on a 32-bit high speed embedded device microprocessor
CN115964237A (zh) 一种针对中央处理器cpu的功能及性能测试方法及装置
Marchese et al. Formal fault propagation analysis that scales to modern automotive SoCs
US9946624B1 (en) Systems and methods to capture data signals from a dynamic circuit
Fidalgo et al. Using NEXUS compliant debuggers for real time fault injection on microprocessors
US20130238948A1 (en) Semiconductor integrated circuit
US9304165B2 (en) Method for controlling a state machine

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant