CN115065363A - 一种前台自校准方法、装置、电子设备及储存介质 - Google Patents

Abstract

本发明涉及信息处理领域，公开了一种前台自校准方法、装置、电子设备及储存介质。本发明中，在SARADC上电之后，首先进行模块的复位。SARADC将配合数字校准模块，按照该技术方案的算法进行电容阵列的逐个校准。每一位电容都可以按照上述的算法进行N次的重复计算校准，然后通过取平均值得到相应的校准后的电容值。在单板的每一位电容都完成校准之后，数字校准模块进行每一位权重的重构，得到SAR ADC每一位的新权重。在所有权重重构完成后，将SAR ADC切换为正常工作模式。本发明具有自校准方案结构简单的特点的优点，并且通过实时校准和重复复位提高了校准的效果，同时避免了使用单独的校准DAC的使用，节约了面积和复杂度。

Description

一种前台自校准方法、装置、电子设备及储存介质

技术领域

本发明涉及信息处理领域，特别涉及应用于SARADC的数字自校准技术。

背景技术

模数转换器（Analog-to-Digital Converter，简称“ADC”）的功能是将模拟量转换成数字信号，在自然和数字之间发挥着十分重要且不可替代的作用。ADC在通信、航空航天、电子设备和医疗等领域有着广泛的应用，其ADC的性能对于一个数字系统来说十分的关键。且随着数字电子技术的不断进步，市场对于ADC的需求量和指标要求不断增加。逐次逼近式模数转换器（Successive Approximation Register Analog-to-Digital Converter，简称“SARADC”）由于其低功耗、较小的面积以及更加适应工艺发展的特点，成为了研究的热点。

发明人发现现有技术中至少存在如下问题：由于SARADC的电容阵列普遍存在寄生效应以及由于制造工艺产生的电容失配问题，影响力SARADC的工作精度，限制了高精度SARADC的设计。现有的消除电容失配的方法如：版图匹配技术、增加电容尺寸、模拟校准技术等技术均存在电路面积和功耗大幅度提高的问题。数字校准技术凭借其更高的精度和速度成为了SARADC校准的主流方式。SARADC通过二进制加权电容阵列的数字权重加减得到数字量输出信号，数字校准技术分为前台自校准技术和后台校准技术，相较于后台校准，前台校准具有结构简单且易于实现的优点，但是在一些前台校准的方案中，需要设计额外的校准数模转换器（又称D/A转换器，简称DAC）阵列，不仅能源的消耗较大，而且计算机程序的复杂度较高。

发明内容

本发明实施方式的目的在于提供一种前台自校准方法、装置、电子设备及储存介质，避免了单独的校准DAC的使用，节约了能源的消耗，降低了计算机程序的复杂度。

为解决上述技术问题，本发明的实施方式提供了一种前台自校准方法，包括：当检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将所述部分待校准电容的电容值分别作为对应的所述理想化电容的校准值；根据所述理想化电容的校准值，对所述SARADC中电容阵列上的其他所述待校准电容依次进行电容校准；其中，在每次校准后，将校准后的电容标记为校准后电容，并根据所述理想化电容的校准值和所述校准后电容的校准值对下一个所述待校准电容进行校准，直至所述电容阵列上除所述理想化电容以外的所有待校准电容均标记为所述校准后电容。

本发明的实施方式还提供了一种前台自校准装置，包括：数字校准模块，用于在检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将所述部分待校准电容的电容值分别作为对应的所述理想化电容的校准值；根据所述理想化电容的校准值，对所述SARADC中电容阵列上的其他所述待校准电容依次进行电容校准；其中，在每次校准后，将校准后的电容标记为校准后电容，并根据所述理想化电容和所述校准后电容的校准值对下一个所述待校准电容进行校准，直至所述电容阵列上除所述理想化电容以外的所有待校准电容均标记为所述校准后电容；控制模块，用于检测开始校准的信号。

本发明的实施方式还提供了一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的前台自校准方法。

本发明的实施方式还提供了一种计算机可读存储介质，包括：所述计算机程序被处理器执行时实现上述的前台自校准方法。

本发明实施方式相对于相关技术而言，当检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将所述部分待校准电容的电容值分别作为对应的所述理想化电容的校准值；根据所述理想化电容的校准值，对所述SARADC中电容阵列上的其他所述待校准电容依次进行电容校准；其中，在每次校准后，将校准后的电容标记为校准后电容，并根据所述理想化电容的校准值和所述校准后电容的校准值对下一个所述待校准电容进行校准，直至所述电容阵列上除所述理想化电容以外的所有待校准电容均标记为所述校准后电容。上述前台自校准方法，并没有使用相关技术中的校准DAC，在结构简单容易实现的基础上，采用SARADC中自带的电容阵列和各项参数对电容阵列进行校准，高效的执行了对SARADC的电容校准，避免了单独的校准DAC的使用，节约了能源的消耗，降低了计算机程序的复杂度。

另外，每次校准，包括：S1：清零与复位：将所述SARADC中电容阵列上所有电容和极板上的电荷清空，将所有电位按照预设规则复位；S2：电位切换：对所述待校准电容进行电位切换；S3：获取参数：获取所述电容阵列的当前的各项参数值；S4：计算电容值：根据所述电容阵列的当前的各项参数值和所述理想化电容的校准值和所述校准后电容的校准值，确定所述待校准电容的电容值；S5：重复N次上述步骤S1至S4，得到N个所述待校准电容的电容值，并将N个所述待校准电容的电容值的平均值，作为所述待校准电容的校准值。该过程通过重复的复位以及切换，可以多次计算电容值，因为offset的值是动态变化的，通过这种算法进行多次计算便可以一定程度上削弱offset对电路的影响。经过仿真测试知，进行两次切换复位的计算便可以削弱大多数的offset，提高了校准的效果。

另外，所述每次校准，还包括：在S4之前，获取所述SARADC中与所述电容阵列相连的比较器的输出结果，并根据当前所述待校准电容和所述比较器的输出结果选取所述理想化电容和校准后电容；所述S4包括：根据所述电容阵列的当前的各项参数值和选取的所述理想化电容的校准值和选取的所述校准后电容的校准值，确定所述待校准电容的电容值。通过上述方式选取理想化电容和校准后电容进行计算，可以简洁且精准的计算出待校准电容的校准值。

另外，所述根据当前所述待校准电容和所述比较器的输出结果选取所述理想化电容和校准后电容，包括：根据所述电容阵列的比特数将所述电容阵列分为n个电容组合，每个所述电容组合均由第一电容和第二电容组成；所述第一电容与所述第二电容相邻；根据所述当前所述待校准电容，选取k个所述电容组合；根据预设的比较器的输出结果与选取电容的对应关系，以及所述比较器的当前输出结果，从所述k个电容组合分别选取一个第一电容或第二电容。通过比较器的输出结果对理想化电容和校准后电容进行选取，即对需要进行计算的参数进行逻辑化的选择，可以使得计算出的待校准电容的校准值更加精确。

另外，所述各项参数值包括：寄生电容C_p、极板上电容总和C_total、失调电压offset和参考电压V_ref。

另外，所述初始化操作，包括：确定所述SARADC中与所述电容阵列相连的比较器；将所述电容阵列上的最接近所述比较器的m对所述待校准电容标记为理想化电容，获取所述m对所述待校准电容当前的电容值并将所述电容值分别设置为对应的所述理想化电容的校准值；其中，m至少为2。通过上述方式对理想化电容进行选取，可以更加精确的对理想化电容做选择，可以使得计算出的待校准电容的校准值更加精确。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本发明一实施方式的前台自校准方法流程图；

图2是本发明实施方式中一次电容校准的方法流程图；

图3是一种单板的4bit split cap ADC的电容阵列的结构示意图；

图4是提供的前台自校准装置的结构示意图；

图5是提供的电子设备的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

本发明的一实施方式涉及一种前台自校准方法。在本实施方式中，当检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将所述部分待校准电容的电容值分别作为对应的所述理想化电容的校准值；根据所述理想化电容的校准值，对所述SARADC中电容阵列上的其他所述待校准电容依次进行电容校准；其中，在每次校准后，将校准后的电容标记为校准后电容，并根据所述理想化电容的校准值和所述校准后电容的校准值对下一个所述待校准电容进行校准，直至所述电容阵列上除所述理想化电容以外的所有待校准电容均标记为所述校准后电容。本发明实施方式的目的在于提供一种前台自校准方法、装置、电子设备及储存介质，避免了单独的校准DAC的使用，实现实时的校准。下面对本实施方式的前台自校准方法的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。

该方法应用于前台自校准装置，该前台自校准装置与SARADC相连接，该方法的具体流程如图1所示。

在步骤101中，前台自校准装置检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将所述部分待校准电容的电容值分别作为对应的所述理想化电容的校准值；

在一个例子中，先确定所述SARADC中与所述电容阵列相连的比较器；将所述电容阵列上的最接近所述比较器的m对所述待校准电容标记为理想化电容，获取所述m对所述待校准电容当前的电容值并将所述电容值分别设置为对应的所述理想化电容的校准值；其中，m至少为2。通过上述方式对理想化电容进行选取，可以更加精确的对初始的理想化电容做选择，可以使得计算出的待校准电容的校准值更加精确。

在步骤102中，根据理想化电容的校准值对待校准的电容进行校准，得到待校准电容的校准值；将校准后的电容标记为校准后电容。

在一个例子中，每次校准的方法流程如图2所示。

在步骤201中：清零与复位：将所述SARADC中电容阵列上所有电容和极板上的电荷清空，将所有电位按照预设规则复位；

由于本方法可实现不同bit的ADC及差分输入的ADC的电容校准，此处以一个单板的4bit split cap ADC的电容阵列为例，如图3所示，此处复位规则为左1右0；此时电容阵列上的初始电压V_initial为0，即V_initial=0；

在步骤202中：电位切换：对所述待校准电容进行电位切换；

以一个单板的4bit split cap ADC的电容阵列为例，如图3所示，此时将开关S断开，将待校准的电容进行电位的切换（如果复位为1则1切0，如果复位为0则0切1）；

在步骤203中：获取参数：获取所述电容阵列的当前的各项参数值：

在一个例子中，所述各项参数值包括：寄生电容C_p、极板上电容总和C_total、失调电压offset和参考电压V_ref。

在步骤204中：计算电容值：根据所述电容阵列的当前的各项参数值和所述理想化电容的校准值和所述校准后电容的校准值，确定所述待校准电容的电容值；

在一个例子中，在步骤204之前，获取所述SARADC中与所述电容阵列相连的比较器的输出结果，并根据当前所述待校准电容和所述比较器的输出结果选取所述理想化电容和所述校准后电容；步骤204包括：根据所述电容阵列的当前的各项参数值和选取的所述理想化电容的校准值和选取的所述校准后电容的校准值，确定所述待校准电容的电容值。通过上述方式选取理想化电容进行计算，可以简洁且精准的计算出待校准电容的校准值。

在一个例子中，根据所述电容阵列的比特数将所述电容阵列分为n个电容组合，每个所述电容组合均由第一电容和第二电容组成；所述第一电容与所述第二电容相邻；根据所述当前所述待校准电容，选取k个所述电容组合；根据所述比较器的输出结果，从所述k个电容组合分别选取一个第一电容或第二电容。通过比较器的输出结果对理想化电容和校准后电容进行选取，即对需要进行计算的参数进行逻辑化的选择，可以使得计算出的待校准电容的校准值更加精确。

以一个单板的4bit split cap ADC的电容阵列为例（图3），假设此时计算的待校准电容为图3所示4bit ADC中的C2R电容，图中C3L、C3R、C4L、C4R此时均被标记为理想化电容，以下公式中出现的变量包括：极板上的电压V、寄生电容C_p、极板上电容总和C_total、失调电压offset和参考电压V_ref。

则对于C2R（0切1）可以得到，

V=V_initial+C2R/(C_total+C_p)+offset

假设此时比较器的输出结果为10，则选取-C3L、+C4R带入公式进行计算可以得到

V=V_initial+C2R/(C_total+C_p)* V_ref+ (-C3L+C4R)/(C_total+C_p) * V_ref +offset

同理，若比较器输出结果为01，则选取+C3R、-C4L；若比较器输出结果为11，则选取-C3L、-C4L；若比较器输出结果为00，则选取+C3R、+C4R；

进一步的，选取了-C3L、+C4R后，因为V=0，所以可以计算得到C2R的值。

C2R=C3L-C4R-offset*(C_total+C_p)/ V_ref

在步骤205中：重复N次上述步骤201至204，均计算同一个待校准电容得到所述待校准电容的电容值；

在步骤206中：将N个所述待校准电容的电容值的平均值，作为所述待校准电容的校准值。

为了将每次校准的方法介绍清楚，此处以一个单板的4bit split cap ADC的电容阵列为例（图3），此时C3L、C3R、C4L、C4R此时均被标记为理想化电容，C2R被标记为校准后电容，对C2L电容进行校准，步骤201-步骤203大致相同，在此不做重复表述；

步骤204：计算电容值：此时电容C2R已完成电容校准，被标记为校准后电容，

对于C2L（1切0）可以得到，

V=V_initial+(-C2L)/(C_total+C_p)+offset

假设此时比较器的输出为01，则根据比较器的输出结果，选取-C2R、C3R、-C4L带入公式进行计算，则可以得到

V=V_initial+(-C2R)/(C_total+C_p)* V_ref+ (C3R+C4L)/(C_total+C_p) * V_ref +offset

进一步地，因为V=0，所以可以计算得到C2L的值:

C2L=C3R-C4L+offset*(C_total+C_p)/ V_ref

步骤205-206大致相同，在此不做重复表述；

该过程通过重复的复位以及切换，可以多次计算电容值，因为offset的值是动态变化的，通过这种算法进行多次计算便可以一定程度上削弱offset对电路的影响。经过仿真测试知，进行两次切换复位的计算便可以削弱90%的offset，提高了校准的效果。

在步骤103中，判断所有电容是否全部完成校准，即判断除所述理想化电容以外的所有电容是否全部标记为校准后电容。若否，则跳转至步骤102。

此处以一个单板的4bit split cap ADC的电容阵列为例（图3），此时C3L、C3R、C4L、C4R此时均被标记为理想化电容，判断除所述理想化电容以外的电容C2R、C2L、C1R、C1L是否全部标记为校准后电容，若否，则跳转至步骤102。

本申请实施例中的前台自校准方法，当检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将所述部分待校准电容的电容值分别作为对应的所述理想化电容的校准值；根据所述理想化电容的校准值，对所述SARADC中电容阵列上的其他所述待校准电容依次进行电容校准；其中，在每次校准后，将校准后的电容标记为校准后电容，并根据所述理想化电容的校准值和所述校准后电容的校准值对下一个所述待校准电容进行校准，直至所述电容阵列上除所述理想化电容以外的所有待校准电容均标记为所述校准后电容。上述前台自校准方法，并没有使用相关技术中的校准DAC，在结构简单容易实现的基础上，采用SARADC中自带的电容阵列和各项参数对电容阵列进行校准，高效的执行了对SARADC的电容校准，避免了单独的校准DAC的使用，节约了能源的消耗，降低了计算机程序的复杂度。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

本发明另一施方式涉及一种前台自校准装置，该校准装置与SARADC相连接，连接关系如图4所示，该前台自校准装置中包括：

数字校准模块，用于在检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将所述部分待校准电容的电容值分别作为对应的所述理想化电容的校准值；

根据所述理想化电容的校准值，对所述SARADC中电容阵列上的其他所述待校准电容依次进行电容校准；其中，在每次校准后，将校准后的电容标记为校准后电容，并根据所述理想化电容和所述校准后电容的校准值对下一个所述待校准电容进行校准，直至所述电容阵列上除所述理想化电容以外的所有待校准电容均标记为所述校准后电容。

控制模块，用于检测开始校准的信号。

在一个例子中，数字校准模块具体用于通过S1至S5，进行每次的校准：S1：清零与复位：将所述SARADC中电容阵列上所有电容和极板上的电荷清空，将所有电位按照预设规则复位；S2：电位切换：对所述待校准电容进行电位切换；S3：获取参数：获取所述电容阵列的当前的各项参数值；S4：计算电容值：根据所述电容阵列的当前的各项参数值和所述理想化电容的校准值和所述校准后电容的校准值，确定所述待校准电容的电容值；S5：重复N次上述步骤S1至S4，得到N个所述待校准电容的电容值，并将N个所述待校准电容的电容值的平均值，作为所述待校准电容的校准值。

在一个例子中，数字校准模块具体用于通过S1至S5，进行每次的校准，所述每次校准，为：在S4之前，获取所述SARADC中与所述电容阵列相连的比较器的输出结果，并根据当前所述待校准电容和所述比较器的输出结果选取所述理想化电容和校准后电容；所述S4包括：根据所述电容阵列的当前的各项参数值和选取的所述理想化电容的校准值和选取的所述校准后电容的校准值，确定所述待校准电容的电容值。

在一个例子中，数字校准模块具体用于通过S1至S5，进行每次的校准，根据所述电容阵列的当前的各项参数值和选取的所述理想化电容和校准后电容为：根据所述电容阵列的比特数将所述电容阵列分为n个电容组合，每个所述电容组合均由第一电容和第二电容组成；所述第一电容与所述第二电容相邻；根据所述当前所述待校准电容，选取k个所述电容组合；根据所述比较器的输出结果，从所述k个电容组合分别选取一个第一电容或第二电容。

在一个例子中，数字校准模块具体用于所述每次校准，所述各项参数值包括：

寄生电容C_p、极板上电容总和C_total、失调电压offset和参考电压V_ref。

在一个例子中，数字校准模块具体用于确定所述SARADC中与所述电容阵列相连的比较器；将所述电容阵列上的最接近所述比较器的m对所述待校准电容标记为理想化电容，获取所述m对所述待校准电容当前的电容值并将所述电容值分别设置为对应的所述理想化电容的校准值；其中，m至少为2。

在本实施方式中，数字校准装置不仅在结构简单容易实现，且高效的执行了对SARADC的电容校准，避免了单独的校准DAC的使用，节约了能源的消耗，降低了计算机程序的复杂度。

不难发现，本实施方式为与上述方法实施方式相对应的装置实施例，本实施方式可与上述方法实施方式互相配合实施。上述方法实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述方法实施方式中。

值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本发明的另一实施方式涉及一种电子设备，如图5所示，包括至少一个处理器；以及，与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如上述的前台自校准方法。

其中，存储器和处理器采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器和存储器的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器。

处理器负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器可以被用于存储处理器在执行操作时所使用的数据。

本发明的另一实施方式涉及一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。

即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备（可以是单片机，芯片等）或处理器（processor）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-OnlyMemory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (9)

1.一种前台自校准方法，其特征在于，应用于校准装置，所述校准装置与SARADC连接；所述方法包括：

当检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将部分所述待校准电容的电容值分别作为对应的所述理想化电容的校准值；

根据所述理想化电容的校准值，对所述SARADC中电容阵列上的其他所述待校准电容依次进行电容校准；其中，在每次校准后，将校准后的电容标记为校准后电容，并根据所述理想化电容的校准值和所述校准后电容的校准值对下一个所述待校准电容进行校准，直至所述电容阵列上除所述理想化电容以外的所有待校准电容均标记为所述校准后电容。

2.根据权利要求1所述的前台自校准方法，其特征在于，所述每次校准，包括：

S1：清零与复位：将所述SARADC中电容阵列上所有电容和极板上的电荷清空，将所有电位按照预设规则复位；

S2：电位切换：对所述待校准电容进行电位切换；

S3：获取参数：获取所述电容阵列的当前的各项参数值；

S4：计算电容值：根据所述电容阵列的当前的各项参数值和所述理想化电容的校准值和所述校准后电容的校准值，确定所述待校准电容的电容值；

S5：重复N次上述步骤S1至S4，得到N个所述待校准电容的电容值，并将N个所述待校准电容的电容值的平均值，作为所述待校准电容的校准值。

3.根据权利要求2所述的前台自校准方法，其特征在于，所述每次校准，还包括：

在S4之前，获取所述SARADC中与所述电容阵列相连的比较器的输出结果，并根据当前所述待校准电容和所述比较器的输出结果选取所述理想化电容和校准后电容；

所述S4包括：根据所述电容阵列的当前的各项参数值和选取的所述理想化电容的校准值和选取的所述校准后电容的校准值，确定所述待校准电容的电容值。

4.根据权利要求3所述的前台自校准方法，其特征在于，所述根据当前所述待校准电容和所述比较器的输出结果选取所述理想化电容和校准后电容，包括：

根据所述电容阵列的比特数将所述电容阵列分为n个电容组合，每个所述电容组合均由第一电容和第二电容组成；所述第一电容与所述第二电容相邻；

根据所述当前所述待校准电容，选取k个所述电容组合；

根据预设的比较器的输出结果与选取电容的对应关系，以及所述比较器的当前输出结果，从k个所述电容组合分别选取一个第一电容或第二电容。

5.根据权利要求2所述的前台自校准方法，其特征在于，所述各项参数值包括：

寄生电容C_p、极板上电容总和C_total、失调电压offset和参考电压V_ref。

6.根据权利要求1所述的前台自校准方法，其特征在于，所述初始化操作，包括：

确定所述SARADC中与所述电容阵列相连的比较器；

将所述电容阵列上的最接近所述比较器的m对所述待校准电容标记为理想化电容，获取所述m对所述待校准电容当前的电容值并将所述电容值分别设置为对应的所述理想化电容的校准值；其中，m至少为2。

7.一种前台自校准装置，其特征在于，所述校准装置与SARADC连接；所述装置包括：

数字校准模块，用于在检测到开始校准的信号后，进行初始化操作；其中，所述初始化操作包括：将所述SARADC中电容阵列上的部分待校准电容标记为理想化电容，将所述部分待校准电容的电容值分别作为对应的所述理想化电容的校准值；

根据所述理想化电容的校准值，对所述SARADC中电容阵列上的其他所述待校准电容依次进行电容校准；其中，在每次校准后，将校准后的电容标记为校准后电容，并根据所述理想化电容和所述校准后电容的校准值对下一个所述待校准电容进行校准，直至所述电容阵列上除所述理想化电容以外的所有待校准电容均标记为所述校准后电容；

控制模块，用于检测开始校准的信号。

8.一种电子设备，其特征在于，包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至6中任一所述的前台自校准方法。

9.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的前台自校准方法。

Images