CN115064565A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN115064565A
CN115064565A CN202210688655.7A CN202210688655A CN115064565A CN 115064565 A CN115064565 A CN 115064565A CN 202210688655 A CN202210688655 A CN 202210688655A CN 115064565 A CN115064565 A CN 115064565A
Authority
CN
China
Prior art keywords
magnetic
domain wall
semiconductor structure
forming
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210688655.7A
Other languages
English (en)
Inventor
邓杰芳
章纬
李辉辉
王晓光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210688655.7A priority Critical patent/CN115064565A/zh
Publication of CN115064565A publication Critical patent/CN115064565A/zh
Priority to US18/151,525 priority patent/US20230413578A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/20—Spin-polarised current-controlled devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公开提供了一种半导体结构及其制作方法，涉及半导体技术领域，半导体结构包括：衬底，衬底包括间隔排列的有源区，有源区包括源极、漏极和沟道区；字线与沟道区连接，字线沿第一方向延伸；位线与漏极或源极连接，位线沿第二方向延伸，第一方向与第二方向相交；磁存储单元与源极或漏极连接。本公开的半导体结构及其制作方法，简化了形成磁存储单元的制程，提高了磁存储单元的排布密度。

Description

半导体结构及其制作方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制作方法。
背景技术
基于自旋转移矩(Spin Transfer Torque，STT)的磁存储器(MagnetoresistiveRandom Access Memory，MRAM)是一种利用电流改变磁性隧道结(Magnetic TunnelJunctions，MTJ)状态完成写入和读取操作的非易失性存储器。
目前的磁存储器包括磁畴壁和磁性隧道结，通过一个存取晶体管控制磁性隧道结的状态，通过两个存取晶体管控制磁畴壁的运动，对磁存储器的磁存储单元进行写入和读取操作，也即，每个磁存储器需要连接至少三个存取晶体管。但是，在组成存储器阵列时，其制造工艺十分繁琐，且存取晶体管限制了磁存储器的尺寸缩小，会影响存储器阵列的密度。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构及其制作方法。
根据本公开的第一个方面，提供了一种半导体结构，所述半导体结构包括：
衬底，所述衬底包括间隔排列的有源区，所述有源区包括源极、漏极和沟道区；
字线，所述字线与所述沟道区连接，沿第一方向延伸；
位线，所述位线与所述漏极或源极连接，所述位线沿第二方向延伸，所述第一方向与所述第二方向相交；
磁存储单元，所述磁存储单元与所述源极或漏极连接。
其中，所述字线设置在所述有源区内，相邻的两条所述字线位于同一所述有源区中并把所述有源区分为所述源极或所述漏极；
所述位线设置在所述衬底表面，与相邻的两条所述字线中间的所述漏极或源极连接。
其中，所述有源区为垂直设置在所述衬底上的柱状结构，所述柱状结构沿第一方向和第二方向排列；
所述字线包覆沿所述第一方向排列的多个所述沟道区的侧壁；
所述位线位于所述柱状结构底部，与沿所述第二方向排列的多个所述柱状结构连接。
其中，所述磁存储单元包括：
第一磁畴壁，所述第一磁畴壁和所述字线中的第一字线连接；
第二磁畴壁，所述第二磁畴壁和所述字线中的第二字线连接，所述第一字线和所述第二字线不同。
其中，所述第一字线和所述第二字线分别连接不同的所述有源区。
其中，所述第一磁畴壁连接至与所述第一字线连接的所述源极或漏极，所述第二磁畴壁连接至与所述第二字线连接的所述源极或漏极。
其中，所述磁存储单元还包括：
磁轨，所述磁轨位于所述第一磁畴壁和所述第二磁畴壁的顶部，并连接所述第一磁畴壁和所述第二磁畴壁；
磁性隧道结，所述磁性隧道结位于所述磁轨上方，所述磁性隧道结和所述磁轨通过磁感应连接，沿远离所述磁轨的方向，所述磁性隧道结包括依次设置的磁自由层、非磁间隔层和磁参考层；
选择器，所述选择器位于所述磁性隧道结上，所述选择器与所述磁参考层接触连接。
其中，所述磁自由层具有方向可变的垂直磁场，所述磁参考层具有方向固定的垂直磁场。
其中，所述第一磁畴壁和所述第二磁畴壁均具有磁化段，所述第一磁畴壁的磁化段和所述第二磁畴壁的磁化段的磁化方向不同。
其中，所述半导体结构还包括：
第一写入导线，所述第一写入导线沿第一方向延伸，所述第一写入导线位于所述磁性隧道结上方，多个所述磁性隧道结通过所述选择器和位于其上方的所述第一写入导线连接；
第二写入导线，所述第二写入导线沿第二方向延伸，所述第二写入导线位于所述磁性隧道结的底部，多个所述磁性隧道结与位于其底部的所述第二写入导线连接。
其中，所述第一写入导线和所述第二写入导线交叉设置，所述磁性隧道结设置在所述第一写入导线和所述第二写入导线的交叉位置。
其中，所述半导体结构还包括位于所述磁轨和所述第二写入导线之间的绝缘层。
根据本公开的第二个方面，提供了一种半导体结构的制作方法，所述制作方法包括：
提供衬底，所述衬底包括间隔排列的有源区，所述有源区包括源极、漏极和沟道区；
形成字线，所述字线与所述沟道区连接，沿第一方向延伸；
形成位线，所述位线与所述漏极或源极连接，所述位线沿第二方向延伸，所述第一方向与所述第二方向相交；
形成磁存储单元，所述磁存储单元与所述源极或漏极连接。
其中，形成磁存储单元，包括：
形成磁性材料层，磁性材料层覆盖有源区暴露的顶面；
图案化磁性材料层，形成多个独立设置的磁畴壁，每个所述磁畴壁和所述源极或漏极连接；
形成磁轨，所述磁轨连接所述磁畴壁中的第一磁畴壁和第二磁畴壁，所述第一磁畴壁和所述字线中的第一字线连接，所述第二磁畴壁和所述字线中的第二字线连接，所述第一字线和所述第二字线不同。
其中，形成磁存储单元，包括：形成磁存储单元，还包括：
形成绝缘层，所述绝缘层填充所述第一磁畴壁和所述第二磁畴壁之间的间隙，所述绝缘层覆盖所述磁轨的顶面；
于所述绝缘层上形成第二写入导线，所述第二写入导线沿第二方向在所述磁轨的上方延伸；
形成磁性隧道结，所述磁性隧道结设置在所述第二写入导线上，所述磁性隧道结在所述衬底上形成的投影覆盖所述磁轨在所述衬底上形成的投影；
形成选择器，所述选择器覆盖所述磁性隧道结的顶面；
形成第一写入导线，所述第一写入导线沿第一方向在所述磁性隧道结的上方延伸，所述第一写入导线覆盖所述选择器的部分顶面。
其中，形成磁性隧道结，包括：
形成层叠结构，所述层叠结构包括依次设置在所述第二写入导线上的第一磁材料层、非磁材料层和第二磁材料层；
图案化所述层叠结构，被保留的所述层叠结构形成所述磁性隧道结，沿远离所述磁轨的方向，所述磁性隧道结包括依次设置的磁自由层、非磁间隔层和磁参考层。
本公开实施例所提供的半导体结构及其制作方法中，将磁存储单元设置在动态随机存储器结构上，在动态随机存储器结构上实现非易失性数据存储功能；利用动态随机存储器结构的晶体管作为控制磁存储单元的写入和读取操作的晶体管，简化了形成磁存储单元的制程，并且，磁存储单元基于动态随机存储器结构的排布规则设置，能够提高磁存储单元的排布密度。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的半导体结构的俯视图。
图2是图1的A-A面的截面图。
图3是根据一示例性实施例示出的第一磁畴壁和第二磁畴壁的磁化方向示意图。
图4是根据一示例性实施例示出的半导体结构的俯视图。
图5是根据一示例性实施例示出的半导体结构的俯视图。
图6是图5的B-B面的截面图。
图7是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图8是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图9是根据一示例性实施例示出的衬底的示意图。
图10是根据一示例性实施例示出的形成字线和位线的示意图。
图11是根据一示例性实施例示出的形成磁畴壁的示意图。
图12是图11的C-C面的截面图。
图13是根据一示例性实施例示出的通过磁轨连接第一磁畴壁和第二磁畴壁的示意图。
图14是根据一示例性实施例示出的形成绝缘层的示意图。
图15是根据一示例性实施例示出的形成第二写入导线的示意图。
图16是图15的D-D面的截面图。
图17是根据一示例性实施例示出的形成层叠结构和选择材料层的D-D面的截面图。
图18是根据一示例性实施例示出的形成层叠结构和选择材料层的D-D面的截面图。
图19是根据一示例性实施例示出的形成第二介质层的D-D面的截面图。
图20是根据一示例性实施例示出的形成字线和位线的示意图。
图21是图20的E-E面的截面图。
图22是根据一示例性实施例示出的通过磁轨连接第一磁畴壁和第二磁畴壁的示意图。
图23是根据一示例性实施例示出的通过磁轨连接第一磁畴壁和第二磁畴壁的示意图。
附图标记：
1、初始结构；100、衬底；110、有源区；111、源极；1101、第一有源区；1102、第二有源区；112、漏极；113、沟道区；120、字线；121、第一字线；122、第二字线；130、位线；131、第一位线；132、第二位线；140、晶体管；200、磁存储单元；210、磁畴壁；211、第一区域；212、第二区域；213、流动区域；214、第三区域；215、第四区域；2001、磁化段；2101、第一磁畴壁；2102、第二磁畴壁；220、磁轨；230、磁性隧道结；231、磁自由层；232、非磁间隔层；233、磁参考层；240、选择器；250、层叠结构；251、第一磁材料层；252、非磁材料层；253、第二磁材料层；260、选择材料层；300、第一写入导线；400、第二写入导线；500、绝缘层；610、第一介质层；620、第二介质层；
D1、第一方向；D2、第二方向。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开示例性实施例提供了一种半导体结构及其制作方法，半导体结构包括动态随机存储器结构(Dynamic Random Access Memory，DRAM)以及设置在动态随机存储器结构(以下简称为DRAM结构)上的磁存储单元，在DRAM结构上实现非易失性数据存储功能；利用DRAM结构的晶体管作为控制磁存储单元的写入和读取操作的晶体管，简化了形成磁存储单元的制程，并且，磁存储单元基于DRAM结构的排布规则设置，能够提高磁存储单元的排布密度。
本公开示例性实施例提供了一种半导体结构，如图1、图2所示，参照图9，半导体结构包括衬底100、字线120、位线130以及磁存储单元200。衬底100包括间隔排列的有源区110，有源区110包括源极111、漏极112和沟道区113。字线120与沟道区113连接，沿第一方向D1延伸。位线130与漏极112或源极111连接，位线130沿第二方向D2延伸，第一方向D1与第二方向D2相交。磁存储单元200与源极111或漏极112连接。
如图1、图2所示，参照图9、图10，字线120设置在有源区110内，字线120沿第一方向D1和多个有源区110的多个沟道区113连接，每个有源区110被划分成包括两个独立设置的沟道区113、设置于两个沟道区113之间的漏极112或源极111，位于有源区110两端的两个源极111或漏极112，有源区110与两个沟道区113分别和不同的字线120连接。位线130沿第二方向D2在衬底100的顶面上延伸，与相邻的两条字线120中间的漏极112或源极111连接。
如图1所示，本实施例中的字线120、位线130和有源区110形成平面DRAM结构。参照图10所示，字线120和有源区110的源极111、漏极112在衬底100中形成多个晶体管140，每个有源区110中设置两个晶体管140，连接至同一字线120的晶体管140由同一条字线120驱动。晶体管140的漏极112或源极111连接至位线130。磁存储单元200设置在衬底100上，和晶体管140的源极111或漏极112连接。
如图1、图2所示，磁存储单元200包括第一磁畴壁2101、第二磁畴壁2102、磁轨220、磁性隧道结230以及选择器240，第一磁畴壁2101和第二磁畴壁2102平行设置在衬底100上。磁轨220位于第一磁畴壁2101和第二磁畴壁2102的顶部，并连接第一磁畴壁2101和第二磁畴壁2102。磁性隧道结230位于磁轨220上方，磁性隧道结230和磁轨220通过磁感应连接，沿远离磁轨220的方向，磁性隧道结230包括依次设置的磁自由层231、非磁间隔层232和磁参考层233。选择器240位于磁性隧道结230上，选择器240与磁参考层233接触连接。
如图1、图2所示，第一磁畴壁2101和字线120中的第一字线121连接，第二磁畴壁2102和字线120中的第二字线122连接，第一字线121和第二字线122不同，本实施例中第一字线121和第二字线122不同是指，第一字线121和第二字线122不是同一条字线120。第一磁畴壁2101连接至与第一字线121连接的源极111或漏极112，第二磁畴壁2102连接至与第二字线122连接的源极111或漏极112。第一字线121和第二字线122分别连接不同的有源区110。例如，第一字线121和第一有源区1101连接，第二字线122和第二有源区1102连接，第一有源区1101和第二有源区1102相邻，且第一有源区1101和第二有源区1102分别和不同的位线130连接。
本实施例的半导体结构，在平面DRAM结构上设置多个磁存储单元200，在平面DRAM结构上实现非易失性数据存储功能；并将磁存储单元200的第一磁畴壁2101和第二磁畴壁2102分别和不同的字线120连接，利用平面DRAM结构的晶体管140作为磁存储单元200进行写入/读取操作的晶体管，有利于缩小磁存储单元200的尺寸，提高磁存储单元的设置密度。
如图2、图3所示，参照图12，第一磁畴壁2101和第二磁畴壁2102均具有多个磁化段2001，第一磁畴壁2101和第二磁畴壁2102的磁化方向根据磁性隧道结230的磁化方向的变化而变化，且第一磁畴壁2101的磁化段2001和第二磁畴壁2102的磁化段2001的磁化方向不同。其中，第一磁畴壁2101和第二磁畴壁2102均具有方向可变的垂直磁场。第一磁畴壁2101的磁化段2001的磁化方向和第二磁畴壁2102的磁化段2001的磁化方向相互平行，但方向相反。在本实施例中，“垂直”是指垂直于衬底100的顶面。第一磁畴壁2101和第二磁畴壁2102通过磁轨220连接，磁轨220具有方向可变的水平磁场，水平磁场所在的平面与垂直磁场所在的平面垂直，磁轨220的磁化方向和第一磁畴壁2101、第二磁畴壁2102的磁化方向同时变化。
参照图2、图12，沿远离衬底100的方向，第一磁畴壁2101包括依次设置的第一区域211和第二区域212，第二磁畴壁2102包括依次设置的第三区域214和第四区域215。第一区域211作为存储逻辑数值“0”的存储段，第一区域211具有第一长度L1，第三区域214作为存储逻辑数值“1”的存储段，第三区域214具有第二长度L2。第二区域212、磁轨220和第四区域215依次连接形成流动区域213，流动区域213总长度为L0，位于流动区域213的磁化段2001作为存储段，每个存储段中存储逻辑数值“0”或“1”。
参照图2、图12，本实施例的磁存储单元200在工作过程中，当电流从第一区域211流向第三区域214，电流会推动流动区域213的移动，也即流动区域213沿着电流流动的方向移动，参照图2，流动区域213中存储逻辑数值“0”的存储段向第一区域211流动，流动区域213中存储逻辑数值“1”的存储段向第三区域214移动，要完整的读取流动区域213的所有存储段存储的信息，需要流动区域213的每个存储段都经过磁性隧道结230，以使流动区域213都被磁性隧道结230读取。因此，为了确保流动区域213能被磁性隧道结230读取，第一长度L1和第二长度L2的长度之和应大于L0。
其中，参照图2所示，第一磁畴壁2101的材料包括磁性材料，第二磁畴壁2102的材料包括磁性材料，磁轨220的材料包括磁性材料。示例性的，磁性材料可以为铁磁性材料，可选自但不限于如下材料：坡莫合金(Permalloy)、钴(Co)、钴铁硼(CoFeB)、钇铁石榴石(YIG)等。
如图2所示，磁自由层231和磁参考层233包括不同成分的磁性材料。例如，磁自由层231和磁参考层233可以包括不同成分的铁磁合金，示例性的，铁磁合金可以选自于Ni、Fe、Co、Al、B、Mo、Hf、Pd、Pt和Cu中的至少一种。在垂直方向上，磁参考层233的磁化方向始终保持在一个方向上，并且外加磁场或电流发生变化时，磁参考层233的磁化方向不发生明显变化。磁自由层231的磁化方向受到外加磁场或电流的响应而变化。非磁间隔层232的材料包括绝缘材料，例如可以为氧化物，示例性的，可以包括AlOx或MgO。
如图2所示，磁自由层231具有方向可变的垂直磁场，磁参考层233具有方向固定的垂直磁场。磁自由层231具有两个稳定磁化方向，分别与磁参考层233的磁化方向平行，磁自由层231的两个磁化方向和磁参考层233的磁化方向相同或相反。磁自由层231的磁化方向和磁参考层233的磁化方向相同时，磁参考层233和磁自由层231之间的隧穿电流大，磁性隧道结230处于低电阻状态。磁自由层231的磁场方向和磁参考层233的磁化方向相反时，磁参考层233和磁自由层231之间的隧穿电流小，磁性隧道结230处于高电阻状态。
如图2所示，选择器240被配置具备自旋轨道矩效应，选择器240用于导通或截止电流，使得流经选择器240的表面的电流能够产生在垂直方向的自旋流，产生垂直方向的力矩以驱动磁自由层231的磁化方向发生翻转。示例性的，选择器240的材料包括重金属材料，例如，可以包括镍铬(NiCr)、钴铁硼(CoFeB)、镁(Mg)、铪(Hf)、钽(Ta)的材料。或者，选择器240本身可以由诸如氧化物半导体、Mo、Ag、TiN的材料和诸如Pt、Pd、Ir、Ru的重金属的多层组成。
如图1所示，半导体结构还包括沿第一方向D1延伸的第一写入导线300以及沿第二方向D2延伸的第二写入导线400，第一写入导线300位于磁性隧道结230上方，多个磁性隧道结230通过选择器240和位于其上方的第一写入导线300连接。第二写入导线400位于磁性隧道结230的底部，多个磁性隧道结230与位于其底部的第二写入导线400连接。第一写入导线300和第二写入导线400交叉设置，磁性隧道结230设置在第一写入导线300和第二写入导线400的交叉位置。第一写入导线300和选择器240的顶面连接。
在一些实施例中，如图1所示，半导体结构还包括位于磁轨220和第二写入导线400之间的绝缘层500。
本实施例的半导体结构，磁存储单元200连接不同的有源区110的源极111或漏极112，在磁存储单元200进行写入操作时，分别向第一字线121和第二字线122接入外加电压，第一字线121向第一磁畴壁2101的多个磁化段2001进行写入操作，第二字线122向第二磁畴壁2102的多个磁化段2001进行写入操作。在外加电压的作用下，第一磁畴壁2101和第二磁畴壁2102产生方向相反的垂直磁场，磁轨220产生水平方向的磁场，在第一磁畴壁2101、第二磁畴壁2102以及磁轨220的磁场的共同作用下，磁化段2001沿着第一磁畴壁2101的磁场方向、磁轨220的磁场方向、第二磁畴壁2102的磁场方向，将目标磁化段移动到和磁性隧道结230相邻的磁轨220处。
第一写入导线300通入电流，选择器240的表面产生在垂直方向的自旋流，在垂直方向的自旋流产生垂直方向的力矩以驱动磁自由层231的磁化方向翻转，磁性隧道结230由低电阻状态转为高电阻状态、或由高电阻状态转为低电阻状态，磁存储单元200将目标磁化段的数值写入到磁存储单元200中。
本公开示例性实施例提供了一种半导体结构，如图4、图5、图6所示，参照图20、图21所示，半导体结构包括衬底100、字线120、位线130以及磁存储单元200。衬底100包括间隔排列的有源区110，其中，有源区110为垂直设置在衬底100上的柱状结构，柱状结构沿第一方向D1和第二方向D2阵列。字线120沿第一方向D1延伸并包覆沿第一方向D1排列的多个柱状结构的部分侧壁，位线130位于柱状结构底部，位线130沿第二方向D2延伸并包覆沿第二方向D2排列的多个有源区110的部分侧壁，其中，第一方向D1与第二方向D2相交。磁存储单元200设置在柱状结构上。
如图6所示，沿柱状结构的延伸方向，有源区110包括依次设置的漏极112或源极111、沟道区113以及源极111或漏极112。字线120覆盖沟道区113，漏极112或源极111位于字线120和位线130之间的部分柱状结构，位线130与漏极112或源极111连接，源极111或漏极112位于字线120上方的部分柱状结构。字线120、位线130和有源区110形成为环绕式栅极(Gate All Around，GAA)的DRAM结构，每个有源区110和一条字线120相交对应形成一个晶体管140。
参照图6所示，磁存储单元200包括第一磁畴壁2101、第二磁畴壁2102、磁轨220、磁性隧道结230以及选择器240，第一磁畴壁2101和第二磁畴壁2102平行设置在衬底100上。磁轨220位于第一磁畴壁2101和第二磁畴壁2102的顶部，并连接第一磁畴壁2101和第二磁畴壁2102。磁性隧道结230位于磁轨220上方，磁性隧道结230和磁轨220通过磁感应连接，沿远离磁轨220的方向，磁性隧道结230包括依次设置的磁自由层231、非磁间隔层232和磁参考层233。选择器240位于磁性隧道结230上，选择器240与磁参考层233接触连接。
如图4、图5、图6所示，磁存储单元200的第一磁畴壁2101设置在多个有源区110中的第一有源区1101上，第一有源区1101和第一字线121相交，第一磁畴壁2101通过第一有源区1101的源极111或漏极112和第一字线121连接。磁存储单元200的第二磁畴壁2102设置在多个有源区110中的第二有源区1102上，第二有源区1102和第二字线122相交，第二磁畴壁2102通过第二有源区1102的源极111或漏极112和第二字线122连接，第一字线121和第二字线122不是同一条字线120。参照图6，第一有源区1101和第一位线131相交，第二有源区1102和第二位线132相交，第一位线131和第二位线132不是同一条位线130。
如图4或图5所示，半导体结构还包括沿第一方向D1延伸的第一写入导线300、沿第二方向D2延伸的第二写入导线400，第一写入导线300位于磁性隧道结230上方，多个磁性隧道结230通过选择器240和位于其上方的第一写入导线300连接。第二写入导线400位于磁性隧道结230的底部，多个磁性隧道结230与位于其底部的第二写入导线400连接第一写入导线300和第二写入导线400交叉设置，磁性隧道结230设置在第一写入导线300和第二写入导线400的交叉位置。第一写入导线300和选择器240的顶面连接。半导体结构还包括绝缘层500，绝缘层500填充磁存储单元200之间的间隙并覆盖磁轨220，绝缘层500设置在磁轨220和第二写入导线400之间。
本实施例的半导体结构在环绕式栅极的DRAM结构上设置磁存储单元200，环绕式栅极的DRAM结构能够在更小的区域设置更多的晶体管140，基于环绕式栅极的DRAM结构设置的磁存储单元200的密度更大。
本公开示例性的实施例中提供了一种半导体结构的制作方法，图7示出了根据本公开一示例性的实施例提供的一种半导体结构的制作方法的流程图，图9-图19为本实施例的半导体结构的制作方法的各个阶段的示意图，下面结合图9-图19并参照图，参照图1、图2对本实施例的半导体结构的制作方法进行介绍。如图7所示，本实施例中的半导体结构的制作方法包括以下步骤：
步骤S110：提供衬底，衬底包括间隔排列的有源区，有源区包括源极、漏极和沟道区。
如图9所示，衬底100包括独立设置的多个有源区110，每个有源区110包括源极111、漏极112以及位于源极111、漏极112之间的沟道区113。源极111、漏极112具有第一导电类型。沟道区113具有与第一导电类型相反的第二导电类型。每个沟道区113分隔有源区110的源极111和漏极112。衬底100还包括隔离结构(图中未示出)，相邻的有源区110通过隔离结构隔开，每个有源区110包括两个独立设置的沟道区113、设置于两个沟道区113之间的漏极112或源极111以及位于有源区110两端的源极111或漏极112。
其中，有源区110的材料可以包括半导体材料，半导体材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；半导体材料也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
步骤S120：形成字线，字线与沟道区连接，沿第一方向延伸。
如图10所示，字线120沿第一方向D1延伸，字线120覆盖多个有源区110的沟道区113，每条字线120和多个沟道区113连接，形成多个晶体管140，晶体管140的栅极和字线120连接，连接至同一字线120的晶体管140由同一条字线120驱动。参照图10，每个有源区110中形成两个晶体管140。
步骤S130：形成位线，位线与漏极或源极连接，位线沿第二方向延伸，第一方向与第二方向相交。
如图10所示，位线130沿第二方向D2延伸，位线130和有源区110的漏极112或源极111连接。字线120、位线130和有源区110形成平面DRAM结构，平面DRAM结构在有源区110的每个沟道区113处形成晶体管140，DRAM结构包括多个阵列排布的晶体管140。
步骤S140：形成磁存储单元，磁存储单元与源极或漏极连接。
在本实施例中，形成磁存储单元200，包括以下步骤：
步骤S141：形成磁性材料层，磁性材料层覆盖有源区暴露的顶面。
形成磁性材料层(图中未示出)可以采用以下方式：通过磁控溅射(MagnetronSputtering)或电弧离子镀(Arc Ion Plating，AIP)沉积磁性材料，磁性材料覆盖有源区110(参照图10)的顶面，形成磁性材料层。其中，磁性材料可以为铁磁性材料，可选自但不限于如下材料：坡莫合金(Permalloy)、钴(Co)、钴铁硼(CoFeB)、钇铁石榴石(YIG)等。
步骤S142：图案化磁性材料层，形成多个独立设置的磁畴壁。
如图11、图12所示，参照图10，图案化磁性材料层可以采用以下方式：在磁性材料层的顶面形成掩膜，根据掩膜刻蚀去除部分磁性材料层，被保留的材料层形成多个独立设置的磁畴壁210，每个磁畴壁210覆盖有源区110的部分顶面，连接至有源区110的源极111。可以理解的是，在其它实施例中，磁畴壁210连接至有源区110的漏极112。
步骤S143：形成磁轨，磁轨连接磁畴壁中的第一磁畴壁和第二磁畴壁。
在本实施例中，磁轨220、第一磁畴壁2101和第二磁畴壁2102在衬底100上形成的投影图如图13所示。
形成磁轨220包括以下步骤：
首先，如图13所示，参照图11、图12，将多个磁畴壁210划分成第一磁畴壁2101和第二磁畴壁2102，第一磁畴壁2101和字线120中的第一字线121连接，第二磁畴壁2102和字线120中的第二字线122连接，第一字线121和第二字线122不同，本实施例中第一字线121和第二字线122是指，第一字线121和第二字线122不是同一条字线120。第一字线121和第二字线122分别连接至相邻的两个有源区110的沟道区113。
然后，如图13所示，将磁轨220设置在磁畴壁210上，通过磁轨220连接磁畴壁210中的第一磁畴壁2101和第二磁畴壁2102。
步骤S144：形成绝缘层，绝缘层填充第一磁畴壁和第二磁畴壁之间的间隙，绝缘层覆盖磁轨的顶面。
在本实施方式中，如图14所示，形成绝缘层500可以采用以下方式：通过化学气相沉积工艺(Chemical Vapor Deposition，CVD)、物理气相沉积工艺(Physical VaporDeposition，PVD)、原子层沉积工艺(Atomic Layer Deposition，ALD)或溅射(sputtering)中的任一种沉积工艺沉积绝缘材料，绝缘材料填充第一磁畴壁2101和第二磁畴壁2102之间的间隙并覆盖磁轨220的顶面，形成绝缘层500。
在本实施例中，沉积形成绝缘层500后，还包括：通过化学机械研磨(ChemicalMechanical Polish，CMP)研磨处理绝缘层500，将绝缘层500的顶面研磨成平面，以便在绝缘层500的顶面上进行后续制程。
步骤S145：于绝缘层上形成第二写入导线，第二写入导线沿第二方向在磁轨的上方延伸。
如图15、图16所示，参照图14，第二写入导线400沿第二方向D2延伸，并位于多个磁轨220的正上方，每条第二写入导线400在衬底100上形成的投影和多个磁轨220在衬底100上形成的投影存在重合区域。
如图16所示，本实施例中，形成第二写入导线400之后，沉积介质层材料填充位于相邻的第二写入导线400之间的沟槽并覆盖第二写入导线400的顶面。然后，回刻介质材料，暴露出第二写入导线400的顶面，形成第一介质层610，第一介质层610和第二写入导线400的顶面平齐，以便后续在第二写入导线400的顶面上进行后续制程。
步骤S146：形成磁性隧道结，磁性隧道结设置在第二写入导线上，磁性隧道结在衬底上形成的投影覆盖磁轨在衬底上形成的投影。
在本实施例中，形成磁性隧道结230，包括以下步骤：
首先，如图17所示，形成层叠结构250，层叠结构250包括依次设置在第二写入导线400上的第一磁材料层251、非磁材料层252和第二磁材料层253。
例如，可以通过磁控溅射或电弧离子镀沉积第一磁材料，形成第一磁材料层251，第一磁材料层251覆盖第一介质层610和第二写入导线400的顶面。然后，通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或溅射中的任一种沉积工艺沉积非磁材料，形成非磁材料层252。其中，非磁材料层252的材料包括绝缘材料，例如可以为氧化物，示例性的，绝缘材料可以包括AlOx或MgO。接着，通过磁控溅射或电弧离子镀沉积第二磁材料，形成第二磁材料层253，第二磁材料层253覆盖非磁材料层252的顶面。其中，第一磁材料和第二磁材料可以包括铁磁合金，示例性的，铁磁合金可以选自于Ni、Fe、Co、Al、B、Mo、Hf、Pd、Pt和Cu中的至少一种。
然后，如图18所示，参照图17，图案化层叠结构250，依次刻蚀第二磁材料层253、非磁材料层252和第一磁材料层251，将层叠结构250刻蚀形成多个独立设置的磁性隧道结230，刻蚀被保留的层叠结构250形成多个独立设置的磁性隧道结230，磁性隧道结230设置在第二写入导线400上，且每个磁性隧道结230对应设置在一个磁轨220的正上方。沿远离磁轨220的方向，磁性隧道结230包括依次设置的磁自由层231、非磁间隔层232和磁参考层233。
步骤S147：形成选择器，选择器覆盖磁性隧道结的顶面。
在本实施例中，形成选择器240，包括以下步骤：
首先，如图17所示，沉积重金属材料。在本实施例中，本步骤在上述步骤的形成第二磁材料层253之后执行。通过化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或溅射中的任一种沉积工艺沉积形成选择材料层260，选择材料层260覆盖第二磁材料层253的顶面。其中，选择材料层260的材料包括重金属，诸如镍铬(NiCr)、钴铁硼(CoFeB)、镁(Mg)、铪(Hf)、钽(Ta)的材料。
然后，如图18所示，参照图17，刻蚀选择材料层260形成多个独立设置的选择器240。多个选择器240对应覆盖多个磁性隧道结230的顶面。在本实施例中，刻蚀选择材料层260的步骤和图案化层叠结构250的步骤同时进行，确保形成的选择器240覆盖磁性隧道结230的顶面。
在本实施例中，如图19所示，形成选择器240后，还包括：沉积形成第二介质层620，第二介质层620填充位于磁性隧道结230之间的间隙以及选择器240之间的间隙，第二介质层620的顶面和选择器240的顶面平齐，以便在第二介质层620和选择器240上进行第一写入导线300(在后续步骤中有详细描述)的制程。
步骤S148：形成第一写入导线，第一写入导线沿第一方向在磁性隧道结的上方延伸，第一写入导线覆盖选择器的部分顶面。
如图1、图2所示，第一写入导线300沿第一方向D1延伸，每条第一写入导线300覆盖多个选择器240的部分顶面。在第二方向D2上，第一写入导线300的宽度大于选择器240的宽度，第一写入导线300在衬底100上形成的投影，和多个选择器240在衬底100上形成的投影存在重合区域。
本实施例的制作方法，通过字线、位线和有源区构建成DRAM结构，在DRAM结构上形成磁存储单元，利用DRAM结构的晶体管作为控制磁存储单元的写入和读取操作的晶体管，简化了形成磁存储单元的制程，并且，磁存储单元基于DRAM结构的排布规则设置，能够提高磁存储单元的排布密度。
本公开示例性的实施例中提供了一种半导体结构的制作方法，图8示出了根据本公开一示例性的实施例提供的一种半导体结构的制作方法的流程图，图20-图21为本实施例的半导体结构的制作方法的各个阶段的示意图，下面结合图20-图21并参照图4-图6对本实施例的半导体结构的制作方法进行介绍。如图8所示，本实施例中的半导体结构的制作方法包括以下步骤：
步骤S210：提供初始结构，初始结构包括衬底、多条字线以及多条位线，衬底包括间隔排列的多个有源区，有源区为垂直设置在衬底上的柱状结构，字线沿第一方向延伸并包覆沿第一方向排列的柱状结构的部分侧壁，位线位于柱状结构底部，位线沿第二方向延伸并包覆沿第二方向排列的有源区的部分侧壁。
如图20、图21所示，初始结构1为环绕式栅极的DRAM结构，每个有源区110和一条字线120相交对应形成一个晶体管140。其中，有源区110的材料和上述实施例中有源区域110的材料相同。
如图20、图21所示，多个有源区110沿分别沿第一方向D1、第二方向D2阵列，第一方向D1和第二方向D2以预定夹角相交。沿柱状结构的延伸方向，每个有源区110包括依次设置的漏极112或源极111、沟道区113以及源极111或漏极112。字线120覆盖沟道区113，漏极112或源极111位于字线120和位线130之间的部分柱状结构，位线130与漏极112或源极111连接，源极111或漏极112位于字线120上方的部分柱状结构。字线120、位线130和有源区110形成为环绕式栅极的DRAM结构，每个有源区110和一条字线120相交对应形成一个晶体管140。
步骤S220：形成磁性材料层，磁性材料层覆盖有源区暴露的顶面
步骤S230：图案化磁性材料层，形成多个独立设置的磁畴壁。
步骤S240：形成磁轨，磁轨连接磁畴壁中的第一磁畴壁和第二磁畴壁。
如图22、图23所示，参照图6，在本实施例中磁存储单元200的第一磁畴壁2101设置在第一有源区1101上，通过第一有源区1101和第一字线121连接。第二磁畴壁2102设置在第二有源区1102上，通过第二有源区1102和第二字线122连接，第一有源区1101和第二有源区1102是相邻的两个有源区110，第一字线121和第二字线122不是同一条字线120。第一有源区1101和第一位线131相交，第二有源区1102和第二位线132相交，第一位线131和第二位线132不是同一条位线130。
步骤S250：形成绝缘层，绝缘层填充第一磁畴壁和第二磁畴壁之间的间隙，绝缘层覆盖磁轨的顶面。
步骤S260：于绝缘层上形成第二写入导线，第二写入导线沿第二方向在磁轨的上方延伸。
步骤S270：形成磁性隧道结，磁性隧道结设置在第二写入导线上，磁性隧道结在衬底上形成的投影覆盖磁轨在衬底上形成的投影。
步骤S280：形成选择器，选择器覆盖磁性隧道结的顶面。
步骤S290：形成第一写入导线，第一写入导线沿第一方向在磁性隧道结的上方延伸，第一写入导线覆盖选择器的部分顶面。
本实施例中步骤S220-步骤S290的实现方式和上述实施例中步骤S141-步骤S148的实现方式相同，在此不再赘述。
如图4、图5、图6所示，本实施例的制作方法，在环绕式栅极的DRAM结构上设置磁存储单元，利用环绕式栅极的DRAM结构的晶体管作为磁存储单元的写入和读取操作的晶体管，简化了形成磁存储单元的制程，并且，在环绕式栅极的DRAM结构上形成磁存储单元的密度更大，能够进一步提高磁存储单元的排布密度。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
可以理解的是，本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构，但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的多个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样，可以不按照这些特定的细节来实现本公开。
最后应说明的是：以上各实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述各实施例对本公开进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (16)

1.一种半导体结构，其特征在于，所述半导体结构包括：
衬底，所述衬底包括间隔排列的有源区，所述有源区包括源极、漏极和沟道区；
字线，所述字线与所述沟道区连接，沿第一方向延伸；
位线，所述位线与所述漏极或源极连接，所述位线沿第二方向延伸，所述第一方向与所述第二方向相交；
磁存储单元，所述磁存储单元与所述源极或漏极连接。
2.根据权利要求1所述的半导体结构，其特征在于，所述字线设置在所述有源区内，相邻的两条所述字线位于同一所述有源区中并把所述有源区分为所述源极或所述漏极；
所述位线设置在所述衬底表面，与相邻的两条所述字线中间的所述漏极或源极连接。
3.根据权利要求1所述的半导体结构，其特征在于，所述有源区为垂直设置在所述衬底上的柱状结构，所述柱状结构沿第一方向和第二方向排列；
所述字线包覆沿所述第一方向排列的多个所述沟道区的侧壁；
所述位线位于所述柱状结构底部，与沿所述第二方向排列的多个所述柱状结构连接。
4.根据权利要求2或3所述的半导体结构，其特征在于，所述磁存储单元包括：
第一磁畴壁，所述第一磁畴壁和所述字线中的第一字线连接；
第二磁畴壁，所述第二磁畴壁和所述字线中的第二字线连接，所述第一字线和所述第二字线不同。
5.根据权利要求4所述的半导体结构，其特征在于，所述第一字线和所述第二字线分别连接不同的所述有源区。
6.根据权利要求5所述的半导体结构，其特征在于，所述第一磁畴壁连接至与所述第一字线连接的所述源极或漏极，所述第二磁畴壁连接至与所述第二字线连接的所述源极或漏极。
7.根据权利要求4所述的半导体结构，其特征在于，所述磁存储单元还包括：
磁轨，所述磁轨位于所述第一磁畴壁和所述第二磁畴壁的顶部，并连接所述第一磁畴壁和所述第二磁畴壁；
磁性隧道结，所述磁性隧道结位于所述磁轨上方，所述磁性隧道结和所述磁轨通过磁感应连接，沿远离所述磁轨的方向，所述磁性隧道结包括依次设置的磁自由层、非磁间隔层和磁参考层；
选择器，所述选择器位于所述磁性隧道结上，所述选择器与所述磁参考层接触连接。
8.根据权利要求7所述的半导体结构，其特征在于，所述磁自由层具有方向可变的垂直磁场，所述磁参考层具有方向固定的垂直磁场。
9.根据权利要求8所述的半导体结构，其特征在于，所述第一磁畴壁和所述第二磁畴壁均具有磁化段，所述第一磁畴壁的磁化段和所述第二磁畴壁的磁化段的磁化方向不同。
10.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括：
第一写入导线，所述第一写入导线沿第一方向延伸，所述第一写入导线位于所述磁性隧道结上方，多个所述磁性隧道结通过所述选择器和位于其上方的所述第一写入导线连接；
第二写入导线，所述第二写入导线沿第二方向延伸，所述第二写入导线位于所述磁性隧道结的底部，多个所述磁性隧道结与位于其底部的所述第二写入导线连接。
11.根据权利要求10所述的半导体结构，其特征在于，所述第一写入导线和所述第二写入导线交叉设置，所述磁性隧道结设置在所述第一写入导线和所述第二写入导线的交叉位置。
12.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括位于所述磁轨和所述第二写入导线之间的绝缘层。
13.一种半导体结构的制作方法，其特征在于，所述制作方法包括：
提供衬底，所述衬底包括间隔排列的有源区，所述有源区包括源极、漏极和沟道区；
形成字线，所述字线与所述沟道区连接，沿第一方向延伸；
形成位线，所述位线与所述漏极或源极连接，所述位线沿第二方向延伸，所述第一方向与所述第二方向相交；
形成磁存储单元，所述磁存储单元与所述源极或漏极连接。
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，形成磁存储单元，包括：
形成磁性材料层，磁性材料层覆盖有源区暴露的顶面；
图案化磁性材料层，形成多个独立设置的磁畴壁，每个所述磁畴壁和所述源极或漏极连接；
形成磁轨，所述磁轨连接所述磁畴壁中的第一磁畴壁和第二磁畴壁，所述第一磁畴壁和所述字线中的第一字线连接，所述第二磁畴壁和所述字线中的第二字线连接，所述第一字线和所述第二字线不同。
15.根据权利要求14所述的半导体结构的制作方法，其特征在于，形成磁存储单元，包括：形成磁存储单元，还包括：
形成绝缘层，所述绝缘层填充所述第一磁畴壁和所述第二磁畴壁之间的间隙，所述绝缘层覆盖所述磁轨的顶面；
于所述绝缘层上形成第二写入导线，所述第二写入导线沿第二方向在所述磁轨的上方延伸；
形成磁性隧道结，所述磁性隧道结设置在所述第二写入导线上，所述磁性隧道结在所述衬底上形成的投影覆盖所述磁轨在所述衬底上形成的投影；
形成选择器，所述选择器覆盖所述磁性隧道结的顶面；
形成第一写入导线，所述第一写入导线沿第一方向在所述磁性隧道结的上方延伸，所述第一写入导线覆盖所述选择器的部分顶面。
16.根据权利要求15所述的半导体结构的制作方法，其特征在于，形成磁性隧道结，包括：
形成层叠结构，所述层叠结构包括依次设置在所述第二写入导线上的第一磁材料层、非磁材料层和第二磁材料层；
图案化所述层叠结构，被保留的所述层叠结构形成所述磁性隧道结，沿远离所述磁轨的方向，所述磁性隧道结包括依次设置的磁自由层、非磁间隔层和磁参考层。
CN202210688655.7A 2022-06-17 2022-06-17 半导体结构及其制作方法 Pending CN115064565A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210688655.7A CN115064565A (zh) 2022-06-17 2022-06-17 半导体结构及其制作方法
US18/151,525 US20230413578A1 (en) 2022-06-17 2023-01-09 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210688655.7A CN115064565A (zh) 2022-06-17 2022-06-17 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115064565A true CN115064565A (zh) 2022-09-16

Family

ID=83202872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210688655.7A Pending CN115064565A (zh) 2022-06-17 2022-06-17 半导体结构及其制作方法

Country Status (2)

Country Link
US (1) US20230413578A1 (zh)
CN (1) CN115064565A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024108879A1 (zh) * 2022-11-22 2024-05-30 长鑫存储技术有限公司 存储器、存储器的读写方法和制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024108879A1 (zh) * 2022-11-22 2024-05-30 长鑫存储技术有限公司 存储器、存储器的读写方法和制造方法

Also Published As

Publication number Publication date
US20230413578A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
JP5468262B2 (ja) 磁気抵抗トンネル接合素子およびｍｒａｍへのその適用
JP5127861B2 (ja) 磁気メモリ
JP4668173B2 (ja) Ｍｒａｍアーキテクチャ、ならびに該アーキテクチャを利用してｍｒａｍメモリを製造する方法およびシステム
JP5607023B2 (ja) 多数の垂直磁区を含む磁気トンネル接合セル
JP4555780B2 (ja) 高密度及び高プログラミング効率のｍｒａｍ設計
US9165628B2 (en) Semiconductor memory device
US9312476B2 (en) Magnetic memory
KR20020066987A (ko) 비휘발성 자기 저장 장치
TWI699758B (zh) 磁性記憶體
US6630703B2 (en) Magnetoresistive memory cell configuration and method for its production
CN110911547A (zh) 磁存储装置及其制造方法
CN109768064A (zh) 包括磁性随机存取存储器的半导体装置
KR101242786B1 (ko) 메모리 셀, 메모리 회로, 자기 메모리 셀을 자기장으로부터 차폐하는 방법 및 복수의 자기 메모리 셀을 각각의 자기장으로부터 차폐하는 방법
TW202245303A (zh) 半導體裝置
CN115064565A (zh) 半导体结构及其制作方法
JP2004273918A (ja) 磁気ランダムアクセスメモリおよびその製造方法
JP2004179489A (ja) 磁気半導体記憶装置
KR20220098692A (ko) 메모리 디바이스 및 그 제조 방법
US6605837B2 (en) Memory cell configuration and production method
US6882564B2 (en) Magnetic memory device having magnetic circuit and method of manufacture thereof
JP2021141250A (ja) 磁気メモリ
TWI804064B (zh) 磁陣列及磁陣列的製造方法
CN116347896B (zh) 半导体结构、存储器及其制作方法、电子设备
WO2024108879A1 (zh) 存储器、存储器的读写方法和制造方法
EP4156275A1 (en) 1-bit 3-terminal racetrack array with integrated magnetic tunnel junction (mtj)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination