CN115064495A - 一种半导体结构的制作方法及其结构 - Google Patents

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构的制作方法及其结构，其中，半导体结构的制作方法包括：提供基底，基底包括沿第一方向和第二方向阵列排布的半导体通道，且相邻的半导体通道之间露出部分基底；形成金属层，金属层位于半导体通道的侧壁，且还位于相邻的半导体通道之间露出的基底的表面；采用金属硅化物工艺将部分半导体通道及相邻的半导体通道之间露出的基底转换为位线，位线沿第一方向贯穿半导体通道，至少可以降低形成位线的难度。

Description

一种半导体结构的制作方法及其结构

技术领域

本公开实施例涉及半导体领域，特别涉及一种半导体结构的制作方法及其结构。

背景技术

存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(Random Access Memory，RAM)可分为动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)与静态随机存取存储器(Static Random-Access Memory，SRAM)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。

存储单元通常包括电容器和晶体管，晶体管的漏极与位线相连、源极与电容器相连，电容器包括电容接触结构和电容，存储单元的字线能够控制晶体管的沟道区的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

然而目前存在难以形成连成线的位线的问题。

发明内容

本公开实施例提供一种半导体结构的制作方法及其结构，至少有利于降低形成连成线的位线的工艺难度。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制作方法及其结构，包括：提供基底，所述基底包括沿第一方向和第二方向阵列排布的半导体通道，且相邻的所述半导体通道之间露出部分所述基底；形成金属层，所述金属层位于所述半导体通道的侧壁，且还位于相邻的所述半导体通道之间露出的所述基底的表面，所述金属层的顶面与所述半导体通道的侧壁之间的夹角小于或等于90°；采用金属硅化物工艺将部分所述半导体通道及相邻的所述半导体通道之间露出的所述基底转换为位线，所述位线沿所述第一方向贯穿所述半导体通道。

在一些实施例中，形成所述金属层的步骤包括：形成凹槽，所述凹槽位于相邻的所述半导体通道之间露出的所述基底的表面；形成所述金属层，所述金属层位于所述凹槽的侧壁及底面。

在一些实施例中，形成所述凹槽的步骤包括：形成牺牲层，所述牺牲层位于沿所述第一方向间隔排布于相邻的所述半导体通道之间露出的所述基底的表面；形成侧墙层，所述侧墙层位于所述半导体通道的侧壁及部分所述牺牲层的顶面；刻蚀所述牺牲层，以形成所述凹槽。

在一些实施例中，形成所述牺牲层的方法包括：采用反向选择性沉积的方式在相邻的所述半导体通道之间露出的所述基底的表面形成所述牺牲层。

在一些实施例中，形成所述侧墙层的方法包括：热氧化所述半导体通道侧壁或者采用原子层沉积的方式在所述半导体通道的侧壁形成沿所述第一方向间隔的所述侧墙层。

在一些实施例中，形成所述金属层的步骤包括：形成初始金属层，所述初始金属层覆盖所述半导体通道的整个侧壁，且还覆盖相邻的所述半导体通道之间露出的所述基底的表面；回刻所述初始金属层，去除部分所述半导体通道侧壁的所述初始金属层，剩余所述初始金属层作为所述金属层。

在一些实施例中，形成所述金属层后还包括：形成侧墙层，所述侧墙层覆盖所述金属层露出的所述半导体通道的侧壁。

在一些实施例中，形成所述金属层后形成所述侧墙层前还包括：形成扩散阻挡层，所述扩散阻挡层覆盖所述金属层的顶面及侧壁，且所述扩散阻挡层的顶面高于所述金属层的顶面或者与所述金属层的顶面齐平。

在一些实施例中，所述位线包括：金属半导体化合物层及位线金属层，形成所述位线的步骤包括：采用金属硅化物工艺将所述金属层的离子扩散至所述半导体通道内，以形成所述金属半导体化合物层；形成位线金属层，所述位线金属层覆盖所述金属层的表面及侧壁。

在一些实施例中，所述金属硅化物工艺包括：采用热退火工艺以使所述金属层的金属离子扩散至所述半导体通道内，以形成所述金属半导体化合物层，所述热退火工艺的工艺温度为：400℃～1000℃。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：基底，所述基底包括沿第一方向和第二方向阵列排布的半导体通道；位线，所述位线沿第一方向贯穿所述半导体通道，且相邻的所述半导体通道之间还露出部分所述位线的表面。

在一些实施例中，所述位线包括：金属半导体化合物层，所述金属半导体化合物层沿第一方向贯穿所述半导体通道，且相邻的所述半导体通道之间还露出部分所述金属半导体化合物层；位线金属层，所述位线金属层位于沿第一方向间隔排布的所述半导体通道之间，且与所述相邻的所述半导体通道电连接。

在一些实施例中，所述位线还包括：金属层，所述金属层覆盖沿第一方向间隔的所述半导体通道正对的侧壁，且还覆盖所述金属半导体化合物层的顶面；扩散阻挡层，所述扩散阻挡层位于所述金属层的表面，且位于所述金属层与所述位线金属层之间。

在一些实施例中，在垂直于所述基底表面的方向上，所述半导体通道暴露的所述金属半导体化合物层的厚度为6～20nm。

在一些实施例中，所述金属层顶面与所述半导体通道侧壁之间的夹角小于或等于90°。

本公开实施例提供的技术方案至少具有以下优点：通过在相邻的半导体通道之间形成金属层，并通过采用金属硅化物工艺将部分半导体通道及相邻半导体通道之间露出的基底转换为位线，从而可以降低位线的电阻，且还可以降低形成位线的工艺难度，通过形成在半导体通道之间的金属层可以便于将半导体通道转换为位线，从而更易形成沿第一方向连通的位线。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图8为本公开一实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图；

图9至图14为本公开另一实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图。

具体实施方式

由背景技术可知，目前通过半导体硅化物工艺形成位线的方法通常为以下两种：方式一，通过在半导体通道之间形成金属层，通过金属硅化物将半导体通道暴露的基底及半导体通道底面的基底转换为位线；方式二，通过在半导体通道之间形成朝向基底内凹陷的碗状凹槽，并通过在碗状凹槽内形成金属层，并通过金属硅化物工艺的方式将位于半导体通道底面的基底转换为位线。

然而，方式一金属离子扩散的所需的距离太大，通过方式一难以形成连成线的位线；方式二在碗状凹槽内难以填充金属，存在填充间隙的问题，会影响后续形成位线。

本公开实施例通过在半导体通道暴露的基底表面形成金属层，并通过将部分半导体通道及部分被相邻半导体通道暴露的基底转换为位线，既容易形成沿第一方向贯穿半导体通道的位线，又便于填充金属以形成金属层，进而可以降低半导体结构制作方法的工艺难度。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。

图1至图8为本公开实施例提供的半导体结构的制作步骤对应的结构示意图。

参考图1至图3，半导体结构的制作方法包括：提供基底100，基底100包括沿第一方向X和第二方向Y阵列排布的半导体通道110，且相邻的半导体通道110之间露出部分基底100。

具体的，参考图1，提供基底100，并图形化基底100以形成沿第二方向Y间隔的初始半导体通道111。

在一些实施例中，基底100的材料可以是硅、锗或者锗化硅等材料，且还可以在基底100的材料中进行掺杂，以基底100的材料是硅为例，在基底100中掺杂微量的三价元素，例如：硼、铟、镓或铝等，从而可以形成P型基底；同理，在基底100中掺杂微量的五价元素，例如：磷、锑、砷等，从而可以形成N型基底，基底100掺杂元素的选择可以根据实际的需求及产品性能等方面进行考量，本公开不对基底100的材料及掺杂的元素进行限制。

在一些实施例中，可以通过自对准双重图形技术(Self-aligned DoublePatterning，SADP)工艺形成初始半导体通道111，在另一些实施例中，还可以通过自对准四重图形技术(Self-aligned Quadruple Patterning，简称SAQP)工艺形成初始半导体通道111。通过SADP或者SAQP技术可以使形成的初始半导体通道111的图形更精确。

参考图2，形成隔离结构120，隔离结构120填充满相邻初始半导体通道111之间的间隙，通过形成隔离结构120用于隔离相邻的初始半导体通道111。

在一些实施例中，形成隔离结构120的方法可以包括：填充隔离结构120的材料至相邻初始半导体通道111之间，直至隔离结构120的顶面与初始半导体通道111的顶面齐平。在另一些实施例中，填充隔离结构120的材料时，形成的隔离结构120还覆盖部分初始半导体通道111的顶面，通过平坦化去除部分隔离结构120，直至隔离结构120的顶面与初始半导体通道111的顶面齐平。

参考图3，图形化初始半导体通道111，以形成半导体通道110。隔离结构120将相邻的半导体通道110隔开，从而避免相邻半导体通道110之间相互干扰，从而可以提高半导体结构的可靠性。

参考图4至图8，形成金属层130，金属层130位于半导体通道110的侧壁，且还位于相邻的半导体通道110之间露出的基底100的表面，金属层130的顶面与半导体通道110的侧壁之间的夹角小于或等于90°；采用金属硅化物工艺将部分半导体通道110及相邻的半导体通道110之间露出的基底100转换为位线140，位线140沿所第一方向X贯穿半导体通道110。

具体的，参考图4，形成牺牲层150，牺牲层150位于沿第一方向X间隔排布于相邻的半导体通道110之间露出的基底100的表面，通过形成牺牲层150为后续形成凹槽提供工艺基础，且为后续形成金属层提供工艺基础，且通过控制牺牲层150在沿垂直于基底100表面方向上的厚度，可以控制后续形成的金属层130的厚度。

在一些实施例中，牺牲层150的材料可以是氮化硅或者氧化硅等绝缘材料，牺牲层150的材料可以与隔离结构120的材料不同，从而避免在后续刻蚀去除牺牲层150的时候去除部分隔离结构120。

在一些实施例中，形成牺牲层150的方法可以包括：采用反向选择性沉积(RTSreverse topology selectivity)的方式在相邻的半导体通道110之间露出的基底100表面形成牺牲层150；在另一些实施例中，形成牺牲层150的方法也可以包括：形成初始牺牲层，初始牺牲层的顶面与半导体通道的顶面齐平；刻蚀初始牺牲层，剩余初始牺牲层作为牺牲层150。通过反向选择性沉积可以控制牺牲层的材料沉积在基底100与半导体通道110围成的凹陷底面，而不会沉积在凹陷侧壁，从而可以避免牺牲层150的材料附着在半导体通道110的侧壁，避免后续刻蚀过程对半导体通道110造成损伤；通过形成初始牺牲层，再刻蚀的方法形成位于沿第一方向X间隔排布于相邻的半导体通道110之间的牺牲层150可以较好的控制牺牲层150的厚度。

参考图5，形成侧墙层160，侧墙层160位于半导体通道110的侧壁及部分牺牲层150的顶面，通过形成侧墙层160可以避免后续在金属硅化物工艺的过程中避免半导体通道110被过度转换，通过形成侧墙层160可以将部分半导体通道110进行保护，从而可以避免这部分被覆盖的半导体通道110被转换为位线。

在一些实施例中，形成侧墙层160的方法可以包括：热氧化半导体通道110侧壁或者采用原子层沉积的方式在半导体通道110的侧壁形成沿第一方向X间隔的侧墙层160。通过热氧化半导体通道110侧壁的方法可以形成较为致密的氧化层，侧墙层160还可以作为半导体结构的栅介质层；通过原子层沉积的方式可以较好的控制侧墙层160沿第一方向X的宽度，且形成的侧墙层160均匀性较好。

在一些实施例中，侧墙层160还位于半导体通道110的顶面，通过形成位于半导体通道110顶面的侧墙层160可以将半导体通道110保护起来，从而可以避免半导体通道110在后续的工艺步骤中受到影响，从而提高半导体结构的可靠性。

参考图6，刻蚀牺牲层150(参考图5)，以形成凹槽170，凹槽170位于相邻的半导体通道110之间露出的基底100的表面。通过形成位于基底100表面的凹槽170可以便于后续形成金属层，且凹槽170的顶面与半导体通道110的侧壁存在夹角，故在后续形成金属层的过程中易于填充金属，从而可以不用刻意寻找填充间隙能力好的金属材料，从而可以降低形成金属层的难度。

在一些实施例中，凹槽170的顶面与半导体通道110的侧壁之间的夹角小于或等于90°，可以理解的是，凹槽170是通过刻蚀牺牲层150形成的，故在将牺牲层150完全刻蚀掉的前提下，凹槽170的顶面与半导体通道110的侧壁之间的夹角与牺牲层150的顶面与半导体通道110的侧壁之间的夹角相等，通过控制牺牲层150的顶面及刻蚀过程可以控制凹槽170的顶面与半导体通道110之间夹角。通过控制凹槽170的顶面与半导体通道110的侧壁之间的夹角小于或等于90°可以使得后续在形成金属层的时候便于在凹槽170内填充金属，改善金属层与半导体通道110之间的缝隙问题。

参考图7及图8，图8为图7椭圆形内的结构放大示意图。

形成金属层130，金属层130位于凹槽170的侧壁及底面，通过形成金属层130为后续形成金属半导体化合物层141提供基础，通过将金属层130的金属离子扩散至半导体通道110内以形成金属半导体化合物层141。

在一些实施例中，金属层130的顶面与半导体通道110的侧壁之间的夹角小于或等于90°，通过控制金属层130的顶面与半导体通道110的侧壁之间的夹角小于或等于90°可以减少金属层130与半导体通道110之间的间隙，从而在后续金属硅化物工艺的过程中便于金属离子的扩散。

形成金属层130后形成位线140，在一些实施例中，位线140包括金属半导体化合物层141及位线金属层142，形成位线140的步骤可以包括：采用金属硅化物工艺将金属层130的离子扩散至半导体通道110内，以形成金属半导体化合物层141；形成位线金属层142，位线金属层142覆盖金属层130的表面及侧壁。在另一些实施例中，位线可以仅包括金属半导体化合物层141。通过金属硅化物工艺可以降低形成的位线140与半导体通道110的接触电阻，且通过形成位线金属层142可以使位线140通过基底100表面进行导通，从而可以提高位线140导通的可靠性，且通过位线金属层142可以降低位线140的电阻，提高位线140的传导速度。

在一些实施例中，金属硅化物工艺包括：采用热退火工艺以使金属层130的金属离子扩散至半导体通道110内，以形成金属半导体化合物层141，热退火工艺的工艺温度为：400℃～1000℃。可以理解的是，当热退火工艺的工艺温度小于400℃时，金属离子扩散至半导体通道内的效果不佳，当热退火工艺的工艺温度大于1000℃时，形成的金属半导体化合物层141不稳定，导致部分金属半导体化合物层141还原成半导体材料，可能会影响形成的位线140的可靠性。

在一些实施例中，形成位线金属层142前还包括：形成扩散阻挡层180，扩散阻挡层180位于金属层130的侧壁及顶面，通过形成扩散阻挡层180避免位线金属层142的金属离子扩散至半导体通道110内，避免污染半导体通道110。

在一些实施例中，扩散阻挡层180及位线金属层142与金属层130在同一步内形成，可以在金属硅化物工艺之前先将扩散阻挡层180、位线金属层142及金属层130形成好，然后再采用金属规划物工艺形成金属半导体化合物层141；在另一些实施例中，可以先形成金属层，然后采用金属硅化物工艺形成金属半导体化合物层，形成金属半导体化合物层之后再形成扩散阻挡层及位线金属层；在又一些实施例中，可以先形成金属层，然后采用金属硅化物工艺形成金属半导体化合物层，形成金属半导体化合物层之后去除金属层，并形成位线金属层。

在一些实施例中，通过在金属硅化物工艺之后保留金属层130可以提高半导体通道110与位线金属层142连接紧密性，金属层130可以作为接触粘接层，从而提高半导体结构的可靠性。

在一些实施例中，侧墙层160还覆盖部分扩散阻挡层180，通过覆盖部分扩散阻挡层180的侧墙层160、扩散阻挡层180及基底100围成的限位空间，从而可以避免形成金属半导体化合物层141的过程中金属层130流动，提高形成的金属半导体化合物层141的可靠性。

在另一些实施例中，侧墙层在基底表面上的投影与扩散阻挡层在基底表面内的投影间隔，或者侧墙层朝向扩散阻挡层的侧壁与扩散阻挡层朝向侧墙层的侧壁齐平，或者侧墙层在基底表面上的投影与位线金属层在基底表面内的投影部分重合。

在一些实施例中，位线金属层142被金属半导体化合物层141包裹，从而可以提高位线金属层142与金属半导体化合物层141的接触面积，从而可以降低位线金属层142与金属半导体化合物层141的接触电阻。

在一些实施例中，金属层130的材料可以是钼、钨、镍、钴、钛或者铂等金属，以钛金属为例，以半导体通道为硅为例，金属半导体化合层的材料为硅化钛，硅化钛的肖特基势垒较低，具有更低的接触面电阻，且只需要一次退火，可以减少工艺时长，节约成本。

在一些实施例中，扩散阻挡层180的材料可以是氮化钛或者氮化钽等，通过扩散阻挡层180还可以避免在退火工艺的时候金属层130流动。

在一些实施例中，位线金属层142的材料可以是钨金属或者铜金属等。

本公开实施例形成的金属半导体化合物层141相较于上述方式一形成的金属半导体化合物层141而言形成的金属半导体化合物层141较薄，通过形成较薄的金属半导体化合物层141可以提高金属半导体化合物层141的热稳定性，从而提高半导体结构的可靠性。

本公开实施例通过先形成牺牲层150，并将牺牲层150所占的空间作为后续形成金属层130的空间，通过形成牺牲层150的方式可以便于控制形成的金属层130在垂直于基底100表面的方向上的厚度，再通过金属硅化物工艺将金属层130的金属离子扩散至半导体通道110及基底100内以形成位线140，从而使得金属离子需要扩散的距离为半导体通道110在第一方向X上的宽度，减少位线140连成线的难度，且可以避免形成金属层130时的填充间隙。

本公开另一实施例还提供另一种半导体结构的制作方法，该半导体结构的制作方法与前述实施例大致相同，主要区别包括：本公开实施例并不形成牺牲层。以下将结合附图对本公开另一实施例提供的半导体结构的制作方法进行说明，需要说明的是前述实施例相同或相应的部分，可参考前述实施例的相应说明，以下将不做赘述。

参考图9，提供基底200，基底包括沿第一方向X和第二方向Y阵列排布的半导体通道210，且相邻的半导体通道210之间露出部分基底200。

在一些实施例中，还包括：形成沿第一方向X间隔排布，沿第二方向Y填充于相邻半导体通道210之间的隔离结构220。

参考图10，形成金属层230，金属层230位于半导体通道210的侧壁，且还位于相邻的半导体通道210之间露出的基底200的表面。在一些实施例中，形成金属层230的步骤包括：形成初始金属层，初始金属层覆盖半导体通道210的整个侧壁，且还覆盖相邻的半导体通道210之间露出的基底200的表面；回刻初始金属层，去除部分半导体通道侧壁的初始金属层，剩余初始金属层作为金属层230。通过直接在半导体通道210的侧壁上形成金属层230相较于上述形成牺牲层的实施例可以减少半导体结构制作方法的工艺步骤，从而可以降低整个半导体结构的制作方法的工艺时长。

参考图11，图11为图10虚线框内的局部放大示意图。

在一些实施例中，形成金属层230后还包括：形成扩散阻挡层280，扩散阻挡层280覆盖金属层230的顶面及侧壁，且扩散阻挡层280的顶面高于金属层230的顶面或者与金属层230的顶面齐平。通过形成扩散阻挡层280可以避免后续进行金属硅化物工艺的过程中，位线金属层的金属离子扩散至半导体通道210内，从而提高形成的半导体结构的可靠性。

在一些实施例中，形成扩散阻挡层280之后，还包括：形成位线金属层242，位线金属层242覆盖扩散阻挡层280的侧壁，且位线金属层242的顶面与扩散阻挡层280的顶面齐平或者位线金属层242的顶面低于扩散阻挡层280的顶面。

需要说明的是，上述的齐平可以指代位线金属层242的顶面与扩散阻挡层280的顶面完全齐平，或者位线金属层242的顶面与扩散阻挡层280的顶面之间的高度差在误差允许的范围内也可以视为位线金属层242的顶面与扩散阻挡层280的顶面齐平。

参考图12，形成金属层230后还可以包括：形成侧墙层260，侧墙层260覆盖金属层230露出的半导体通道210的侧壁。通过形成侧墙层260可以避免后续在金属硅化物工艺的过程中，金属层230在高温下流动，导致部分过多半导体通道210转换成位线240，形成侧墙层260还可以避免位线金属层242的金属离子扩散至半导体通道210内。

参考图13及图14，图14为图13虚线圈内的局部放大示意图。

具体的，金属硅化物工艺将部分半导体通道210及相邻的半导体通道210之间露出的基底200转换为位线240，位线240沿第一方向X贯穿半导体通道210。在一些实施例中，位线240包括金属半导体化合物层241及位线金属层242，形成位线240的步骤可以包括：采用金属硅化物工艺将金属层230的离子扩散至半导体通道210内，以形成金属半导体化合物层241；形成位线金属层242，位线金属层242覆盖金属层230的表面及侧壁。通过金属硅化物工艺可以降低形成的位线240与半导体通道210的接触电阻，且通过形成位线金属层242可以使位线240通过基底200表面进行导通，从而可以提高位线240导通的可靠性，且通过位线金属层242可以降低位线240的电阻，提高位线240的传导速度。

在另一些实施例中，位线可以仅包括金属半导体化合物层。故在采用金属硅化物工艺将金属层的离子扩散至半导体通道内，以形成金属半导体化合物层后还包括：去除金属层。

在一些实施例中，位线金属层242可以在形成金属层230的同步形成位线金属层；在另一些实施例中，位线金属层可以在形成金属半导体化合物层之后形成。

在一些实施例中，金属硅化物工艺包括：采用热退火工艺以使金属层230的金属离子扩散至半导体通道210内，以形成金属半导体化合物层241，热退火工艺的工艺温度为：400℃～1000℃。可以理解的是，当热退火工艺的工艺温度小于400℃时，金属离子扩散至半导体通道内的效果不佳，当热退火工艺的工艺温度大于1000℃时，形成的金属半导体化合物层241不稳定，导致部分金属半导体化合物层还原成半导体材料，可能会影响形成的位线240的可靠性。

本公开实施例通过先在半导体通道210之间形成金属层230，并刻蚀金属层230的方式控制金属层230在垂直于基底200表面方向上的厚度，再通过金属硅化物工艺形成位线240，通过直接形成金属层230的方式可以减少形成牺牲层的工艺步骤，从而减少整个半导体结构的制作方法的工艺时长。

本公开又一实施例还提供一种半导体结构，可以采用上述部分或者全部半导体结构的制作方法的步骤形成，以下将结合附图对本公开又一实施例提供的半导体结构进行说明，需要说明的是前述实施例相同或相应的部分，可参考前述实施例的相应说明，以下将不做赘述。

参考图7及图8，半导体结构包括：基底100，基底100包括沿第一方向X和第二方向Y阵列排布的半导体通道110；位线140，位线140沿第一方向X贯穿半导体通道110，且相邻的半导体通道110之间还露出部分位线140的表面。

通过形成沿第一方向X贯穿半导体通道110的位线140可以形成沿第一方向X连成线的位线140，从而可以保证位线140信号传导能力。

在一些实施例中，位线140包括：金属半导体化合物层141，金属半导体化合物层141沿第一方向X贯穿半导体通道110，且相邻的半导体通道110之间还露出部分金属半导体化合物层141；位线金属层142，位线金属层142位于沿第一方向X间隔排布的半导体通道110之间，且与相邻的半导体通道110电连接。通过形成金属半导体化合物层141可以降低位线140与基底100之间的接触电阻，通过形成位线金属层142可以降低位线140自身的电阻，提高位线140的信号传递的速度。

在一些实施例中，半导体结构还包括：金属层130，金属层130覆盖沿第一方向X间隔的半导体通道110正对的侧壁，且还覆盖金属半导体化合物层141的顶面；扩散阻挡层180，扩散阻挡层180位于金属层130的表面，且位于金属层130与位线金属层142之间。金属层130可以用于提高位线金属层142与金属半导体化合物层141之间连接的紧密性，扩散阻挡层180用于避免位线金属层142的金属离子扩散至金属半导体化合物层141内，通过设置金属层130与扩散阻挡层180可以提高半导体结构的可靠性。

在一些实施例中，金属层130顶面与半导体通道110侧壁之间的夹角小于或等于90°。通过设置金属层130顶面与半导体通道110侧壁之间的夹角小于或等于90°可以减少金属层130与金属半导体化合物层141之间的间隙，从而可以提高金属层130与金属半导体化合物层141连接的可靠性。

在一些实施例中，在垂直于基底100表面的方向上，半导体通道110暴露的金属半导体化合物层141的厚度为6～20nm。通过设置薄层的金属半导体化合物层141可以提高金属半导体化合物层141的热稳定性。

在一些实施例中，第一方向X上，金属半导体化合物层141的宽度大于或等于半导体通道110的宽度，通过金属半导体化合物层141的宽度大于或等于半导体通道110的宽度以形成贯穿半导体通道110的位线140。

可以理解的是，离子扩散是相互的，在形成金属半导体化合物层141的过程中，金属离子扩散至半导体通道110内，部分半导体通道110内的半导体离子扩散至金属层130内，故金属半导体化合物层141的宽度大于半导体通道110的宽度；然而，在一些实施例中，扩散至金属层130内的半导体离子远远小于扩散至半导体通道110内的金属离子，这部分扩散至金属层130内的半导体离子被忽略不及，因此可以视为金属半导体化合物层141的宽度等于半导体通道110的宽度。

在一些实施例中，半导体结构还包括隔离结构120，隔离结构120沿第二方向Y填充于相邻的半导体通道110之间，且隔离结构120还沿第一方向X间隔排布。隔离结构120用于隔离相邻的半导体通道110。

在一些实施例中，半导体结构还包括：侧墙层160，侧墙层160覆盖于半导体通道110的侧壁，且侧墙层160的底面与金属层130的顶面接触。通过设置侧墙层160可以作为栅介质层。

本公开实施例通过提供一种半导体结构包括：基底100及阵列排布的半导体通道110；位线140，贯穿半导体通道110的位线140，通过形成贯穿半导体通道110的位线140从而可以形成在第一方向X连成线的位线140。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种半导体结构的制作方法，其特征在于，包括：

提供基底，所述基底包括沿第一方向和第二方向阵列排布的半导体通道，且相邻的所述半导体通道之间露出部分所述基底；

形成金属层，所述金属层位于所述半导体通道的侧壁，且还位于相邻的所述半导体通道之间露出的所述基底的表面，所述金属层的顶面与所述半导体通道的侧壁之间的夹角小于或等于90°；

采用金属硅化物工艺将部分所述半导体通道及相邻的所述半导体通道之间露出的所述基底转换为位线，所述位线沿所述第一方向贯穿所述半导体通道。

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述金属层的步骤包括：形成凹槽，所述凹槽位于相邻的所述半导体通道之间露出的所述基底的表面；

形成所述金属层，所述金属层位于所述凹槽的侧壁及底面。

3.根据权利要求2所述的半导体结构的制作方法，其特征在于，形成所述凹槽的步骤包括：形成牺牲层，所述牺牲层位于沿所述第一方向间隔排布于相邻的所述半导体通道之间露出的所述基底的表面；

形成侧墙层，所述侧墙层位于所述半导体通道的侧壁及部分所述牺牲层的顶面；

刻蚀所述牺牲层，以形成所述凹槽。

4.根据权利要求3所述的半导体结构的制作方法，其特征在于，形成所述牺牲层的方法包括：采用反向选择性沉积的方式在相邻的所述半导体通道之间露出的所述基底的表面形成所述牺牲层。

5.根据权利要求3所述的半导体结构的制作方法，其特征在于，形成所述侧墙层的方法包括：热氧化所述半导体通道侧壁或者采用原子层沉积的方式在所述半导体通道的侧壁形成沿所述第一方向间隔的所述侧墙层。

6.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述金属层的步骤包括：形成初始金属层，所述初始金属层覆盖所述半导体通道的整个侧壁，且还覆盖相邻的所述半导体通道之间露出的所述基底的表面；

回刻所述初始金属层，去除部分所述半导体通道侧壁的所述初始金属层，剩余所述初始金属层作为所述金属层。

7.根据权利要求6所述的半导体结构的制作方法，其特征在于，形成所述金属层后还包括：

形成侧墙层，所述侧墙层覆盖所述金属层露出的所述半导体通道的侧壁。

8.根据权利要求7所述的半导体结构的制作方法，其特征在于，形成所述金属层后形成所述侧墙层前还包括：形成扩散阻挡层，所述扩散阻挡层覆盖所述金属层的顶面及侧壁，且所述扩散阻挡层的顶面高于所述金属层的顶面或者与所述金属层的顶面齐平。

9.根据权利要求2或6所述的半导体结构的制作方法，其特征在于，所述位线包括：金属半导体化合物层及位线金属层，形成所述位线的步骤包括：

采用金属硅化物工艺将所述金属层的离子扩散至所述半导体通道内，以形成所述金属半导体化合物层；

形成位线金属层，所述位线金属层覆盖所述金属层的表面及侧壁。

10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述金属硅化物工艺包括：采用热退火工艺以使所述金属层的金属离子扩散至所述半导体通道内，以形成所述金属半导体化合物层，所述热退火工艺的工艺温度为：400℃～1000℃。

11.一种半导体结构，其特征在于，包括：

基底，所述基底包括沿第一方向和第二方向阵列排布的半导体通道；

位线，所述位线沿第一方向贯穿所述半导体通道，且相邻的所述半导体通道之间还露出部分所述位线的表面。

12.根据权利要求11所述的半导体结构，其特征在于，所述位线包括：金属半导体化合物层，所述金属半导体化合物层沿第一方向贯穿所述半导体通道，且相邻的所述半导体通道之间还露出部分所述金属半导体化合物层；

位线金属层，所述位线金属层位于沿第一方向间隔排布的所述半导体通道之间，且与所述相邻的所述半导体通道电连接。

13.根据权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括：金属层，所述金属层覆盖沿第一方向间隔的所述半导体通道正对的侧壁，且还覆盖所述金属半导体化合物层的顶面；

扩散阻挡层，所述扩散阻挡层位于所述金属层的表面，且位于所述金属层与所述位线金属层之间。

14.根据权利要求13所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述半导体通道暴露的所述金属半导体化合物层的厚度为6～20nm。

15.根据权利要求13所述的半导体结构，其特征在于，所述金属层顶面与所述半导体通道侧壁之间的夹角小于或等于90°。

Images