CN115050798A - 一种阵列基板及其制作方法、显示面板 - Google Patents
一种阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN115050798A CN115050798A CN202210705062.7A CN202210705062A CN115050798A CN 115050798 A CN115050798 A CN 115050798A CN 202210705062 A CN202210705062 A CN 202210705062A CN 115050798 A CN115050798 A CN 115050798A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove structure
- pixels
- sub
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制作方法、显示面板。所述阵列基板包括:衬底、依次叠设于所述衬底上的薄膜晶体管层、平坦层以及发光器件层,所述发光器件层包括多个像素单元,每一所述像素单元包括多个子像素,所述平坦层上位于同一所述像素单元的任意相邻两个所述子像素之间的区域开设有凹槽结构。根据本发明实施例的阵列基板,通过在平坦层上位于同一像素单元的任意相邻两个子像素之间的区域开设凹槽结构,可以利用凹槽结构使得沉积在其上的阳极材料的实际长度增加,从而有利于该部分的阳极材料的充分刻蚀,从而改善由于相邻子像素之间的阳极材料刻蚀不充分而导致的短路不良。
Description
技术领域
本发明涉及显示技术领域,具体涉及一种阵列基板及其制作方法、显示面板。
背景技术
随着显示技术的发展,OLED(Organic Light-Emitting Diode,有机发光二极管)作为新型显示器件,得到了越来越广泛的应用。在OLED器件微显示结构中,包括阴极、阳极以及位于阴极和阳极之间的利于空穴传输、电子传输等的功能结构膜层,由于相邻子像素之间的阳极间距较小,容易出现刻蚀残留,发生短路不良,从而影响显示效果。
发明内容
有鉴于此,本发明提供一种阵列基板及其制作方法、显示面板,能够解决相关技术中相邻子像素之间容易发生短路不良,继而影响显示效果的问题。
为解决上述技术问题,本发明采用以下技术方案:
本发明一方面实施例提供了一种阵列基板,该阵列基板包括:
衬底、依次叠设于所述衬底上的薄膜晶体管层、平坦层以及发光器件层,所述发光器件层包括多个像素单元,每一所述像素单元包括多个子像素,所述平坦层上位于同一所述像素单元的任意相邻两个所述子像素之间的区域开设有凹槽结构。
可选地,所述凹槽结构的底部呈波浪形。
可选地,所述凹槽结构通过对所述平坦层上位于同一所述像素单元的任意相邻两个所述子像素之间的区域采用半曝光工艺制备得到。
可选地,所述子像素包括依次叠设于所述平坦层上的阳极、发光层以及阴极。
本发明另一方面实施例提供了一种阵列基板的制作方法,该方法包括:
提供一衬底,形成位于所述衬底上的薄膜晶体管层,以及形成位于所述薄膜晶体管层上的平坦层;
在所述平坦层上形成凹槽结构,所述凹槽位于同一像素单元的任意相邻两个所述子像素之间的区域。
可选地,所述在所述平坦层上形成凹槽结构包括:
对所述平坦层上位于同一像素单元的任意相邻两个所述子像素之间的区域采用半曝光工艺处理,得到所述凹槽结构。
可选地,所述在所述平坦层上形成凹槽结构之后,还包括:
在所述平坦层上沉积形成阳极层,对所述阳极层进行图案化处理,形成每一子像素的阳极。
可选地,所述对所述阳极层进行图案化处理包括:
对所述阳极层位于所述凹槽结构内的部分进行刻蚀。
可选地,所述凹槽结构的底部呈波浪形。
本发明上述技术方案的有益效果如下:
根据本发明实施例的阵列基板,通过在平坦层上位于同一像素单元的任意相邻两个子像素之间的区域开设凹槽结构,可以利用凹槽结构使得沉积在其上的阳极材料的实际长度增加,从而有利于该部分的阳极材料的充分刻蚀,从而改善由于相邻子像素之间的阳极材料刻蚀不充分而导致的短路不良。
附图说明
图1为本发明实施例提供的像素排布示意图;
图2为本发明实施例提供的ITO刻蚀残留的示意图;
图3为本发明实施例提供的凹槽结构的示意图;
图4为本发明实施例提供的一种阵列基板的制作方法的流程示意图;
图5为本发明实施例提供的形成凹槽结构的示意图;
图6为本发明实施例提供的对阳极层进行图案化处理的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
相关技术中,OLED显示产品中,底层ITO较厚,当ITO厚度大于1400埃米时,容易发生刻蚀残留,进而导致像素之间存在短路不良。
请参考图1和图2,图1为本发明实施例提供的像素排布示意图,图2为本发明实施例提供的ITO刻蚀残留的示意图。如图1和图2所示,基板包括透明区10和像素区,其中,透明区10不设置像素,像素区设置像素,一组像素包括红色子像素22、绿色子像素23、蓝色子像素24和白色子像素21,在同一组像素中,相邻两个子像素之间的间距L1、L2较小,则在刻蚀ITO时,在相邻子像素之间容易存在刻蚀残留30,刻蚀残留30是由于对ITO的刻蚀不充分而产生的,从而使得相邻的子像素容易存在短路风险。
目前,改善短路不良的一种方案是通过降低ITO厚度来实现,但是由于像素结构要求,ITO的厚度难以降低太多;改善短路不良的另一种方案是增加相邻两个子像素之间的间距L1、L2,但是这将导致像素排布密度降低,产品显示效果下降。
由此,请参考图3,图3为本发明实施例提供的凹槽结构的示意图。如图3所示,本发明一方面实施例提供了一种阵列基板,该阵列基板包括衬底31、依次叠设于衬底31之上的薄膜晶体管层32、平坦层33以及发光器件层,也就是说,薄膜晶体管层32位于衬底的一侧,而平坦层33则位于薄膜晶体管层32远离衬底31的一侧,发光器件层则位于平坦层33远离衬底31的一侧。其中,薄膜晶体管层32可以包括多个薄膜晶体管,多个薄膜晶体管可以呈阵列分布;平坦层33可以采用树脂等材料制作;发光器件层则包括多个像素单元,多个像素单元可以呈阵列分布,每一个像素单元可以包括多个子像素,可选地,发光器件层包括阳极层34;平坦层33的位于同一像素单元的任意相邻两个子像素之间的区域开设有凹槽结构35,也即,凹槽结构35位于同一个像素单元内的任意相邻两个子像素之间的间隔区域,凹槽结构35可以增加该相邻两个子像素之间的路径长度,从而使得在平坦层33上沉积ITO材料形成阳极层34时,可以使得在凹槽结构内的ITO材料的长度也相应增加,在后续刻蚀过程中,凹槽结构可以利于刻蚀充分,得到的各子像素的阳极之间的隔断效果较好,从而有效改善刻蚀残留导致的短路不良。
本发明实施例中,可选地,每一个像素单元可以包括红色子像素、绿色子像素和蓝色子像素。在一些实施例中,每一个像素单元还可以包括白色子像素。
本发明的一些实施例中,凹槽结构35的底部呈波浪形。波浪形的凹槽结构35可以较大程度的增加相邻两个子像素之间的路径长度,从而进一步降低刻蚀残留导致的短路风险,并且,波浪形的凹槽结构35可以使得刻蚀更加充分,波峰的隔断也使得刻蚀残留不容易互相连接形成短路。
本发明的另一些实施例中,所述凹槽结构通过对所述平坦层上位于同一所述像素单元的任意相邻两个所述子像素之间的区域采用半曝光工艺制备得到。也就是说,凹槽结构的深度小于平坦层的厚度,即不贯穿平坦层,从而确保平坦层对薄膜晶体管层的密封覆盖。在形成平坦层之后,即可对平坦层的同一像素单元的任意相邻两个子像素之间的区域进行半曝光,从而形成该凹槽结构。
本发明的一些实施例中,子像素包括依次叠设于所述平坦层上的阳极、发光层以及阴极。通过向阳极和阴极施加电压,即可驱动发光层发光。其中,各子像素的阳极互相隔开,即各子像素之间的阳极通过凹槽结构隔断,在平坦层上沉积阳极材料时,阳极材料也将沉积在凹槽结构内,而由于凹槽结构的存在,相较于未开设凹槽结构之前,可以增加阳极材料在相邻子像素之间的路径长度,从而,在刻蚀阳极材料形成阳极时,凹槽结构有利于其充分刻蚀,也降低了刻蚀残留导致的短路的风险。
总之,根据本发明实施例的阵列基板,通过在平坦层上位于同一像素单元的任意相邻两个子像素之间的区域开设凹槽结构,可以利用凹槽结构使得沉积在其上的阳极材料的实际长度增加,从而有利于该部分的阳极材料的充分刻蚀,从而改善由于相邻子像素之间的阳极材料刻蚀不充分而导致的短路不良。
请参考图4,图4为本发明实施例提供的一种阵列基板的制作方法的流程示意图。如图4所示,本发明另一方面实施例还提供了一种阵列基板的制作方法,该方法包括以下步骤:
步骤401:提供一衬底,形成位于所述衬底上的薄膜晶体管层,以及形成位于所述薄膜晶体管层上的平坦层;
步骤402:在所述平坦层上形成凹槽结构,所述凹槽位于同一像素单元的任意相邻两个所述子像素之间的区域。
本发明实施例中,通过在平坦层上位于同一像素单元的任意相邻两个子像素之间的区域开设凹槽结构,可以利用凹槽结构使得沉积在其上的阳极材料的实际长度增加,从而有利于该部分的阳极材料的充分刻蚀,从而改善由于相邻子像素之间的阳极材料刻蚀不充分而导致的短路不良。
其中,薄膜晶体管层可以包括多个薄膜晶体管,多个薄膜晶体管可以呈阵列分布。薄膜晶体管用于驱动发光器件发光。
本实施例中,凹槽结构的底部呈波浪形。波浪形的凹槽结构可以较大程度的增加相邻两个子像素之间的路径长度,从而进一步降低刻蚀残留导致的短路风险,并且,波浪形的凹槽结构可以使得刻蚀更加充分,波峰的隔断也使得刻蚀残留不容易互相连接形成短路。
本发明的一些实施例中,所述在所述平坦层上形成凹槽结构包括:
对所述平坦层上位于同一像素单元的任意相邻两个所述子像素之间的区域采用半曝光工艺处理,得到所述凹槽结构。
请参考图5,图5为本发明实施例提供的形成凹槽结构的示意图。本实施例中,凹槽结构35的深度小于平坦层33的厚度,即不贯穿平坦层33,从而确保平坦层33对薄膜晶体管层32的密封覆盖。在形成平坦层33之后,即可对平坦层33的同一像素单元的任意相邻两个子像素之间的区域进行半曝光,从而形成该凹槽结构35。其中,可选地,可以对不设置像素单元的区域进行曝光处理,以完全去除该部分而形成透明区36,即透明区36不设置像素单元。
本发明的另一些实施例中,所述在所述平坦层上形成凹槽结构之后,还包括:
在所述平坦层上沉积形成阳极层,对所述阳极层进行图案化处理,形成每一子像素的阳极。
可选地,所述对所述阳极层进行图案化处理包括:
对所述阳极层位于所述凹槽结构内的部分进行刻蚀。
请参考图6,图6为本发明实施例提供的对阳极层进行图案化处理的流程示意图。如图6所示,本实施例中,在形成平坦层33以及平坦层33上的凹槽结构35之后,可以在平坦层35上沉积阳极层34,阳极层34可以采用ITO材料,然后,对该阳极层34进行图案化处理,例如刻蚀等,继而形成每一个子像素的阳极。可以知道,由于同一像素单元中的任意相邻子像素之间存在凹槽结构35,则沉积阳极层34时,阳极层34的位于凹槽结构内的部分的实际路径长度将增加,在后续刻蚀去除每一像素单元中的任意相邻子像素之间的阳极材料以图案化时,凹槽结构35有利于刻蚀充分,从而有效改善该部分的刻蚀残留导致的短路不良。
总之,根据本发明实施例的阵列基板,通过在平坦层上位于同一像素单元的任意相邻两个子像素之间的区域开设凹槽结构,可以利用凹槽结构使得沉积在其上的阳极材料的实际长度增加,从而有利于该部分的阳极材料的充分刻蚀,从而改善由于相邻子像素之间的阳极材料刻蚀不充分而导致的短路不良。
本发明中的阵列基板的制作方法可以制备上述实施例中的阵列基板,且能达到相同的技术效果,为避免重复,这里不再赘述。
以上所述是本发明的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板,其特征在于,包括:衬底、依次叠设于所述衬底上的薄膜晶体管层、平坦层以及发光器件层,所述发光器件层包括多个像素单元,每一所述像素单元包括多个子像素,所述平坦层上位于同一所述像素单元的任意相邻两个所述子像素之间的区域开设有凹槽结构。
2.根据权利要求1所述的阵列基板,其特征在于,所述凹槽结构的底部呈波浪形。
3.根据权利要求1所述的阵列基板,其特征在于,所述凹槽结构通过对所述平坦层上位于同一所述像素单元的任意相邻两个所述子像素之间的区域采用半曝光工艺制备得到。
4.根据权利要求1所述的阵列基板,其特征在于,所述子像素包括依次叠设于所述平坦层上的阳极、发光层以及阴极。
5.一种阵列基板的制作方法,其特征在于,包括:
提供一衬底,形成位于所述衬底上的薄膜晶体管层,以及形成位于所述薄膜晶体管层上的平坦层;
在所述平坦层上形成凹槽结构,所述凹槽位于同一像素单元的任意相邻两个子像素之间的区域。
6.根据权利要求5所述的制作方法,其特征在于,所述在所述平坦层上形成凹槽结构包括:
对所述平坦层上位于同一像素单元的任意相邻两个所述子像素之间的区域采用半曝光工艺处理,得到所述凹槽结构。
7.根据权利要求5所述的制作方法,其特征在于,所述在所述平坦层上形成凹槽结构之后,还包括:
在所述平坦层上沉积形成阳极层,对所述阳极层进行图案化处理,形成每一子像素的阳极。
8.根据权利要求7所述的制作方法,其特征在于,所述对所述阳极层进行图案化处理包括:
对所述阳极层位于所述凹槽结构内的部分进行刻蚀。
9.根据权利要求5所述的制作方法,其特征在于,所述凹槽结构的底部呈波浪形。
10.一种显示面板,其特征在于,包括如权利要求1-4中任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210705062.7A CN115050798A (zh) | 2022-06-21 | 2022-06-21 | 一种阵列基板及其制作方法、显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210705062.7A CN115050798A (zh) | 2022-06-21 | 2022-06-21 | 一种阵列基板及其制作方法、显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115050798A true CN115050798A (zh) | 2022-09-13 |
Family
ID=83163599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210705062.7A Pending CN115050798A (zh) | 2022-06-21 | 2022-06-21 | 一种阵列基板及其制作方法、显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115050798A (zh) |
-
2022
- 2022-06-21 CN CN202210705062.7A patent/CN115050798A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402944B2 (en) | Organic light emitting display device and method of fabricating the same | |
CN105590953B (zh) | 具有高孔径比的有机发光二极管显示器及其制造方法 | |
CN102629621B (zh) | 一种电路、阵列基板及制作方法、显示器 | |
KR100686120B1 (ko) | 유기 el 소자의 제조방법 | |
CN109904211A (zh) | 一种阵列基板、其制作方法、显示面板及显示装置 | |
WO2020233284A1 (zh) | 显示面板及其制作方法、显示装置 | |
US10943984B2 (en) | Thin film transistor and manufacturing method thereof, display substrate and manufacturing method thereof, and display device | |
KR20030094656A (ko) | 액티브 매트릭스 유기 전계 발광 소자 | |
CN110890409B (zh) | 显示装置及其oled面板、oled面板的制作方法 | |
CN108573998B (zh) | 显示面板及制造方法、显示装置 | |
US20230180529A1 (en) | Organic light-emitting display panel and manufacturing method therefor, and display device | |
KR101192017B1 (ko) | 유기 전계 발광 표시 장치 및 이의 제조 방법 | |
CN107068718B (zh) | Woled显示装置 | |
US20230172002A1 (en) | Method for preparing organic light-emitting display panel, organic light-emitting display panel, and display device | |
KR101202547B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
US6844215B1 (en) | Method of forming tapered drain-to-anode connectors in a back plane for an active matrix OLED device | |
CN217562567U (zh) | 显示基板和显示装置 | |
CN115050798A (zh) | 一种阵列基板及其制作方法、显示面板 | |
KR20050057940A (ko) | 유기 el 소자의 제조방법 | |
CN215008278U (zh) | 有机发光显示面板和显示装置 | |
KR100417921B1 (ko) | 캔리스 유기 전계 발광 디스플레이 | |
KR101274791B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
KR101696460B1 (ko) | 유기전계발광표시장치 | |
KR100601371B1 (ko) | 유기 전계발광 표시 소자 및 이의 형성 방법 | |
KR100611754B1 (ko) | 유기 전계 발광 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |