CN115050739A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115050739A
CN115050739A CN202110255198.8A CN202110255198A CN115050739A CN 115050739 A CN115050739 A CN 115050739A CN 202110255198 A CN202110255198 A CN 202110255198A CN 115050739 A CN115050739 A CN 115050739A
Authority
CN
China
Prior art keywords
layer
source
side wall
forming
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110255198.8A
Other languages
English (en)
Inventor
郑二虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110255198.8A priority Critical patent/CN115050739A/zh
Publication of CN115050739A publication Critical patent/CN115050739A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：基底上形成有伪栅结构，伪栅结构的侧壁形成有侧墙；在靠近侧墙顶部的位置处，对高于源漏掺杂层顶部的部分高度的侧墙进行改性处理，形成牺牲层，其中，牺牲层的耐刻蚀度小于侧墙；进行伪栅结构去除处理，形成栅极开口并形成器件栅极结构；之后在牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞；去除牺牲层，形成由器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽；在器件栅极结构顶部形成密封层，密封层密封沟槽的顶部，形成由器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙。根据不同的工艺需求，调节牺牲层的高度，从而调节空气隙侧墙的高度，进而有利于满足对半导体结构不同的性能需求。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路的集成度越来越高，半导体工艺的技术节点也越来越小，使得相邻器件之间的距离越来越小。同一芯片上，不同晶体管之间的栅极结构之间的距离越来越小，会导致相邻栅极结构和源漏插塞之间的寄生电容值越来越大，所述寄生电容的增大，相应会增加能耗以及电阻-电容(RC)延迟时间，影响芯片的运行速度，还会对芯片上的器件的可靠性产生严重的影响。
现有技术中，通常采用降低侧墙的材料介电常数的方案来降低相邻栅极结构和源漏插塞之间的寄生电容。但是，随着栅极结构之间间距尺寸的进一步减小，在栅极结构侧壁形成材料介电常数较小的侧墙的难度也逐渐提高，同时，对寄生电容的改善效果有限，晶体管的性能还有待进一步的提高。
目前，通过对栅极结构侧壁的侧墙引入空气隙来进一步降低侧墙的介电常数。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。
为解决上述问题，本发明实施例提供一种半导体结构，包括：基底；器件栅极结构，位于所述基底上；源漏掺杂层，位于所述器件栅极结构两侧的所述基底中；源漏插塞，位于所述源漏掺杂层上且电连接所述源漏掺杂层；侧墙，位于所述源漏插塞与相邻器件栅极结构之间，所述侧墙覆盖靠近所述器件栅极结构底部位置处的所述器件栅极结构的部分侧壁，且所述侧墙顶部高于所述源漏掺杂层顶部；密封层，位于所述器件栅极结构上，所述密封层还密封由所述器件栅极结构侧壁、侧墙和源漏插塞围成的沟槽的顶部；空气隙侧墙，位于所述器件栅极结构的侧壁和源漏插塞之间，且所述空气隙侧墙由所述器件栅极结构、与所述器件栅极结构相邻的源漏插塞、所述侧墙、以及所述密封层围成。
相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构两侧的基底中形成有源漏掺杂层；在靠近所述侧墙顶部的位置处，对高于所述源漏掺杂层顶部的部分高度的所述侧墙进行改性处理，形成牺牲层，其中，所述牺牲层的耐刻蚀度小于所述侧墙；进行伪栅结构去除处理，形成由所述牺牲层、剩余侧墙以及所述基底围成的栅极开口；在所述栅极开口中形成器件栅极结构；形成所述器件栅极结构后，在所述牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞，所述源漏插塞与所述源漏掺杂层电连接；去除所述牺牲层，形成由所述器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽；在所述器件栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供一种半导体结构，包括位于源漏插塞与相邻器件栅极结构之间的侧墙，且侧墙覆盖靠近器件栅极结构底部位置处的器件栅极结构的部分侧壁，还包括位于器件栅极结构上的密封层，密封层密封由器件栅极结构侧壁、侧墙和源漏插塞围成的沟槽的顶部，器件栅极结构、与器件栅极结构相邻的源漏插塞、侧墙、以及密封层围成空气隙侧墙；空气隙侧墙由侧墙围成，则空气隙侧墙的高度可以通过侧墙的高度决定，与通过去除全部侧墙并通过密封层来形成空气隙侧墙的方案相比，本发明实施例中，空气隙侧墙的高度可调节，有利于根据不同的工艺需求，调节侧墙的高度，从而调节空气隙侧墙的高度，进而有利于满足对半导体结构不同的性能需求，相应有利于提高所述半导体结构的性能。
本发明实施例提供的形成方法中，在靠近侧墙顶部的位置处，对高于所述源漏掺杂层顶部的部分高度的所述侧墙进行改性处理，形成牺牲层，其中，牺牲层的耐刻蚀度小于侧墙，形成牺牲层后，去除伪栅结构形成器件栅极结构，在牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞，之后去除牺牲层，形成由器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽，在器件栅极结构顶部形成密封层，密封层还密封沟槽的顶部，形成由器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙；本发明实施例通过改性处理将部分高度的侧墙转化为牺牲层，再去除牺牲层，形成空气隙侧墙，则空气隙侧墙的高度可以通过牺牲层的高度(即侧墙的高度减小量)来决定，与通过完全去除侧墙并通过密封层来形成空气隙侧墙的方案相比，本发明实施例中，空气隙侧墙的高度是可调节的，有利于根据不同的工艺需求，调节牺牲层的高度，从而调节空气隙侧墙的高度，进而有利于满足对半导体结构不同的性能需求，相应提高半导体结构的性能。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5是本发明半导体结构一实施例的结构示意图；
图6至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
目前，通过对栅极结构侧壁的侧墙引入空气隙来进一步降低侧墙的介电常数。但是，即使引入空气隙，半导体结构的性能仍有待提高。
现结合一种半导体结构的形成方法分析其性能有待提高的原因。
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图。
参考图1，提供基底10，基底10上形成有器件栅极结构50，器件栅极结构50上形成有栅极盖帽层24，所述器件栅极结构50和栅极盖帽层24的侧壁形成有侧墙21，相邻侧墙21的相对侧壁之间形成有源漏插塞60。
参考图2，去除侧墙21和栅极盖帽层24，形成位于所述器件栅极结构50和源漏插塞60之间的凹槽25。
参考图3，形成保形覆盖所述凹槽25的侧壁和底部、所述器件栅极结构50顶部和所述源漏插塞60顶部的衬垫层51。
参考图4，在器件栅极结构50顶部形成密封层70，所述密封层70密封凹槽25的顶部，形成由衬垫层51和密封层70围成的空隙，作为空气隙侧墙26。
与介质材料相比，空气的介电常数更小，因此，通过在器件栅极结构50和源漏插塞60之间形成空气隙侧墙26，能够降低器件栅极结构50和源漏插塞60之间的寄生电容。但是，空气隙侧墙26通过去除侧墙21后形成密封层70获得，则空气隙侧墙26的高度由密封层70在所述凹槽25顶部的填充效果决定，密封层70填充的较浅，则空气隙侧墙26的高度较大，密封层70填充的较深，则空气隙侧墙26的高度较小，因此，所述空气隙侧墙26的高度不易控制和调节，难以满足半导体结构不同的性能需求，进而难以提高所述半导体结构的性能。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构两侧的基底中形成有源漏掺杂层；在靠近所述侧墙顶部的位置处，对高于所述源漏掺杂层顶部的部分高度的所述侧墙进行改性处理，形成牺牲层，其中，所述牺牲层的耐刻蚀度小于所述侧墙；进行伪栅结构去除处理，形成由所述牺牲层、剩余侧墙以及所述基底围成的栅极开口；在所述栅极开口中形成器件栅极结构；形成所述器件栅极结构后，在所述牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞，所述源漏插塞与所述源漏掺杂层电连接；去除所述牺牲层，形成由所述器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽；在所述器件栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙。
本发明实施例通过改性处理将部分高度的侧墙转化为牺牲层，再去除牺牲层，形成空气隙侧墙，则空气隙侧墙的高度可以通过牺牲层的高度(即侧墙的高度减小量)来决定，与通过完全去除侧墙并通过密封层来形成空气隙侧墙的方案相比，本发明实施例中，空气隙侧墙的高度是可调节的，有利于根据不同的工艺需求，调节牺牲层的高度，从而调节空气隙侧墙的高度，进而有利于满足对半导体结构不同的性能需求，同时提高半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5是本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：基底101；器件栅极结构501，位于所述基底101上；源漏掺杂层111，位于所述器件栅极结构501两侧的所述基底101中；源漏插塞601，位于所述源漏掺杂层111上且电连接所述源漏掺杂层111；侧墙211，位于所述源漏插塞601与相邻器件栅极结构501之间，所述侧墙211覆盖靠近所述器件栅极结构501底部位置处的所述器件栅极结构501的部分侧壁，且所述侧墙211顶部高于所述源漏掺杂层111顶部；密封层701，位于所述器件栅极结构501上，所述密封层701还密封由所述器件栅极结构501侧壁、侧墙211和源漏插塞601围成的沟槽(未标示)的顶部；空气隙侧墙261，位于所述器件栅极结构501的侧壁和源漏插塞601之间，且所述空气隙侧墙261由所述器件栅极结构501、与所述器件栅极结构501相邻的源漏插塞601、所述侧墙211、以及所述密封层701围成。
空气隙侧墙261由器件栅极结构501、与器件栅极结构501相邻的源漏插塞601、侧墙211、以及密封层701围成，则空气隙侧墙261的高度可以通过侧墙211的高度决定，与通过去除全部侧墙并通过密封层来形成空气隙侧墙的方案相比，本发明实施例中，空气隙侧墙261的高度可调节，有利于根据不同的工艺需求，调节侧墙211的高度，从而调节空气隙侧墙261的高度，进而有利于满足对半导体结构不同的性能需求，同时有利于提高所述半导体结构的性能。
基底101为所述半导体结构的形成工艺提供工艺操作基础。其中，所述半导体结构包括平面晶体管、鳍式场效应(FinFET)或全包围栅极(gate-all-around，GAA)晶体管。本实施例中，以所述半导体结构为三维立体结构为例，基底101包括衬底以及凸出于衬底上的沟道结构，所述沟道结构用于提高晶体管的沟道。
具体地，以半导体结构为鳍式场效应晶体管为例，所述沟道结构包括鳍部。
本实施例中，衬底的材料为硅。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓和镓化铟中的一种或多种，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。衬底的材料可以是适宜于工艺需要或易于集成的材料。作为一种示例，鳍部的材料和衬底的材料相同。
所述器件栅极结构501用于控制所述晶体管的沟道的开启或关断。本实施例中，所述器件栅极结构501包括金属栅极结构。本实施例中，所述金属栅极结构包括高k栅介质层(图未示)、位于高k栅介质层上的功函数层(图未示)、以及位于功函数层上的栅电极层(图未示)。
所述高k栅介质层的材料为高k介质材料，其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介电材料。具体地，所述高k栅介质层的材料可以选自HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。作为一种示例，所述高k栅介质层的材料为HfO2。
功函数层用于调节所形成晶体管的阈值电压。当形成PMOS晶体管时，所述功函数层为P型功函数层，P型功函数层的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种；当形成NMOS晶体管时，功函数层为N型功函数层，N型功函数层的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种。
所述栅电极层用于将金属栅极结构的电性引出。本实施例中，所述栅电极层的材料为Al、Au、Pt、Ni、Ti或W。
在另一些实施例中，根据工艺需求，所述器件栅极结构也可以为多晶硅栅结构等其他类型的器件栅极结构。
所述侧墙211用于保护器件栅极结构201的侧壁，所述侧墙211覆盖靠近所述器件栅极结构501底部位置处的所述器件栅极结构501的部分侧壁，所述侧墙211顶部的空间提供所述空气隙侧墙261的空间位置。而且，所述侧墙211顶部高于所述源漏掺杂层111顶部，用于在形成空气隙侧墙261时保护源漏掺杂层111。
侧墙211的顶部至源漏掺杂层111顶部的距离h不能过小。如果该距离h过小，则增加了形成空气隙侧墙261的制程对源漏掺杂层111造成损伤的概率，进而影响所述半导体结构的性能。因此，本实施例中，侧墙211的顶部至所述源漏掺杂层111顶部的距离h大于或等于
Figure BDA0002967942250000061
所述侧墙211的顶部至所述源漏掺杂层111顶部的距离h也不能过大。如果该距离h过大，空气隙侧墙261位于侧墙211上方，则空气隙侧墙261高度过小，降低器件栅极结构501和源漏插塞601之间的寄生电容的效果相应变差，难以提高所述半导体结构的性能。因此，本实施例中，侧墙211的顶部至所述源漏掺杂层111顶部的距离h为
Figure BDA0002967942250000062
至
Figure BDA0002967942250000064
例如，侧墙211的顶部至所述源漏掺杂层111顶部的距离h为
Figure BDA0002967942250000063
本实施例中，侧墙211的材料为包括硅元素和碳元素的介质材料。通过采用含硅元素和碳元素的介质材料，以降低侧墙211的材料的介电常数，从而有利于进一步降低器件栅极结构501和源漏插塞601之间的寄生电容。此外，在形成半导体结构的工艺制程中，空气隙侧墙261通过将被改性的部分侧墙211去除获得，而通过采用含硅元素和碳元素的介质材料，在改性处理的过程中，能够通过将氢元素与侧墙211中的碳元素置换，形成硅-氢键，从而易于去除被改性的侧墙211，有利于降低形成空气隙侧墙261的工艺难度。本实施例中，侧墙211的材料包括SiOC、SiOCN、SiOCH和SiBCN中的一种或多种。SiOC、SiOCN、SiOCH和SiBCN为介质材料，能起到较好的绝缘和保护作用，同时可以作为改性处理的材料，其中，SiOC、SiOCN、SiOCH还包括氧元素，则改性处理中，通过将氢元素与侧墙211中的碳元素置换后，还会形成硅-氢氧键，使得侧墙211改性后接近为氧化物材料，从而更易于去除。作为一种示例，侧墙211的材料为SiOC。
本实施例中，所述半导体结构还包括：栅极盖帽层241，位于器件栅极结构501的顶部。栅极盖帽层241用于在工艺制程中对器件栅极结构501起到保护作用。本实施例中，栅极盖帽层241为介电材料。具体地，栅极盖帽层241的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。作为一种示例，栅极盖帽层241的材料为氮化硅。
所述源漏掺杂层111用于作为所形成晶体管的源区或漏区。具体地，所述源漏掺杂层111的掺杂类型与相对应的晶体管的沟道导电类型相同。
源漏插塞601用于与源漏掺杂层111电连接，从而实现源漏掺杂层111与外部电路或其他互连结构之间的电连接。本实施例中，所述源漏插塞601的材料为钨。在其他实施例中，所述源漏插塞的材料还可以为钴或钌。
本实施例中，所述密封层701的顶部高于所述源漏插塞601的顶部，所述半导体结构还包括：源漏盖帽层611，位于源漏插塞601的顶部，源漏盖帽层611顶部和密封层701顶部相齐平。源漏盖帽层611用于形成栅极插塞的制程中保护源漏插塞601。相应的，栅极插塞能够位于有源区的器件栅极结构501上方，栅极插塞即为有源栅极接触插塞(Contact OverActive Gate，COAG)，与栅极插塞与位于隔离区的栅极结构相接触的方案相比，本实施例能够省去器件栅极结构501位于隔离区的部分，有利于节省芯片的面积，从而实现芯片尺寸的进一步缩小。而且，由于源漏盖帽层611为通过在回刻蚀源漏插塞601后，在剩余源漏插塞601与密封层701所围成的区域中形成，则源漏盖帽层611顶部和密封层701顶部相齐平，有利于提高所述密封层701顶面的平坦性，为后续的工艺制程提供良好的平台基础。
本实施例中，源漏盖帽层611为介电材料。具体地，源漏盖帽层611的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。作为一种示例，所述源漏盖帽层611的材料为碳化硅。
在其他实施例中，半导体结构中也可以不设置栅极盖帽层和源漏盖帽层。
本实施例中，所述半导体结构还包括位于源漏插塞601侧壁的刻蚀停止层301。在半导体结构的形成过程中，刻蚀停止层301用于在形成源漏插塞的601工艺制程中起到刻蚀停止作用，从而降低源漏掺杂层111受到过刻蚀的概率。本实施例中，刻蚀停止层301的材料包括SiN、SiCN和SiBCN中的一种或多种。所述SiN、SiCN和SiBCN硬度较高，有利于确保刻蚀停止层301在工艺制程中对其他膜层(例如，源漏掺杂层111)的保护作用。
密封层701用于密封由器件栅极结构501侧壁、与器件栅极结构501相邻的源漏插塞601和侧墙211围成的沟槽(未标示)的顶部，密封层801作为空气隙侧墙261的顶部。本实施例中，密封层701位于栅极盖帽层241的顶部。栅极盖帽层241位于器件栅极结构501的顶部，且源漏插塞601的顶部通常高于器件栅极结构501的顶部，通过使密封层701位于栅极盖帽层241的顶部，有利于确保密封层701能够密封沟槽的顶部。本实施例中，密封层701的顶部高于源漏插塞601的顶部，有利于密封沟槽的顶部，并用于为源漏插塞601顶部的源漏盖帽层611的形成提供了空间位置，也就是说，在形成源漏盖帽层611的过程中，降低空气隙侧墙261被暴露的概率，从而降低源漏盖帽层611的材料填充进空气隙侧墙261中的概率。
本实施例中，密封层701的材料包括SiN、SiO2和SiC中的一种或多种。所述SiN、SiO2和SiC具有较高的致密性，从而具备较好的密封性能，且对于较小的间隙较难填充，有利于在密封沟槽顶部的同时，使密封层701和所述侧墙211之间保留有高度较大的空气隙侧墙261。空气隙侧墙261的介电常数较小(空气的介电常数为1)，与侧墙覆盖器件栅极结构的整个侧壁的方案相比，本实施例有利于减小器件栅极结构501和源漏插塞601之间的电容，从而提高所述半导体结构的性能。
本实施例中，源漏插塞601的侧壁形成有刻蚀停止层301，因此，空气隙侧墙261由侧墙211、器件栅极结构501、刻蚀停止层301、以及密封层701围成。需要说明的是，由于源漏插塞601的侧壁形成有刻蚀停止层301，因此在形成空气隙侧墙261的过程中，刻蚀停止层301对源漏插塞601的侧壁起到保护作用，从而降低源漏插塞601在形成空气隙侧墙261的制程中受损的概率。尤其是当源漏插塞601的材料选取钴或钌时，钴或钌更易被损伤，因此，通过刻蚀停止层301，能够显著降低源漏插塞601受损的概率。
相应的，本发明实施例还提供一种半导体结构的形成方法。
图6至图14是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6，提供基底100，基底100上形成有伪栅结构200，伪栅结构200的侧壁形成有侧墙210，伪栅结构200两侧的基底100中形成有源漏掺杂层110。
基底100为所述半导体结构的形成工艺提供工艺操作基础。其中，半导体结构包括平面晶体管、鳍式场效应晶体管或全包围栅极晶体管。本实施例中，以半导体结构为三维立体结构为例，所述基底100包括衬底以及凸出于衬底上的沟道结构，所述沟道结构用于提高晶体管的沟道。具体地，以半导体结构为鳍式场效应晶体管为例，所述沟道结构包括鳍部。本实施例中，衬底的材料为硅，鳍部的材料和衬底的材料相同。对衬底和鳍部的具体描述，可参考前述实施例中的相应描述，在此不再赘述。
伪栅结构200用于为形成器件栅极结构占据空间位置。具体地，伪栅结构200为叠层结构，包括伪栅氧化层(图未示)以及覆盖伪栅氧化层的伪栅层(图未示)。作为一种示例，伪栅氧化层的材料为氧化硅，伪栅层的材料为多晶硅。
侧墙210用于保护后续形成的器件栅极结构的侧壁，同时，侧墙210还用于为后续形成空气隙侧墙占据空间位置。
本实施例中，侧墙210的材料为包括硅元素和碳元素的介质材料，以降低侧墙210的材料的介电常数，从而有利于进一步降低器件栅极结构500和源漏插塞600之间的寄生电容。此外，后续还会形成空气隙侧墙，空气隙侧墙通过将被改性的部分侧墙210去除获得，而通过采用含硅元素和碳元素的介质材料，在改性处理的过程中，能够通过将氢元素与侧墙210中的碳元素置换，形成硅-氢键，从而易于去除被改性的侧墙210，有利于降低形成空气隙侧墙的工艺难度。本实施例中，侧墙210的材料包括SiOC、SiOCN、SiOCH和SiBCN中的一种或多种。SiOC、SiOCN、SiOCH和SiBCN为介质材料，能起到较好的绝缘和保护作用，同时可以作为改性处理的材料，其中，SiOC、SiOCN、SiOCH还包括氧元素，则改性处理中，通过将氢元素与侧墙210中的碳元素置换后，还会形成硅-氢氧键，使得侧墙210改性后接近为氧化物材料，从而更易于去除。作为一种示例，侧墙211的材料为SiOC。
所述源漏掺杂层110用于作为所形成晶体管的源区或漏区。具体地，所述源漏掺杂层110的掺杂类型与相对应的晶体管的沟道导电类型相同。
本实施例中，所述提供基底100的步骤中，所述伪栅结构200侧部的基底100上还形成有层间介质层400，所述层间介质层400覆盖所述侧墙210的侧壁。
所述层间介质层400用于对相邻器件之间起到隔离作用，同时，所述层间介质层400还用于为后续形成栅极开口提供工艺基础。所述层间介质层400的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层400的材料为氧化硅。
本实施例中，层间介质层400和侧墙210之间形成有刻蚀停止层300，所述刻蚀停止层300还延伸覆盖源漏掺杂层110的顶部。层间介质层400相应形成在刻蚀停止层300上。后续会在源漏掺杂层110顶部形成与源漏掺杂层110相连的源漏插塞，刻蚀停止层300用于在形成源漏插塞的制程中起到刻蚀停止作用，从而对其他膜层进行保护，刻蚀停止层300还延伸覆盖源漏掺杂层110的顶部，用于保护源漏掺杂层110。本实施例中，刻蚀停止层300的材料包括SiN、SiCN和SiBCN中的一种或多种。SiN、SiCN和SiBCN硬度较高，有利于在工艺制程(例如，形成源漏插塞的制程或降低侧墙210高度的制程)中对其他膜层的刻蚀保护作用。本实施例中，所述刻蚀停止层300覆盖所述侧墙210的侧壁。则在后续形成源漏插塞后，刻蚀停止层300相应可以隔离所述侧墙210和源漏插塞，从而在去除部分高度的侧墙210时，减少对源漏插塞的损伤。
结合参考图7和图8，在靠近所述侧墙210顶部的位置处，对高于所述源漏掺杂层110顶部的部分高度的所述侧墙210进行改性处理，形成牺牲层220，其中，所述牺牲层220的耐刻蚀度小于所述侧墙210。
本实施例通过改性处理将部分高度的侧墙210转化为牺牲层220，再去除牺牲层220，形成空气隙侧墙，则空气隙侧墙的高度可以通过牺牲层220的高度(即侧墙的高度减小量)来决定，与通过完全去除侧墙并通过密封层来形成空气隙侧墙的方案相比，本实施例中，空气隙侧墙的高度是可调节的，有利于根据不同的工艺需求，调节牺牲层220的高度，从而调节空气隙侧墙的高度，进而有利于满足对半导体结构不同的性能需求，同时提高半导体结构的性能。而且，通过对部分高度的侧墙210进行改性处理，以形成牺牲层220的方式，使牺牲层220和侧墙210之间具有刻蚀选择比，从而在后续去除牺牲层220时，使剩余侧墙210的顶部能够定义刻蚀停止的位置，有利于精确控制侧墙210的高度降低量。本实施例中，改性处理的工艺包括离子注入工艺或等离子体工艺。离子注入工艺或等离子体工艺能实现局部处理的效果，从而实现改变侧墙210的特性的目的，同时，有利于减小对其他膜层的影响。本实施例中，侧墙211的材料为包括硅元素和碳元素的介质材料；因此，离子注入工艺的注入离子包括氢离子，等离子体工艺的反应气体包括含氢气体。所述改性处理的过程中，通过将氢元素与侧墙211中的碳元素置换，形成含有硅-氢键的牺牲层220，含有硅-氢键的材料易于刻蚀去除，从而使得形成的牺牲层220后续易于去除。
本实施例中，以采用等离子体工艺进行所述改性处理为例进行说明。其中，等离子体工艺可以为各向异性的等离子体工艺，也可以为各向同性的等离子体工艺。具体地，等离子体工艺包括电感耦合等离子体(ICP)工艺、电容耦合等离子体(CCP)工艺、电子回旋共振(ECR)工艺和远程等离子体(remote plasma)工艺中的一种或多种。本实施例中，等离子体工艺的工艺参数包括：反应气体包括H2和NH3中的一种或两种，催化性气体包括N2，稳定气体包括He。采用H2和NH3中的一种或两种作为反应气体，有利于通过氢原子改变所述侧墙210的特性，N2有利于提高工艺的反应效率，He用于增加工艺的稳定性。
本实施例中，所述等离子体工艺的工艺参数包括：反应气体的气体流量为50sccm至200sccm，源射频功率为500W至1500W，工艺压强为50mTorr至150mTorr，偏置电压为0V至500V。通过合理调整气体流量、源射频功率和偏置电压，用于调节受到改性处理影响的侧墙210中的氢元素浓度，从而获得较佳的改性处理效果，改变牺牲层220的耐刻蚀度，进而提高牺牲层220与侧墙210之间的刻蚀选择比。
反应气体的气体流量不能过大，也不能过小。如果气体流量过大，则容易在进行改性处理时影响无需进行改性处理的侧墙210，且容易造成不必要的工艺浪费；如果气体流量过小，则容易导致等离子体的密度过小，从而难以将部分高度的侧墙210完全改性，难以形成耐刻蚀度较小的牺牲层220，且改性处理的效果和均一性容易变差，且不利于提高牺牲层220与侧墙210之间的刻蚀选择比，从而影响后续去除牺牲层220的效果，相应影响后续空气隙侧墙的形成。因此，本实施例中，反应气体的气体流量为10sccm至180sccm。例如，气体流量为50sccm或100sccm。
所述源射频功率不能过大，也不能过小。源射频功率用于使反应气体等离子体化，如果所述源射频功率过大，则容易导致等离子体密度过大，等离子体容易穿透所述侧墙210而损伤其他膜层，还会增加工艺成本且受到工艺条件的限制；如果所述源射频功率过小，则反应气体的等离子体化效果较差，等离子体密度过小，则难以将部分高度的所述侧墙210完全改性，难以形成耐刻蚀度较小的所述牺牲层220，且改性处理的均一性容易变差，且不利于提高牺牲层220与侧墙210之间的刻蚀选择比，从而影响后续去除所述牺牲层220的效果，相应影响后续空气隙侧墙的形成。因此，本实施例中，源射频功率为500W至1000W。例如，源射频功率为700W或800W。
所述工艺压强不能过大，也不能过小。如果工艺压强过小，则容易导致只对侧墙210表面的材料进行改性，也就是说，对部分高度的侧墙210进行改性处理后，在所述部分高度的侧墙210中，与伪栅结构200延伸方向相垂直的方向上，难以保证全部宽度的侧墙210均被改性，相应的，后续难以通过去除牺牲层220的方式降低侧墙210的高度，从而影响后续空气隙侧墙的形成；如果工艺压强过大，则容易导致等离子体工艺的各向异性效果过强，从而导致对靠近所述侧墙210顶部位置处的改性效果较好，而对靠近侧墙210底部位置处的改性效果较差，相应导致改性处理的均一性变差，进而影响后续去除所述牺牲层220的效果，相应影响后续空气隙侧墙的形成。因此，本实施例中，所述工艺压强为50mTorr至150mTorr。例如，工艺压强为100mTorr。
所述偏置电压不能过大，也不能过小。在偏置电压的作用下，等离子体能够获得轰击部分侧墙210的动能，如果所述偏置电压过小，则对等离子体提供的动能过小，从而容易导致改性处理的效果以及均一性变差，从而影响后续去除所述牺牲层220的效果，相应影响后续空气隙侧墙的形成；如果所述偏置电压过大，则容易对其他膜层产生损伤。因此，本实施例中，所述偏置电压为0V至500V。例如，偏置电压为100V、200V或300V。
牺牲层220与所述侧墙210的刻蚀选择比不能过小。如果所述牺牲层220与所述侧墙210的刻蚀选择比过小，则难以在去除所述牺牲层220时保留剩余所述侧墙210，不利于精确控制空气隙侧墙的高度，且增加了损伤所述源漏掺杂层110的概率，进而影响所述半导体结构的性能。因此，本实施例中，所述牺牲层220与所述侧墙210的刻蚀选择比大于10：1。
具体地，参考图7，所述改性处理的方法包括：去除部分高度的所述伪栅结构200，形成露出部分高度的所述侧墙210的初始栅极开口230。
去除部分高度的伪栅结构200，露出部分高度的所述侧墙210，用于为对部分高度的所述侧墙210进行改性处理做准备，定义后续牺牲层的高度。
本实施例中，采用干法刻蚀工艺去除部分高度的伪栅结构200。干法刻蚀具有各向异性的特性，有利于去除部分高度的伪栅结构200时，减少对其他膜层的损伤，且干法刻蚀更具方向性，有利于精确控制对伪栅结构200的刻蚀量。
去除部分高度的伪栅结构200后，剩余伪栅结构200的顶部至源漏掺杂层110的顶部的距离h不能过小。如果剩余伪栅结构200的顶部至源漏掺杂层110的顶部的距离h过小，则对露出的侧墙210进行改性处理、以及去除牺牲层220时，源漏掺杂层110受损的概率变高，增加了后续形成空气隙侧墙的制程对源漏掺杂层110造成损伤的概率，进而影响半导体结构的性能。因此，本实施例中，剩余伪栅结构200的顶部至源漏掺杂层110的顶部的距离h大于或等于
Figure BDA0002967942250000131
剩余伪栅结构200的顶部至源漏掺杂层110的顶部的距离h也不能过大。如果剩余伪栅结构200的顶部至源漏掺杂层110的顶部的距离h过大，则露出的伪栅结构200的高度过小，从而导致牺牲层的高度过小，则后续围成的空气隙侧墙高度相应过小，降低器件栅极结构和源漏插塞之间的寄生电容的效果相应变差，难以提高所述半导体结构的性能。因此，本实施例中，剩余伪栅结构200的顶部至源漏掺杂层110的顶部的距离h为
Figure BDA0002967942250000132
至
Figure BDA0002967942250000133
例如，剩余伪栅结构200的顶部至源漏掺杂层110的顶部的距离h为
Figure BDA0002967942250000134
参考图8，所述改性处理的方法还包括：通过所述初始栅极开口240，对剩余所述伪栅结构200露出的所述侧墙210进行改性处理。
对剩余所述伪栅结构200露出的所述侧墙210进行改性处理，形成牺牲层220，为后续去除所述牺牲层220做准备。
参考图9，进行伪栅结构200去除处理，形成由所述牺牲层220、剩余侧墙210以及所述基底100围成的栅极开口240。所述栅极开口240用于为后续形成器件栅极结构提供空间位置。
本实施例中，采用干法刻蚀工艺和湿法刻蚀工艺中的一种或多种，去除剩余所述伪栅结构200。在进行改性处理的过程中，已经去除部分高度的所述伪栅结构200，形成初始栅极开口230，因此，在进行改性处理后，还需去除剩余的所述伪栅结构200，形成栅极开口240。
参考图10，在所述栅极开口240中形成器件栅极结构500。所述器件栅极结构500用于控制所述晶体管的沟道的开启或关断。
本实施例中，所述器件栅极结构500包括金属栅极结构。本实施例中，所述金属栅极结构包括高k栅介质层(图未示)、位于高k栅介质层上的功函数层(图未示)、以及位于功函数层上的栅电极层(图未示)。
所述高k栅介质层的材料为高k介质材料，其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介电材料。具体地，所述高k栅介质层的材料可以选自HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3等。作为一种示例，所述高k栅介质层的材料为HfO2。
功函数层用于调节所形成晶体管的阈值电压。当形成PMOS晶体管时，所述功函数层为P型功函数层，P型功函数层的材料包括TiN、TaN、TaSiN、TaAlN和TiAlN中的一种或几种；当形成NMOS晶体管时，功函数层为N型功函数层，N型功函数层的材料包括TiAl、Mo、MoN、AlN和TiAlC中的一种或几种。
所述栅电极层用于将金属栅极结构的电性引出。本实施例中，所述栅电极层的材料为Al、Au、Pt、Ni、Ti或W。
在另一些实施例中，根据工艺需求，所述器件栅极结构也可以为多晶硅栅结构等其他类型的器件栅极结构。
本实施例中，形成器件栅极结构500之后，后续形成源漏插塞之前，形成方法还包括：去除部分高度的器件栅极结构500，形成由器件栅极结构500和牺牲层220围成的第一凹槽(未示出)；在所述第一凹槽中形成栅极盖帽层510。
所述栅极盖帽层510用于在工艺制程中对所述器件栅极结构500起到保护作用，所述牺牲层220还覆盖所述栅极盖帽层510的侧壁，则所述牺牲层220尽可能最大化其高度，更有利于后续形成高度较大的空气隙侧墙。本实施例中，栅极盖帽层510为介电材料。具体地，所述栅极盖帽层510的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。作为一种示例，所述栅极盖帽层510的材料为氮化硅。
参考图11，形成器件栅极结构500后，在牺牲层220和剩余侧墙210的相对侧壁之间形成源漏插塞600，所述源漏插塞600与源漏掺杂层110电连接。
所述源漏插塞600用于与所述源漏掺杂层110电连接，同时，所述源漏插塞600还用于为后续形成空气隙侧墙提供工艺基础。本实施例中，所述源漏插塞600的材料为钨。在其他实施例中，所述源漏插塞的材料还可以为钴或钌。
本实施例中，形成所述源漏插塞600之前，还包括：形成覆盖所述器件栅极结构500顶部和所述层间介质层400顶部的覆盖介质层800。
所述覆盖介质层800用于保护器件栅极结构500顶部，以进一步降低器件栅极结构500受损的概率；此外，通过形成覆盖介质层800，后续在相邻所述牺牲层220之间形成源漏插塞600的过程中，能够增大平坦化工艺(例如，化学机械研磨工艺)的工艺窗口。
覆盖介质层800的材料为绝缘材料，包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，覆盖介质层800的材料和层间介质层400的材料相同。需要说明的是，在其他实施例中，也可以省去形成覆盖介质层的步骤。
本实施例中，形成所述源漏插塞600的步骤中，所述源漏插塞600贯穿所述源漏掺杂层110顶部的覆盖介质层800和层间介质层400，用于实现与源漏掺杂层110的电连接。因此，本实施例中，所述源漏插塞600还贯穿所述源漏掺杂层110顶部的刻蚀停止层300。
本实施例中，形成所述源漏插塞600的步骤包括：在覆盖介质层800上形成硬掩膜层(未示出)，硬掩膜层中形成有开口；以硬掩膜层为掩膜，沿开口依次刻蚀覆盖介质层800、层间介质层400和刻蚀停止层300，形成接触孔(未示出)；在所述接触孔中形成贯穿所述接触孔的源漏插塞600。本实施例中，利用同一刻蚀步骤，依次刻蚀所述源漏掺杂层110顶部的剩余层间介质层400和刻蚀停止层300，从而形成接触孔。因此，本实施例中，所述源漏插塞600还形成于覆盖介质层800中，即源漏插塞600的顶部和覆盖介质层800的顶部相齐平。
后续还需要去除覆盖介质层800，形成密封层，所述源漏插塞600还形成于覆盖介质层800中，即源漏插塞600顶部高于器件栅极结构500顶部，从而为后续去除部分厚度的源漏插塞600并在剩余源漏插塞600的顶部形成源漏盖帽层做准备，使得源漏盖帽层能够形成于密封层中，减小对空气隙侧墙的影响。
参考图12，去除所述牺牲层220(如图11所示)，形成由所述器件栅极结构500侧壁、剩余侧墙210和源漏插塞600围成的沟槽250。
所述沟槽250用于为后续形成空气隙侧墙提供空间位置。
需要说明的是，牺牲层220与其他膜层(例如，层间介质层400和侧墙210等)的刻蚀选择比较高，从而提高了去除牺牲层220的工艺的灵活性，既可以选取各向同性的刻蚀工艺，也可以为各向异性的刻蚀工艺。本实施例中，去除牺牲层220的步骤中，所述牺牲层220与侧墙210的刻蚀选择比大于10：1。
本实施例中，去除所述牺牲层220的工艺包括气相刻蚀工艺或远程等离子体刻蚀工艺。所述沟槽250的深宽比较大，通过采用气相刻蚀工艺或远程等离子体刻蚀工艺，以免受到刻蚀溶液的表面张力对刻蚀效果的影响，有利于提高对牺牲层220的刻蚀效率和刻蚀效果。而且，气相刻蚀工艺和远程等离子体刻蚀工艺均具有各向同性刻蚀的特性，易于将所述牺牲层220去除，即使在所述沟槽250的深宽比较大的情况下，对牺牲层220的去除效果也较佳。此外，通过采用气相刻蚀工艺或远程等离子体刻蚀工艺，易于实现不同材料之间(例如，牺牲层250和侧墙210之间)较高的刻蚀选择比。
本实施例中，所述等离子体干法刻蚀工艺的工艺参数包括：反应气体包括NF3和CH4的混合气体、NF3和H2的混合气体或NF3、H2和CH4的混合气体。所述NF3为工艺反应的必要反应气体，所述H2和CH4用于增加工艺效率。
本实施例中，所述气相刻蚀工艺的反应气体包括NF3和NH3。
在其他实施例中，根据实际情况，也可以采用湿法刻蚀工艺去除牺牲层。其中，湿法刻蚀工艺的参数包括：刻蚀溶液包括稀释的氢氟酸溶液，稀释的氢氟酸溶液的氢氟酸体积浓度为0.15％至1％。含氟溶液有利于提高牺牲层310和侧墙210的刻蚀选择比。稀释的氢氟酸溶液的氢氟酸体积浓度不能过高，也不能过低。如果氢氟酸体积浓度过高，则稀释的氢氟酸溶液的刻蚀能力过大，容易对剩余侧墙210、源漏插塞700以及侧墙210造成损伤；如果氢氟酸体积浓度过低，则稀释的氢氟酸溶液的刻蚀能力过小，难以将牺牲层310去除干净。因此，本实施例中，稀释的氢氟酸溶液的氢氟酸体积浓度为0.15％至1％。例如，稀释的氢氟酸溶液的氢氟酸体积浓度为0.18％。
本实施例中，刻蚀停止层300覆盖源漏插塞600的侧壁，因此，去除牺牲层220的步骤中，所述沟槽250由刻蚀停止层300的侧壁、剩余侧墙210和器件栅极结构500围成。其中，刻蚀停止层300覆盖源漏插塞600的侧壁，因此，在去除所述牺牲层220的步骤中，源漏插塞600侧壁受损的概率较低。
本实施例中，形成所述源漏插塞600之后，去除所述牺牲层220之前，还包括：去除剩余的所述覆盖介质层800(如图11所示)。去除所述覆盖介质层800，露出所述牺牲层220顶部，用于为去除所述牺牲层220做准备。本实施例中，采用湿法刻蚀工艺去除所述覆盖介质层800。
参考图13，在所述器件栅极结构500顶部形成密封层700，所述密封层700还密封所述沟槽250(如图12所示)的顶部，形成由所述器件栅极结构500、源漏插塞600、剩余侧墙210和密封层700围成的空气隙侧墙260。
所述空气隙侧墙260的介电常数较低，与侧墙覆盖栅极结构的整个侧壁的方案相比，本实施例有利于减小器件栅极结构500和源漏插塞600之间的寄生电容，从而提高所述半导体结构的性能。
本实施例中，刻蚀停止层300覆盖源漏插塞600的侧壁，则空气隙侧墙330由器件栅极结构500、刻蚀停止层300、剩余侧墙210和密封层700围成。
本实施例中，密封层700覆盖栅极盖帽层510的顶部。所述栅极盖帽层510位于栅极结构500的顶部，所述密封层700位于栅极盖帽层510的顶部，有利于密封所述沟槽250的顶部。本实施例中，所述密封层700覆盖源漏插塞600的侧壁，有利于确保密封沟槽250的顶部，并为后续形成源漏盖帽层提供工艺基础。本实施例中，形成密封层700的工艺包括化学气相沉积工艺或炉管工艺。化学气相沉积工艺或炉管工艺的填充能力不会太高，且工艺稳定性较高，有利于将沟槽250的顶部密封住，并形成高度符合工艺需求的空气隙侧墙260。
需要说明的是，由于刻蚀停止层300覆盖源漏插塞600的侧壁，因此，本实施例通过采用对侧墙210进行改性的方式以最终形成空气隙侧墙330，从而降低源漏插塞600在形成空气隙侧墙330的制程中受损的概率。尤其是当源漏插塞600的材料选取钴或钌时，钴或钌更易被损伤，因此，通过刻蚀停止层300，能够显著降低源漏插塞600受损的概率。
参考图14，形成密封层700后，去除部分高度的源漏插塞600，形成由所述密封层700和剩余源漏插塞600顶部围成的第二凹槽(未示出)，所述第二凹槽底部高于空气隙侧墙260的顶部；在所述第二凹槽中形成源漏盖帽层610。
源漏盖帽层610用于后续形成栅极插塞的制程中，保护源漏插塞600。相应的，栅极插塞能够位于有源区的栅极结构500上方，栅极插塞即为有源栅极接触插塞，与栅极插塞与位于隔离区的栅极结构相接触的方案相比，本实施例能够省去栅极结构500位于隔离区的部分，有利于节省芯片的面积，从而实现芯片尺寸的进一步缩小。
而且，由于所述源漏盖帽层610为通过回刻蚀所述源漏插塞600形成，则所述源漏盖帽层610顶部和密封层700顶部相齐平，有利于提高所述密封层700顶面的平坦性，为后续的工艺制程提供良好的平台基础。
此外，所述第二凹槽底部高于所述空气隙侧墙260的顶部，有利于在形成第二凹槽的过程中保护所述空气隙侧墙260，进而减小形成源漏盖帽层610时，所述源漏盖帽层610的材料流入所述空气隙侧墙260的风险。
本实施例中，源漏盖帽层610为介电材料。具体地，所述源漏盖帽层610的材料包括氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。作为一种示例，所述源漏盖帽层610的材料为碳化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (25)

1.一种半导体结构，其特征在于，包括：
基底；
器件栅极结构，位于所述基底上；
源漏掺杂层，位于所述器件栅极结构两侧的所述基底中；
源漏插塞，位于所述源漏掺杂层上且电连接所述源漏掺杂层；
侧墙，位于所述源漏插塞与相邻器件栅极结构之间，所述侧墙覆盖靠近所述器件栅极结构底部位置处的所述器件栅极结构的部分侧壁，且所述侧墙顶部高于所述源漏掺杂层顶部；
密封层，位于所述器件栅极结构上，所述密封层还密封由所述器件栅极结构侧壁、侧墙和源漏插塞围成的沟槽的顶部；
空气隙侧墙，位于所述器件栅极结构的侧壁和源漏插塞之间，且所述空气隙侧墙由所述器件栅极结构、与所述器件栅极结构相邻的源漏插塞、所述侧墙、以及所述密封层围成。
2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：栅极盖帽层，位于所述器件栅极结构的顶部，其中，所述密封层位于所述栅极盖帽层的顶部。
3.如权利要求1所述的半导体结构，其特征在于，所述密封层的顶部高于所述源漏插塞的顶部；
所述半导体结构还包括：源漏盖帽层，位于所述源漏插塞的顶部，所述源漏盖帽层顶部和密封层顶部相齐平。
4.如权利要求1所述的半导体结构，其特征在于，所述侧墙的顶部至所述源漏掺杂层顶部的距离大于或等于
Figure FDA0002967942240000011
5.如权利要求4所述的半导体结构，其特征在于，所述侧墙的顶部至所述源漏掺杂层顶部的距离为
Figure FDA0002967942240000012
至
Figure FDA0002967942240000013
6.如权利要求1所述的半导体结构，其特征在于，所述侧墙的材料为包括硅元素和碳元素的介质材料。
7.如权利要求6所述的半导体结构，其特征在于，所述侧墙的材料包括SiOC、SiOCN、SiOCH和SiBCN中的一种或多种。
8.如权利要求1所述的半导体结构，其特征在于，所述密封层的材料包括SiN、SiO2和SiC中的一种或多种。
9.如权利要求1所述的半导体结构，其特征在于，所述器件栅极结构包括金属栅极结构。
10.如权利要求1所述的半导体结构，其特征在于，所述基底包括衬底以及凸立于所述衬底上的沟道结构，所述沟道结构包括鳍部。
11.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上形成有伪栅结构，所述伪栅结构的侧壁形成有侧墙，所述伪栅结构两侧的基底中形成有源漏掺杂层；
在靠近所述侧墙顶部的位置处，对高于所述源漏掺杂层顶部的部分高度的所述侧墙进行改性处理，形成牺牲层，其中，所述牺牲层的耐刻蚀度小于所述侧墙；
进行伪栅结构去除处理，形成由所述牺牲层、剩余侧墙以及所述基底围成的栅极开口；
在所述栅极开口中形成器件栅极结构；
形成所述器件栅极结构后，在所述牺牲层和剩余侧墙的相对侧壁之间形成源漏插塞，所述源漏插塞与所述源漏掺杂层电连接；
去除所述牺牲层，形成由所述器件栅极结构侧壁、剩余侧墙和源漏插塞围成的沟槽；
在所述器件栅极结构顶部形成密封层，所述密封层还密封所述沟槽的顶部，形成由所述器件栅极结构、源漏插塞、剩余侧墙和密封层围成的空气隙侧墙。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述改性处理的工艺包括离子注入工艺或等离子体工艺。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为包括硅元素和碳元素的介质材料；
所述离子注入工艺的注入离子包括氢离子，所述等离子体工艺的反应气体包括含氢气体。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，所述改性处理的方法包括：去除部分高度的所述伪栅结构，形成露出部分高度的所述侧墙；的初始栅极开口；
通过所述初始栅极开口，对剩余所述伪栅结构露出的所述侧墙进行改性处理；
所述进行伪栅结构去除处理的步骤中，去除剩余的所述伪栅结构，形成栅极开口。
15.如权利要求11所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述伪栅结构侧部的基底上还形成有层间介质层，所述层间介质层覆盖所述侧墙的侧壁；
形成所述源漏插塞的步骤中，所述源漏插塞贯穿所述源漏掺杂层顶部的层间介质层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，形成所述源漏插塞之前，还包括：形成覆盖所述器件栅极结构顶部和所述层间介质层顶部的覆盖介质层；
形成所述源漏插塞的步骤中，所述源漏插塞贯穿所述源漏掺杂层顶部的覆盖介质层和层间介质层；
形成所述源漏插塞之后，去除所述牺牲层之前，还包括：去除剩余的所述覆盖介质层。
17.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述器件栅极结构之后，形成所述源漏插塞之前，所述形成方法还包括：去除部分高度的所述器件栅极结构，形成由所述器件栅极结构和牺牲层围成的第一凹槽；在所述第一凹槽中形成栅极盖帽层；
形成所述密封层的步骤中，所述密封层覆盖所述栅极盖帽层的顶部。
18.如权利要求11所述的半导体结构的形成方法，其特征在于，在所述器件栅极结构顶部形成密封层的步骤中，所述密封层覆盖所述源漏插塞的侧壁；
形成所述密封层后，所述形成方法还包括：去除部分高度的所述源漏插塞，形成由所述密封层和剩余源漏插塞顶部围成的第二凹槽，所述第二凹槽底部高于所述空气隙侧墙的顶部；在所述第二凹槽中形成源漏盖帽层。
19.如权利要求12所述的半导体结构的形成方法，其特征在于，所述等离子体工艺包括电感耦合等离子体工艺、电容耦合等离子体工艺、电子回旋共振工艺和远程等离子体工艺中的一种或多种。
20.如权利要求13所述的半导体结构的形成方法，其特征在于，所述等离子体工艺的工艺参数包括：反应气体包括H2和NH3中的一种或两种，催化性气体包括N2，稳定气体包括He。
21.如权利要求13所述的半导体结构的形成方法，其特征在于，所述等离子体工艺的工艺参数包括：反应气体的气体流量为50sccm至200sccm，源射频功率为500W至1500W，工艺压强为50mTorr至150mTorr，偏置电压为0V至500V。
22.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的工艺包括气相刻蚀工艺、远程等离子体刻蚀工艺或湿法刻蚀工艺。
23.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述密封层的工艺包括化学气相沉积工艺或炉管工艺。
24.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的步骤中，所述牺牲层与所述侧墙的刻蚀选择比大于10：1。
25.如权利要求14所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除部分厚度的所述伪栅结构。
CN202110255198.8A 2021-03-09 2021-03-09 半导体结构及其形成方法 Pending CN115050739A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110255198.8A CN115050739A (zh) 2021-03-09 2021-03-09 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110255198.8A CN115050739A (zh) 2021-03-09 2021-03-09 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115050739A true CN115050739A (zh) 2022-09-13

Family

ID=83156868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110255198.8A Pending CN115050739A (zh) 2021-03-09 2021-03-09 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115050739A (zh)

Similar Documents

Publication Publication Date Title
US11075279B2 (en) Metal gate and contact plug design and method forming same
US20190109216A1 (en) Method for manufacturing trench mosfet
CN109427653B (zh) 半导体结构及其形成方法
US11581222B2 (en) Via in semiconductor device structure
CN109390235B (zh) 半导体结构及其形成方法
US11652005B2 (en) Semiconductor device with cut metal gate and method of manufacture
US11810978B2 (en) Gate resistance improvement and method thereof
TW202017014A (zh) 半導體元件的形成方法
CN110364483B (zh) 半导体结构及其形成方法
CN108538724B (zh) 半导体结构及其形成方法
US10056465B2 (en) Transistor device and fabrication method
US11430865B2 (en) Semiconductor device and method
US20230223452A1 (en) Semiconductor structure and forming method thereof
US20220352313A1 (en) Semiconductor Device and Method
TWI785537B (zh) 半導體裝置及其形成方法
CN114068704B (zh) 半导体结构及其形成方法
CN114823894A (zh) 半导体结构及其形成方法
CN115050739A (zh) 半导体结构及其形成方法
CN112582260A (zh) 沟槽型mosfet及其制造方法
CN113903666A (zh) 半导体结构及其形成方法
CN115050821A (zh) 半导体结构及其形成方法
CN109994548B (zh) 半导体结构及其形成方法
US20230335610A1 (en) Semiconductor device structure and methods of forming the same
CN112289687B (zh) 半导体结构及其形成方法
CN113327979B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination