CN115035861A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板，像素电路包括驱动模块、复位模块、数据写入模块和发光模块。复位模块和数据写入模块均连接于驱动模块的第一端和数据线之间，复位模块用于向驱动模块的第一端传输数据线上的数据电压，以对驱动模块的第一端进行复位，数据写入模块用于向驱动模块传输数据电压，复位模块和数据写入模块用于分时向驱动模块传输数据线上的相同的数据电压。驱动模块用于根据数据电压输出驱动电流，驱动发光模块发光。本发明实施例提前使用数据电压复位驱动模块，消除上一帧的栅源电压差的影响，进而缓解残影现象。且在缩短数据电压写入阶段的时长下，仍然可以保证数据电压充分写入，有利于实现显示面板的高频显示。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。显示面板的显示画质，是衡量显示面板品质的重要指标之一。

现有显示面板中，通常包括多个像素电路和发光器件，通过像素电路驱动发光器件发光来进行显示。然而，现有的显示面板存在残影现象，影响了显示面板的显示效果。

发明内容

本发明提供了一种像素电路及其驱动方法、显示面板，以改善残影问题，提升显示面板的显示效果。

根据本发明的一方面，提供了一种像素电路，包括：驱动模块、复位模块、数据写入模块和发光模块；

所述复位模块和所述第二数据模块均连接于所述驱动模块的第一端和数据线之间，所述复位模块用于向所述驱动模块的第一端传输所述数据线上的数据电压，以对所述驱动模块的第一端进行复位，所述数据写入模块用于向所述驱动模块传输所述数据电压，且所述复位模块和所述数据写入模块用于分时向所述驱动模块传输所述数据线上的相同的数据电压；

所述驱动模块用于根据所述数据电压输出驱动电流，驱动所述发光模块发光。

可选的，所述像素电路的工作阶段包括初始化阶段、数据电压写入阶段和发光阶段；所述复位模块连接第一扫描线，所述复位模块用于在所述初始化阶段，响应所述第一扫描线上的扫描信号将所述数据电压传输至所述驱动模块的第一端；

所述数据写入模块连接第二扫描线，所述数据写入模块用于在所述数据电压写入阶段，响应所述第二扫描线上的扫描信号将所述数据电压传输至所述驱动模块的控制端。

可选的，所述像素电路还包括存储模块和第一初始化模块，所述存储模块用于存储所述驱动模块的控制端的电压，所述第一初始化模块连接于所述驱动模块的控制端和初始化线之间；

所述第一初始化模块还连接所述第一扫描线；所述第一初始化模块用于响应所述第一扫描线上的扫描信号将所述初始化线上的初始化信号传输至所述驱动模块的控制端，以对所述驱动模块的控制端进行初始化。

可选的，所述驱动模块包括驱动晶体管，所述存储模块包括存储电容，所述复位模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述第一初始化模块包括第三晶体管；

所述存储电容的第一端与第一电源线电连接，所述存储电容的第二端与所述驱动晶体管的栅极电连接；

所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述驱动晶体管的第一极电连接，所述第一晶体管的栅极与所述第一扫描线电连接；

所述第二晶体管的第一极与所述数据线电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接，所述第二晶体管的栅极与所述第二扫描线电连接；

所述第三晶体管的第一极与所述初始化线电连接，所述第三晶体管的第二极与所述驱动晶体管的栅极电连接，所述第三晶体管的栅极与所述第一扫描线电连接；

所述驱动晶体管的第二极与所述发光模块的第一端电连接，所述发光模块的第二端与第二电源线电连接。

可选的，所述像素电路还包括第一发光控制模块和第二发光控制模块；

所述第一发光控制模块连接于第一电源线和所述驱动模块的第一端之间，所述第二发光控制模块连接于所述驱动模块的第二端和所述发光模块的第一端之间，所述发光模块的第二端连接第二电源线，所述第一发光控制模块和所述第二发光控制模块还均连接发光控制信号线；

优选的，所述第一发光控制模块包括第四晶体管、所述第二发光控制模块包括第五晶体管，所述第四晶体管的第一极与所述第一电源线电连接，所述第四晶体管的第二极与所述驱动模块的第一端电连接，所述第四晶体管的栅极与所述发光控制信号线电连接；

所述第五晶体管的第一极与所述驱动模块的第二端电连接，所述第五晶体管的第二极与所述发光模块的第一端电连接，所述第五晶体管的栅极与所述发光控制信号线电连接。

可选的，所述像素电路还包括第二初始化模块，所述第二初始化模块连接于所述发光模块的第一端和初始化线之间，所述第二初始化模块的控制端还连接所述第一扫描线；

所述第二初始化模块用于响应所述第一扫描线上的扫描信号将所述初始化线上的初始化信号传输至所述发光模块的第一端，以对所述发光模块的第一端进行初始化；

优选的，所述第二初始化模块包括第六晶体管，所述第六晶体管的第一极与所述初始化线电连接，所述第六晶体管的第二极与所述发光模块的第一端电连接，所述第六晶体管的栅极与所述第一扫描线电连接。

可选的，所述像素电路还包括补偿模块，所述补偿模块连接于所述驱动模块的控制端和所述驱动模块的第二端之间，所述补偿模块的控制端还连接所述第二扫描线，所述补偿模块用于对所述驱动模块进行阈值补偿，且还用于在所述数据电压写入阶段将所述数据电压写入到所述驱动模块的控制端。

可选的，所述补偿模块包括第七晶体管；

所述第七晶体管的第一极与所述驱动模块的控制端电连接，所述第七晶体管的第二极与所述驱动模块的第二端电连接，所述第七晶体管的栅极与所述第二扫描线电连接。

根据本发明的另一方面，提供了一种像素电路的驱动方法，所述像素电路包括驱动模块、存储模块、复位模块、数据写入模块和发光模块，所述像素电路的工作阶段包括初始化阶段、数据电压写入阶段和发光阶段；

在所述初始化阶段，所述复位模块将数据电压传输至所述驱动模块的第一端，以对所述驱动模块的第一端进行复位；

在数据电压写入阶段，所述数据写入模块将所述数据电压传输至所述驱动模块的控制端，以对所述驱动模块进行数据电压的写入；

在所述发光阶段，所述驱动模块根据数据电压输出驱动电流，驱动所述发光模块发光。

根据本发明的另一方面，提供了一种显示面板，包括上述任一项所述的像素电路。

本发明实施例提供了一种像素电路及其驱动方法、显示面板，像素电路包括驱动模块、复位模块、数据写入模块和发光模块。复位模块和数据写入模块均连接于驱动模块和数据线之间，复位模块和数据写入模块用于分时向驱动模块传输数据线上的相同的数据电压。驱动模块用于根据数据电压输出驱动电流，驱动发光模块发光。复位模块用于向驱动模块的第一端传输数据线上的数据电压，以对驱动模块的第一端进行复位，即提前使用数据电压复位驱动模块，以使驱动模块包括的驱动晶体管的栅源电压差在短时间内达到当前帧画面需要的数值，消除上一帧的栅源电压差的影响，进而缓解残影现象，有效提高显示均一性。且因数据电压提前写入至驱动模块的第二端(驱动模块与发光模块连接的一端)，在缩短数据电压写入阶段的时长下，仍然可以保证数据电压充分写入，有利于实现显示面板的高频显示。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有的显示面板的残影现象的示意图；

图2是本发明实施例提供的一种像素电路的结构示意图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的另一种像素电路的结构示意图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的一种像素电路的驱动时序图；

图7是本发明实施例提供的另一种像素电路的结构示意图；

图8是本发明实施例提供的一种像素电路的驱动方法的流程图；

图9是本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术所述，现有的显示面板存在残影问题。下面对显示面板的残影问题进行说明。图1为现有的显示面板的残影现象的示意图。参见图1，在显示面板的性能测试的过程中，设定显示面板以黑白棋盘格画面点屏一段时间后，切换至低灰阶的灰画面，具体地，设定上一帧显示面板显示黑白画面(例如，0灰阶的黑色区块和255灰阶的白色区块)，并保持预设时间(例如20s)，然后在本帧切换到中间灰阶画面(例如64灰阶)显示。由于存在黑白画面的残影，最终显示画面中，原黑色区块的亮度比原白色区块的亮度高，体现为原黑色区块的部分比原白色区块的部分深，即显示面板存在残影，影响了显示面板的显示效果。

经发明人研究发现，出现该问题的原因如下：现有的显示面板通常包括多个像素电路，像素电路包括驱动发光器件发光的驱动晶体管，驱动晶体管通过控制流过发光器件的驱动电流来控制发光器件的发光亮度。驱动晶体管产生的驱动电流大小与驱动晶体管的栅源电压差相关。像素电路在进行灰阶切换时，由于驱动晶体管的迟滞效应，驱动晶体管的栅源电压差在短时间内维持上一时刻电位，导致显示画面存在残影的问题。

针对上述问题，本发明实施例提供了一种像素电路，图2为本发明实施例提供的一种像素电路的结构示意图。参考图2，像素电路包括：驱动模块10、复位模块12、数据写入模块13和发光模块14；

复位模块12和数据写入模块13均连接于驱动模块10的第一端和数据线之间，复位模块12用于向驱动模块10的第一端传输数据线Vdata上的数据电压，以对驱动模块10的第一端进行复位，数据写入模块13用于向驱动模块10传输数据电压，且复位模块12和数据写入模块13用于分时向驱动模块10传输数据线Vdata上的相同的数据电压；

驱动模块10用于根据数据电压输出驱动电流，驱动发光模块14发光。

可选的，像素电路还包括存储模块11，用于存储驱动模块10的控制端的电压。像素电路还包括至少一个发光控制模块，用于控制驱动模块10与第一电源线Vdd或者第二电源线Vss中的至少一个是否连通。本实施例中，示例性示出像素电路包括连接于第一电源线Vdd和驱动模块10的第一端之间的第一发光控制模块17、以及连接于驱动模块10的第二端与发光模块14的第一端之间的第二发光控制模块18，发光模块14的第二端与第二电源线Vss电连接。在发光阶段，第一电源线Vdd、驱动模块10、发光模块14和第二电源线Vss之间形成通路，驱动模块10根据数据电压产生驱动电流，驱动发光模块14发光。

示例性的，复位模块12和数据写入模块13均可连接于驱动模块10的第一端和数据线Vdata之间。可选的，像素电路还包括补偿模块15，补偿模块15连接于驱动模块10的控制端和驱动模块10的第二端之间。本实施例中，发光模块14可以为有机发光二极管(OrganicLight Emitting Diode，OLED)。

复位模块12和数据写入模块13用于分时向驱动模块10传输数据线Vdata上的相同的数据电压，复位模块12和数据写入模块13可以在像素电路一帧内不同的阶段均向驱动模块10传输数据电压，使得数据电压的写入更充分。示例性的，在本实施例中，像素电路在显示一帧画面的时间内，工作阶段可以至少包括数据电压写入阶段，复位模块12可以在数据电压写入阶段之前先将数据电压传输至驱动模块10的第一端和第二端(此时，驱动模块10已导通)，在进入数据电压写入阶段后，数据写入模块13将数据电压写入驱动模块10的控制端。驱动模块10包括驱动晶体管，在数据电压写入阶段之前，将数据电压写入驱动模块10的第一端，可以提前使用数据电压复位驱动模块10，以使驱动晶体管的栅源电压差在短时间内达到当前帧画面需要的数值，消除上一帧的栅源电压差的影响，进而缓解残影现象，有效提高显示均一性。且本实施例中因数据电压已提前写入至驱动模块10的第二端，待进入数据电压写入阶段，驱动模块10第二端的电压经导通的补偿模块15直接向驱动模块10的控制端传输，使得在有限的时间内数据电压的写入更充分。因数据电压提前写入至驱动模块10的第二端，在缩短数据电压写入阶段的时长下，仍然可以保证数据电压充分写入，有利于实现显示面板的高频显示。

本实施例中，复位模块12和数据写入模块13均用于向驱动模块10传输数据电压，可以提前使用数据电压复位驱动模块10，以使驱动模块10包括的驱动晶体管的栅源电压差在短时间内达到当前帧画面需要的数值，消除上一帧的栅源电压差的影响，进而缓解残影现象，有效提高显示均一性。且因数据电压提前写入至驱动模块10的第二端，在缩短数据电压写入阶段的时长下，仍然可以保证数据电压充分写入，有利于实现显示面板的高频显示。

图3为本发明实施例提供的另一种像素电路的结构示意图，参考图3，可选的，像素电路的工作阶段包括初始化阶段、数据电压写入阶段和发光阶段；复位模块12连接第一扫描线S1，复位模块12用于在初始化阶段，响应第一扫描线S1上的扫描信号将数据电压传输至驱动模块10的第一端；

数据写入模块13连接第二扫描线S2，数据写入模块13用于在数据电压写入阶段，响应第二扫描线S2上的扫描信号将数据电压传输至驱动模块10的控制端。

复位模块12响应第一扫描线S1上的扫描信号导通或关断，数据写入模块13响应第二扫描线S2上的扫描信号导通或关断。复位模块12在初始化阶段，响应第一扫描线S1上的信号导通，将数据电压传输至驱动模块10的第一端和第二端(因初始化阶段，驱动模块10会存在导通的时刻，因此数据电压也可传输至第二端)，在初始化阶段将数据电压写入驱动模块10，可以提前使用数据电压复位驱动模块10，以使驱动模块10包括的驱动晶体管的栅源电压差在短时间内达到当前帧画面需要的数值，消除上一帧的栅源电压差的影响，进而缓解残影现象，有效提高显示均一性。数据写入模块13在数据电压写入阶段，响应第二扫描线S2上的信号导通，将数据电压传输至驱动模块10的控制端。数据电压写入阶段，驱动模块10第二端的电压经导通的补偿模块15直接向驱动模块10的控制端传输，使得在有限的时间内数据电压的写入更充分。因数据电压提前写入至驱动模块10的第二端，在缩短数据电压写入阶段的时长下，仍然可以保证数据电压充分写入，有利于实现显示面板的高频显示。

继续参考图3，可选的，像素电路还包括第一初始化模块16，第一初始化模块16连接于驱动模块10的控制端和初始化线Vref之间；

第一初始化模块16还连接第一扫描线S1；第一初始化模块16用于响应第一扫描线S1上的扫描信号将初始化线Vref上的初始化信号传输至驱动模块10的控制端，以对驱动模块10的控制端进行初始化。

第一初始化模块16在初始化阶段响应第一扫描线S1上的扫描信号导通，将初始化线Vref上的初始化信号写入驱动模块10的控制端，完成对驱动模块10的控制端的初始化。同时，第一初始化模块16向驱动模块10的控制端写入初始化线Vref上的电压，可以使得驱动模块10导通，以便后续对驱动模块10写入数据电压。本实施例中，第一初始化模块16和复位模块12连接同一根扫描线(第一扫描线S1),无需改变像素电路的驱动时序，仅需增加一个复位模块12用于提前传输数据电压即可，有利于简化对像素电路提供扫描信号的扫描电路的结构，在将像素电路应用于显示面板时，简化整个显示面板的结构设计。

图4为本发明实施例提供的另一种像素电路的结构示意图，参考图4，可选的，像素电路还包括第一发光控制模块17和第二发光控制模块18；

第一发光控制模块17连接于第一电源线Vdd和驱动模块10的第一端之间，第二发光控制模块18连接于驱动模块10的第二端和发光模块14的第一端之间，发光模块14的第二端连接第二电源线Vss，第一发光控制模块17和第二发光控制模块18还均连接发光控制信号线EM。

第一发光控制模块17用于响应发光控制信号线EM上的信号导通，将第一电源线Vdd提供的第一电源电压传输至驱动模块10的第一端。第二发光控制模块18用于响应发光控制信号线EM上的信号导通，将驱动模块10产生的驱动电流传输至发光模块14。第一发光控制模块17和第二发光控制模块18在非发光阶段关闭，使得驱动模块10不与第一电源线Vdd和第二电源线Vss连通，避免发光模块14在非发光阶段误发光。第一发光控制模块17和第二发光控制模块18在发光阶段导通，以使驱动模块10与第一电源线Vdd和第二电源线Vss连通，进而在第一电源线Vdd、驱动模块10、和第二电源线Vss之间形成通路，使得发光模块14发光。

继续参考图4，可选的，像素电路还包括第二初始化模块19，第二初始化模块19连接于发光模块14的第一端和初始化线Vref之间，第二初始化模块19的控制端还连接第一扫描线S1；

第二初始化模块19用于响应第一扫描线S1上的扫描信号将初始化线Vref上的初始化信号传输至发光模块14的第一端，以对发光模块14的第一端进行初始化。

第二初始化模块19响应第一扫描线S1上的扫描信号导通或关断，第二初始化模块19在导通时，将初始化线Vref上的初始化信号传输至发光模块14的第一端，完成对发光模块14第一端的初始化，避免上一帧残留的电荷对当前帧发光亮度的影响。

继续参考图4，可选的，像素电路还包括补偿模块15，补偿模块15连接于驱动模块10的控制端和驱动模块10的第二端之间，补偿模块15的控制端还连接第二扫描线S2，补偿模块15用于对驱动模块10进行阈值补偿，且还用于在数据电压写入阶段将数据电压写入到驱动模块10的控制端。

在上述各实施例的基础上，图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，可选的，像素电路包括驱动模块10、存储模块11、复位模块12、数据写入模块13、发光模块14、补偿模块15、第一初始化模块16、第一发光控制模块17、第二发光控制模块18和第二初始化模块19，上述各模块之间的连接关系参照上述实施例，本实施例在此不再赘述。

图6为本发明实施例提供的一种像素电路的驱动时序图，图6所示的驱动时序可适用于图5所示的像素电路。参考图5和图6，像素电路一帧内的工作过程包括初始化阶段t11、数据电压写入和阈值电压补偿阶段t12、发光阶段t13。

初始化阶段t11，第一初始化模块16、第二初始化模块19和复位模块12均响应第一扫描线S1上的扫描信号导通，示例性的，第一初始化模块16、第二初始化模块19和复位模块12均响应低电平导通，响应高电平关断。第一发光控制模块17和第二发光控制模块18响应发光控制信号线EM上的信号关断，示例性的，第一发光控制模块17和第二发光控制模块18均响应低电平导通，响应高电平关断。数据写入模块13和补偿模块15响应第二扫描线S2上的扫描信号关断，示例性的，数据写入模块13和补偿模块15均响应低电平导通，响应高电平关断。第一初始化模块16导通后，导通的第一初始化模块16将初始化线Vref上的初始化信号传输至驱动模块10的控制端，第二初始化模块19导通后，导通的第二初始化模块19将初始化线Vref上的初始化信号传输至发光模块14的第一端，即在初始化阶段t11，通过第一初始化模块16实现对驱动模块10的控制端的初始化、通过第二初始化模块19实现对发光模块14的第一端的初始化，有利于提高显示的均一性。复位模块12导通后，将数据电压传输至驱动模块10的第一端，提前将数据电压写入驱动模块10的第一端，可以提前使用数据电压复位驱动模块10，以使驱动模块10包括的驱动晶体管的栅源电压差在短时间内达到当前帧画面需要的数值，消除上一帧的栅源电压差的影响，进而缓解残影现象，有效提高显示均一性。

数据电压写入和阈值电压补偿阶段t12，第一初始化模块16、第二初始化模块19和复位模块12响应第一扫描线S1上的扫描信号关断，第一发光控制模块17和第二发光控制模块18响应发光控制信号线EM上的信号关断，数据写入模块13和补偿模块15响应第二扫描线S2上的扫描信号导通。数据写入模块13和补偿模块15导通后，导通的数据写入模块13和补偿模块15将数据电压写入驱动模块10的控制端，同时补偿模块15可以对驱动模块10的阈值电压进行补偿，使得驱动模块10的控制端的电压与阈值电压相关联。因数据电压在初始化阶段t11经导通的复位模块12写入驱动模块10的第一端和第二端，因此在数据电压写入和阈值电压补偿阶段，驱动模块10第二端的电压经导通的补偿模块15直接向驱动模块10的控制端传输，使得在有限的时间内数据电压的写入更充分。因数据电压提前写入至驱动模块10的第二端，在缩短数据电压写入阶段的时长下，仍然可以保证数据电压充分写入，有利于实现显示面板的高频显示。

发光阶段t13，第一初始化模块16、第二初始化模块19和复位模块12响应第一扫描线S1上的扫描信号关断，数据写入模块13和补偿模块15响应第二扫描线S2上的扫描信号关断，第一发光控制模块17和第二发光控制模块18响应发光控制信号线EM上的信号导通，第一电源线Vdd、第一发光控制模块17、驱动模块10、第二发光控制模块18、发光模块14和第二电源线Vss之间形成通路，驱动模块10根据数据电压产生驱动电流驱动发光模块14发光。

图7为本发明实施例提供的另一种像素电路的结构示意图，参考图5和图7，可选的，驱动模块10包括驱动晶体管T0，存储模块11包括存储电容C1，复位模块12包括第一晶体管T1，数据写入模块13包括第二晶体管T2，第一初始化模块16包括第三晶体管T3；

存储电容C1的第一端与第一电源线Vdd电连接，存储电容C1的第二端与驱动晶体管T0的栅极电连接；

第一晶体管T1的第一极与数据线Vdata电连接，第一晶体管T1的第二极与驱动晶体管T0的第一极电连接，第一晶体管T1的栅极与第一扫描线S1电连接；

第二晶体管T2的第一极与数据线Vdata电连接，第二晶体管T2的第二极与驱动晶体管T0的第一极电连接，第二晶体管T2的栅极与第二扫描线S2电连接；

第三晶体管T3的第一极与初始化线Vref电连接，第三晶体管T3的第二极与驱动晶体管T0的栅极电连接，第三晶体管T3的栅极与第一扫描线S1电连接；

驱动晶体管T0的第二极与发光模块14的第一端电连接，发光模块14的第二端与第二电源线Vss电连接。

具体地，在本实施例中，第三晶体管T3可以为双栅晶体管，第三晶体管T3包括两个子晶体管，第一子晶体管T3-1和第二子晶体管T3-2,第一子晶体管T3-1的第一极与初始化线Vref电连接，第一子晶体管T3-1的第二极与第二子晶体管T3-2的第一极电连接，第二子晶体管T3-2的第二极与驱动晶体管T0的栅极电连接，第一子晶体管T3-1和第二子晶体管T3-2的栅极均与第一扫描线S1电连接。通过将第三晶体管T3设置成双栅晶体管，能够在第三晶体管T3关断后，减小第三晶体管T3的漏电流，以维持驱动晶体管T0的栅极电压的稳定性，有利于提高显示效果。

继续参考图5和图7，可选的，第一发光控制模块17包括第四晶体管T4、第二发光控制模块18包括第五晶体管T5、第二初始化模块19包括第六晶体管T6、补偿模块15包括第七晶体管T7；

第四晶体管T4的第一极与第一电源线Vdd电连接，第四晶体管T4的第二极与驱动模块10的第一端电连接，第四晶体管T4的栅极与发光控制信号线EM电连接；

第五晶体管T5的第一极与驱动模块10的第二端电连接，第五晶体管T5的第二极与发光模块14的第一端电连接，第五晶体管T5的栅极与发光控制信号线EM电连接；

第六晶体管T6的第一极与初始化线Vref电连接，第六晶体管T6的第二极与发光模块14的第一端电连接，第六晶体管T6的栅极与第一扫描线S1电连接；

第七晶体管T7的第一极与驱动模块10的控制端电连接，第七晶体管T7的第二极与驱动模块10的第二端电连接，第七晶体管T7的栅极与第二扫描线S2电连接。

第七晶体管T7可以为双栅晶体管，第七晶体管T7包括第三子晶体管T7-1和第四子晶体管T7-2，第三子晶体管T7-1的第一极与驱动模块10的第二端电连接，第三子晶体管T7-1的第二极与第四子晶体管T7-2的第一极电连接，第四子晶体管T7-2的第二极与驱动模块10的控制端电连接，第三子晶体管T7-1和第四子晶体管T7-2的栅极均与第二扫描线S2电连接。通过将第七晶体管T7设置成双栅晶体管，能够在第七晶体管T7关断后，减小第七晶体管T7的漏电流，以维持驱动晶体管T0的栅极电压的稳定性。

图6所示的驱动时序图同样适用于图7所示的像素电路，本实施中，示例性示出驱动晶体管T0、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均为P型晶体管，在其他实施中上述晶体管也可以为N型晶体管。

在初始化阶段t11，第二扫描线S2上的扫描信号为高电平，第二扫描线S2上的扫描信号控制第二晶体管T2和第七晶体管T7关断。发光控制信号线EM上的信号为高电平，发光控制信号线EM上的信号控制第四晶体管T4和第五晶体管T5关断。第一扫描线S1上的扫描信号为低电平，第一扫描线S1上的扫描信号控制第三晶体管T3、第六晶体管T6和第一晶体管T1导通，导通的第三晶体管T3将初始化线Vref上的初始化信号传输至驱动晶体管T0的栅极，完成对驱动晶体管T0的初始化。导通的第六晶体管T6将初始化线Vref上的初始化信号传输至发光模块14的第一端，完成对发光模块14的初始化。在初始化阶段t11，驱动晶体管T0也存在导通的时刻，数据电压经导通的第一晶体管T1和驱动晶体管T0写入驱动晶体管T0的第一极和第二极，提前将数据电压写入驱动晶体管T0的第一极和第二极，提前使用数据电压复位驱动晶体管T0，以使驱动晶体管T0的栅源电压差在短时间内达到当前帧画面需要的数值，消除上一帧的栅源电压差的影响，进而缓解残影现象，有效提高显示均一性。

在数据电压写入和阈值电压补偿阶段t12，第一扫描线S1上的扫描信号为高电平，第一扫描线S1上的扫描信号控制第三晶体管T3、第六晶体管T6和第一晶体管T1关断。发光控制信号线EM上的信号为高电平，发光控制信号线EM上的信号控制第四晶体管T4和第五晶体管T5关断。第二扫描线S2上的扫描信号为低电平，第二扫描线S2上的扫描信号控制第二晶体管T2和第七晶体管T7导通，导通的第二晶体管T2和第七晶体管T7将数据电压传输至驱动晶体管T0的栅极，同时，第七晶体管T7完成对驱动晶体管T0的阈值电压的补偿，使得驱动晶体管T0的栅极电压与阈值电压相关联，有利于提高显示的均一性。数据电压写入和阈值电压补偿阶段t12，驱晶体管T0第二极的电压经导通的第七晶体管T7直接向驱动晶体管T0的栅极传输，使得在有限的时间内数据电压的写入更充分。因数据电压提前写入至驱动晶体管T0的第二极，在缩短数据电压写入和阈值电压补偿阶段t12的时长下，仍然可以保证数据电压充分写入，有利于实现显示面板的高频显示。

在发光阶段t13，第一扫描线S1上的扫描信号为高电平，第一扫描线S1上的扫描信号控制第三晶体管T3、第六晶体管T6和第一晶体管T1关断。第二扫描线S2上的扫描信号为高电平，第二扫描线S2上的扫描信号控制第二晶体管T2和第七晶体管T7关断。发光控制信号线EM上的信号为低电平，发光控制信号线EM上的信号控制第四晶体管T4和第五晶体管T5导通。导通的第四晶体管T4将第一电源线Vdd上的电压传输至驱动晶体管T0的第一极，驱动晶体管T0根据自身栅极和第一极的电压产生驱动电流，驱动发光模块14发光。

图7仅为本实施例中提供的一种示例性电路，本领域技术人员可以理解的是，只要能实现将数据电压提前写入至驱动模块的像素电路均符合本发明的构思。除图7所示的像素电路外，只要符合在数据线和驱动晶体管之间再并联一个晶体管，以实现将数据电压提前写入至驱动晶体管中，也均符合发明的构思。

本发明实施例还提供了一种像素电路的驱动方法，图8为本实施例提供的一种像素电路的驱动方法的流程图，参考图2和8，像素电路包括驱动模块10、复位模块12、数据写入模块13和发光模块14，像素电路的工作阶段包括初始化阶段、数据电压写入阶段和发光阶段；

S101：在初始化阶段，复位模块将数据电压传输至驱动模块的第一端，以对驱动模块的第一端进行复位。

在初始化阶段，复位模块12导通、数据写入模块13关断，数据电压经导通的复位模块12传输至驱动模块10的第一端和第二端，提前使用数据电压复位驱动模块10，以使驱动晶体管的栅源电压差在短时间内达到当前帧画面需要的数值，消除上一帧的栅源电压差的影响，进而缓解残影现象，有效提高显示均一性。

S102：在数据电压写入阶段，数据写入模块将数据电压传输至驱动模块的控制端，以对驱动模块进行数据电压的写入。

在数据电压写入阶段，复位模块12关断、数据写入模块13导通，数据电压经导通的数据写入模块13写入驱动模块10的控制端，实现数据电压的写入。因数据电压已在初始化阶段提前写入至驱动模块10的第二端，待进入数据电压写入阶段，驱动模块10第二端的电压直接向驱动模块10的控制端传输，使得在有限的时间内数据电压的写入更充分。因数据电压提前写入至驱动模块10的第二端，在缩短数据电压写入阶段的时长下，仍然可以保证数据电压充分写入，有利于实现显示面板的高频显示。

S103：在发光阶段，驱动模块根据数据电压输出驱动电流，驱动发光模块发光。

在发光阶段，复位模块12和数据写入模块13关断，驱动模块根据数据电压输出驱动电流，驱动发光模块发光。

像素电路的驱动方法具备的有益效果与像素电路相同，本实施例在此不再赘述。

本发明实施还提供了一种显示面板，包括上述任一实施例中的像素电路，显示面板具备的有益效果与像素电路具备的有益效果相同，本实施例在此不再赘述。

本发明实施例还提供了一种显示装置，图9为本实施例提供的一种显示装置的结构示意图，参考图9，该显示装置01包括上述所述的显示面板02。显示装置01可以为图9所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动模块、复位模块、数据写入模块和发光模块；

所述复位模块和所述数据写入模块均连接于所述驱动模块的第一端和数据线之间，所述复位模块用于向所述驱动模块的第一端传输所述数据线上的数据电压，以对所述驱动模块的第一端进行复位，所述数据写入模块用于向所述驱动模块传输所述数据电压，且所述复位模块和所述数据写入模块用于分时向所述驱动模块传输所述数据线上的相同的数据电压；

所述驱动模块用于根据所述数据电压输出驱动电流，驱动所述发光模块发光。

2.根据权利要求1所述的像素电路，其特征在于，所述像素电路的工作阶段包括初始化阶段、数据电压写入阶段和发光阶段；所述复位模块连接第一扫描线，所述复位模块用于在所述初始化阶段，响应所述第一扫描线上的扫描信号将所述数据电压传输至所述驱动模块的第一端；

所述数据写入模块连接第二扫描线，所述数据写入模块用于在所述数据电压写入阶段，响应所述第二扫描线上的扫描信号将所述数据电压传输至所述驱动模块的控制端。

3.根据权利要求2所述的像素电路，其特征在于，还包括存储模块和第一初始化模块，所述存储模块用于存储所述驱动模块的控制端的电压，所述第一初始化模块连接于所述驱动模块的控制端和初始化线之间；

所述第一初始化模块还连接所述第一扫描线；所述第一初始化模块用于响应所述第一扫描线上的扫描信号将所述初始化线上的初始化信号传输至所述驱动模块的控制端，以对所述驱动模块的控制端进行初始化。

4.根据权利要求3所述的像素电路，其特征在于，所述驱动模块包括驱动晶体管，所述存储模块包括存储电容，所述复位模块包括第一晶体管，所述数据写入模块包括第二晶体管，所述第一初始化模块包括第三晶体管；

所述存储电容的第一端与第一电源线电连接，所述存储电容的第二端与所述驱动晶体管的栅极电连接；

所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述驱动晶体管的第一极电连接，所述第一晶体管的栅极与所述第一扫描线电连接；

所述第二晶体管的第一极与所述数据线电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接，所述第二晶体管的栅极与所述第二扫描线电连接；

所述第三晶体管的第一极与所述初始化线电连接，所述第三晶体管的第二极与所述驱动晶体管的栅极电连接，所述第三晶体管的栅极与所述第一扫描线电连接；

所述驱动晶体管的第二极与所述发光模块的第一端电连接，所述发光模块的第二端与第二电源线电连接。

5.根据权利要求2所述的像素电路，其特征在于，还包括第一发光控制模块和第二发光控制模块；

所述第一发光控制模块连接于第一电源线和所述驱动模块的第一端之间，所述第二发光控制模块连接于所述驱动模块的第二端和所述发光模块的第一端之间，所述发光模块的第二端连接第二电源线，所述第一发光控制模块和所述第二发光控制模块还均连接发光控制信号线；

优选的，所述第一发光控制模块包括第四晶体管、所述第二发光控制模块包括第五晶体管，所述第四晶体管的第一极与所述第一电源线电连接，所述第四晶体管的第二极与所述驱动模块的第一端电连接，所述第四晶体管的栅极与所述发光控制信号线电连接；

所述第五晶体管的第一极与所述驱动模块的第二端电连接，所述第五晶体管的第二极与所述发光模块的第一端电连接，所述第五晶体管的栅极与所述发光控制信号线电连接。

6.根据权利要求5所述的像素电路，其特征在于，还包括第二初始化模块，所述第二初始化模块连接于所述发光模块的第一端和初始化线之间，所述第二初始化模块的控制端还连接所述第一扫描线；

所述第二初始化模块用于响应所述第一扫描线上的扫描信号将所述初始化线上的初始化信号传输至所述发光模块的第一端，以对所述发光模块的第一端进行初始化；

优选的，所述第二初始化模块包括第六晶体管，所述第六晶体管的第一极与所述初始化线电连接，所述第六晶体管的第二极与所述发光模块的第一端电连接，所述第六晶体管的栅极与所述第一扫描线电连接。

7.根据权利要求6所述的像素电路，其特征在于，还包括补偿模块，所述补偿模块连接于所述驱动模块的控制端和所述驱动模块的第二端之间，所述补偿模块的控制端还连接所述第二扫描线，所述补偿模块用于对所述驱动模块进行阈值补偿，且还用于在所述数据电压写入阶段将所述数据电压写入到所述驱动模块的控制端。

8.根据权利要求7所述的像素电路，其特征在于，所述补偿模块包括第七晶体管；

所述第七晶体管的第一极与所述驱动模块的控制端电连接，所述第七晶体管的第二极与所述驱动模块的第二端电连接，所述第七晶体管的栅极与所述第二扫描线电连接。

9.一种像素电路的驱动方法，其特征在于，所述像素电路包括驱动模块、复位模块、数据写入模块和发光模块，所述像素电路的工作阶段包括初始化阶段、数据电压写入阶段和发光阶段；

在所述初始化阶段，所述复位模块将数据电压传输至所述驱动模块的第一端，以对所述驱动模块的第一端进行复位；

在数据电压写入阶段，所述数据写入模块将所述数据电压传输至所述驱动模块的控制端，以对所述驱动模块进行数据电压的写入；

在所述发光阶段，所述驱动模块根据所述数据电压输出驱动电流，驱动所述发光模块发光。

10.一种显示面板，其特征在于，包括权利要求1-8任一项所述的像素电路。

Images