CN115020395B - 一种芯片封装结构及封装方法 - Google Patents
一种芯片封装结构及封装方法 Download PDFInfo
- Publication number
- CN115020395B CN115020395B CN202210522759.0A CN202210522759A CN115020395B CN 115020395 B CN115020395 B CN 115020395B CN 202210522759 A CN202210522759 A CN 202210522759A CN 115020395 B CN115020395 B CN 115020395B
- Authority
- CN
- China
- Prior art keywords
- chip
- chips
- packaging
- substrate
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
Abstract
本发明涉及一种芯片封装结构及封装方法，应用于半导体技术领域，该封装结构包括基板和位于基板正面的封装模块单元，封装模块单元包括若干芯片，以及设于间距小于预设阈值芯片之间的凸起结构，凸起结构与芯片之间的空隙内填充有填充物，填充物和凸起结构的顶面构成相邻芯片顶面之间的过渡面，该封装结构还包括包覆封装模块单元及其边缘部分基板正面的隔离膜，以及包覆隔离膜的塑封体，其中，在芯片之间设置有凸起结构的区域，隔离膜覆盖相邻芯片的顶面及过渡面。本方案中凸起结构和填充物的设置增强了隔离膜与芯片以及基板之间的结合力，解决了芯片封装结构在热应力下容易分层的问题，提高了产品的可靠性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种芯片封装结构及封装方法。
背景技术
随着半导体行业的快速发展，控制电路集成化程度的不断提高，芯片与其他相关组件需要被高度集成在有限面积的封装结构中，封装结构向着更小、更薄的方向发展。
而现有的封装结构，由于芯片与芯片之间的间隙较小，从而芯片间的隔离膜与基板的接触面积较小，相互之间的结合力较弱，以至于芯片封装结构在热应力下容易出现芯片与隔离膜或者隔离膜与基板分层的问题，存在较高的可靠性风险。
发明内容
本发明解决的技术问题在于增强隔离膜与芯片以及基板之间的结合力，提供一种在热应力下具有较高可靠性的封装结构以及制备该封装结构的封装方法。
为解决上述技术问题，本发明提供如下技术方案：
本申请第一方面提供了一种芯片封装结构。
该芯片封装结构包括基板和位于基板正面的封装模块单元，所述封装模块单元包括若干芯片，以及设于间距小于预设阈值的芯片之间的凸起结构，所述阈值为200um，所述凸起结构与相邻芯片之间的空隙内填充有填充物，所述填充物及凸起结构的顶面构成相邻芯片顶面之间的过渡面，所述封装结构还包括包覆封装模块单元及其边缘部分基板正面的隔离膜，以及包覆所述隔离膜的塑封体；其中，在封装模块单元内设置有所述凸起结构的区域，所述隔离膜覆盖相邻芯片的顶面及所述过渡面，在未设置凸起结构的区域，所述隔离膜覆盖相邻芯片的顶面以及相邻芯片之间的基板正面。
进一步地，若凸起结构两侧的芯片高度相同，则凸起结构高度与芯片高度保持一致，在覆膜操作后，芯片间过渡面上的隔离膜与芯片上的隔离膜在同一平面上；若凸起结构两侧的芯片存在高度差，则凸起结构高度介于相邻的两个芯片高度之间，在覆膜操作后，芯片间过渡面的隔离膜为一个有斜度的平面。
进一步地，所述凸起结构设置于相邻芯片之间的数量至少为1个。
进一步地，所述凸起结构与相邻的芯片之间的距离为50-100um。在置件精度为25um的SMT(表面贴装技术)和凸起结构置件技术的工艺标准下保证工艺自动化有效运行。
进一步地，所述凸起结构可以是电镀或者沉积的方式制作的铜柱，铜柱具有优越的导电、导热性能和较高的可靠性。
进一步地，所述芯片为倒装芯片，包括滤波器芯片和与之功能适配的其他倒装芯片，其他倒装芯片包括开关倒装芯片、低噪声放大器芯片和/或功率放大器倒装芯片。
进一步地，根据凸起结构相邻的芯片类型确定填充效果。
当凸起结构相邻的芯片中有滤波器芯片时，填充物填充满凸起结构与滤波器芯片之间的空隙。在覆膜操作后，隔离膜使滤波器芯片形成空腔，保证滤波器芯片功能区域与其他物质不接触，符合滤波器产品性能和设计功能的需求。
当凸起结构相邻的芯片中有其他倒装芯片时，填充物填充满凸起结构与其他倒装芯片之间的空隙以及其他倒转芯片与基板之间的空隙，填充物的存在对芯片起到支撑的作用，从而减少应力的积聚和受力不均匀导致的芯片变形或者塌陷问题，提高产品的可靠性。
进一步地，所述填充物为胶水，选用低流动性胶水，便于控制空隙填充效果，同时胶水起到凸起结构、芯片和基板三者之间的粘接作用。
本申请第二方面提供了一种芯片封装方法。
该方法用于制备上述芯片封装结构，包括：
步骤a：在基板正面规划出用于贴装芯片的贴装区，且在间距小于200um阈值的相邻芯片贴装区之间设置凸起结构；
步骤b：在贴装区贴装芯片，所述芯片为倒装芯片，包括滤波器芯片和与之功能适配的其他倒装芯片，其他倒装芯片包括开关倒装芯片、低噪声放大器芯片和/或功率放大器芯片；
步骤c：在凸起结构与倒装芯片的空隙内进行填充物的填充，所述填充物为胶水。根据不同的芯片类型控制不同的点胶量，对滤波器芯片与凸起结构一侧进行点胶至胶水充满二者之间的空隙；对其他倒装芯片与凸起结构一侧进行点胶至胶水充满二者之间的空隙以及其他倒装芯片和基板之间的空隙。
步骤d：对封装模块单元及其边缘部分基板正面进行隔离膜的压合，使原不具有空腔结构的滤波器芯片与基板之间形成符合滤波器芯片结构功能要求的空腔结构。
步骤e：对覆有隔离膜的器件面通过压塑成型工艺进行塑封成型，芯片与外界环境电绝缘，抵抗外部溶剂、湿气、冲击，对器件进行电气保护，使芯片不受外界环境的影响。
本发明的有益效果：
在本发明的芯片封装结构中，通过在间距小于预设阈值的芯片间设置凸起结构，并使用填充物填充满凸起结构与芯片之间的空隙，提高结构强度。在封装模块单元内设置有凸起结构的区域，隔离膜完全包覆相邻芯片的顶面和填充物及凸起结构顶面构成的相邻芯片顶面之间的过渡面，避免了在芯片间隙较小的情况下隔离膜与基板的接触面积太小导致的结合力弱，以至于芯片封装结构在热应力下容易出现的芯片与隔离膜或者隔离膜与基板分层的问题，提高了产品的可靠性。
附图说明
图1为本发明芯片封装结构基板上各组件相对位置俯视示意图；
图2为本发明芯片封装结构第一种实施例基板上设置的铜柱示意图；
图3为图2所示实施例中贴装倒装芯片后的示意图；
图4为图2所示实施例中在铜柱与相邻倒装芯片之间进行点胶操作后的示意图；
图5为图2所示实施例中对封装模块单元及其边缘部分基板正面进行隔离膜压合后的示意图；
图6为图2所示实施例中芯片封装结构产品的示意图；
图7为本发明芯片封装结构第二种实施例基板上高度不同的倒装芯片与铜柱的示意图；
图8为图7所示实施例中在铜柱与相邻倒装芯片之间进行点胶操作后的示意图；
图9为图7所示实施例中封装模块单元及其边缘部分基板正面进行隔离膜压合后的示意图；
图10为图7所示实施例中芯片封装结构产品的示意图；
图11为本发明芯片封装方法的流程示意图。
附图标记说明：100-封装模块单元；1-基板；2-滤波器芯片；20-凸点；3-开关倒装芯片；30-锡球；4-铜柱；40-胶水；5-隔离膜；6-塑封体。
具体实施方式
为了进一步理解本发明，下面结合具体实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。
需注意到的是，本发明的说明书和权利要求书中术语“包括”以及相关任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备，并不限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明提供一种芯片封装结构，该封装结构增强了隔离膜与芯片以及基板之间的结合力，解决了封装结构在热应力下容易产生的隔离膜与芯片或者隔离膜与基板分层的问题，提高了产品的可靠性。
参见图2-图6，本发明芯片封装结构的第一种实施例包括基板1和位于基板1正面的封装模块单元100，封装模块单元100包括若干芯片以及设于间距小于预设阈值的芯片之间的凸起结构。
该芯片为倒装芯片，包括滤波器芯片2和与之功能适配的其他倒装芯片，其他倒装芯片包括开关倒装芯片3、低噪声放大器芯片、功率放大器芯片等。需要说明的是，为了方便描述，本实施例中以滤波器倒装芯片2和其他倒装芯片中的开关倒装芯片3为例进行描述，但实际工艺生产中封装模块单元100不止包括此两个芯片。在本实施例中，滤波器芯片2底部设置有凸点20，基板1上设置有与开关倒装芯片3相对应的锡球30，凸点20和锡球30的设置使倒装芯片与基板1之间形成一定的空隙，同时起到界面之间电气互联和应力缓冲的作用。
该凸起结构为电镀或者沉积的方式制作的铜柱4，铜柱4拥有优越的导电、导热性能和较高的可靠性。铜柱4的水平截面形状并不做限制，优选地适用矩形，参见图1，本实施例优选地设置有两个水平截面为矩形的铜柱4。铜柱4设置于间距小于200um的相邻倒装芯片之间，与相邻倒装芯片之间的距离为50-100um，在置件精度为25um的SMT(表面贴装技术)以及铜柱4置件技术的工艺标准下保证工艺自动化有效运行。
铜柱4的高度与两侧具有相同高度的倒装芯片的高度保持一致，且与相邻倒装芯片之间的空隙内填充有填充物，填充物及铜柱的顶面构成相邻芯片顶面之间的过渡面，在覆膜操作后，隔离膜覆盖相邻芯片的顶面及过渡面，该过渡面上的隔离膜与芯片上的隔离膜在同一平面上。
填充物为低流动性胶水40，起到空隙的填充以及铜柱4、倒装芯片和基板1三者之间的粘接作用。通过DOE(试验设计)定义胶量参数控制铜柱4与滤波器芯片2之间的空隙刚好被胶水40填充满，参见图4或图8，但由于胶水40具有流动性，滤波器芯片2与基板1之间的部分空隙被胶水40所填充，部分空隙的填充并不影响覆膜操作后滤波器芯片2与基板1之间形成空腔，保证滤波器芯片2功能区域与其他物质不接触，符合滤波器产品性能和设计功能的需求。另一侧，胶水40完全填充满铜柱4与开关倒装芯片3之间的空隙以及开关倒装芯片3与基板1之间的空隙。胶水40起到芯片支撑的作用，提高整体结构强度，从而减少应力的积聚和受力不均匀导致的芯片变形或者塌陷问题，从而提高产品的可靠性。
在实际工艺实施时并不具体限定填充物的材质，可根据实际需求或可能出现的需求进行相应的选择及调整。
封装结构还包括包覆封装模块单元100及其边缘部分基板正面的隔离膜5，以及包覆隔离膜5的塑封体6。塑封体6的设置保证芯片与外界环境电绝缘，抵抗外部溶剂、湿气、冲击，对器件进行电气保护，使芯片不受外界环境的影响。
参见图7-图10，本发明芯片封装结构的第二种实施例与第一种实施例不同之处在于倒装芯片的高度以及铜柱4的高度的设置。本实施例中铜柱4两侧的倒装芯片存在一定高度差，则铜柱4的高度设置为介于两个倒装芯片高度之间的量值，在进行点胶操作后填充物及铜柱的顶面构成的相邻芯片顶面之间的过渡面具有一定的斜度，从而使包覆芯片间过渡面的隔离膜为一个有斜度的平面。同样达到了增强隔离膜与芯片以及基板1之间结合力的效果，保证产品的可靠性。
本发明还提供一种芯片封装结构的制备方法，该制备方法用于制备出上述第一、第二实施例中的芯片封装结构。在此以制备第一种实施例中的芯片封装结构为例对该方法进行描述，如图11所示，该制备方法主要包括以下工艺流程：
步骤a：参见图2，制作基板1和基板1正面的凸起结构。
提供一基板1，在基板正面规划出用于贴装倒装芯片的贴装区，且在间距小于200um阈值的芯片贴装区之间采用电镀或者沉积的方式制作距离芯片贴装区50-100um的铜柱4，铜柱4截面为矩形。铜柱4的高度与预焊接于贴装区的倒装芯片高度相同。
在本步骤中，并不具体限定封装基板1的类型以及凸起结构的材质、水平截面的形状等，可根据实际需求进行相应的选择及调整。
步骤b：参见图3，于铜柱4相邻的贴装区进行芯片的焊接。
在铜柱4相邻的芯片贴装区上通过SMT(表面贴装技术)在焊盘表面印刷锡膏与助焊剂，将倒装芯片焊接在封装基板1表面，铜柱4两侧的倒装芯片为滤波器芯片2和开关倒装芯片3。
步骤c：参见图4，在铜柱4与倒装芯片空隙内进行点胶。
在铜柱4与滤波器芯片2空隙内进行点胶，通过DOE(试验设计)定义胶量参数来控制胶水40正好充满铜柱4与滤波器芯片2间隙，保证填充效果；
在铜柱4与开关倒装芯片3的空隙内进行点胶，至胶水40填充满铜柱4与开关倒装芯片3之间的空隙以及开关倒装芯片3与基板1之间的空隙；
步骤d：参见图5，对封装模块单元100及其边缘部分基板正面进行隔离膜5的压合，隔离膜5的压合使滤波器芯片2与基板1之间形成空腔。
步骤e：参见图6，对覆有隔离膜5的器件面通过CompressionMold(压塑成型工艺)进行塑封成型。
需要说明的是，上述方法中的步骤可依次执行，也可以在不冲突的情况下进行步骤次序的变换或增加新的操作步骤，例如步骤a和步骤b在工艺条件允许下可进行互换，不影响后续步骤的进行。在实际工艺生产中，应及时根据实际需求对工艺流程进行相应的选择及调整。
使用此封装方法进行第二种实施例封装结构的封装时，工艺流程相同，仅需要保证设置的铜柱4高度参数介于预安装于铜柱4两侧的倒装芯片的高度参数之间即可。
综上所述，利用该制备方法制备出的芯片封装结构，通过在间距小于预设阈值的芯片间设置凸起结构，并使用填充物填充满凸起结构与芯片之间的空隙，避免了在芯片间间隙较小情况下隔离膜5与基板的接触面积太小导致的结合力弱问题，解决了芯片封装结构在热应力下容易产生的分层问题，提高了产品的可靠性。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (9)
1.一种芯片封装结构，其特征在于：包括基板(1)和位于基板(1)正面的封装模块单元(100)，所述封装模块单元(100)包括若干芯片，以及设于间距小于预设阈值的芯片之间的凸起结构，所述阈值为200um，所述凸起结构与相邻芯片之间的空隙内填充有填充物，所述填充物及凸起结构的顶面构成相邻芯片顶面之间的过渡面，所述封装结构还包括包覆封装模块单元(100)及其边缘部分基板正面的隔离膜(5)，以及包覆所述隔离膜(5)的塑封体(6)；其中，在封装模块单元(100)内设置有所述凸起结构的区域，所述隔离膜覆盖相邻芯片的顶面及所述过渡面，在未设置凸起结构的区域，所述隔离膜覆盖相邻芯片的顶面及相邻芯片之间的基板正面。
2.如权利要求1所述的芯片封装结构，其特征在于：所述凸起结构的高度与相邻芯片的高度一致或介于相邻芯片的高度之间。
3.如权利要求1所述的芯片封装结构，其特征在于：所述凸起结构设置于相邻芯片之间的数量至少为1个。
4.如权利要求1所述的芯片封装结构，其特征在于：所述凸起结构与相邻的芯片之间的距离为50-100um。
5.如权利要求1-4任一项所述的芯片封装结构，其特征在于：所述凸起结构为通过电镀或者沉积的方式制作的铜柱(4)。
6.如权利要求1所述的芯片封装结构，其特征在于：所述芯片为倒装芯片，包括滤波器芯片(2)和与之功能适配的其他倒装芯片，其他倒装芯片包括开关倒装芯片(3)、低噪声放大器芯片和/或功率放大器芯片。
7.如权利要求6所述的芯片封装结构，其特征在于：所述填充物填充满凸起结构与相邻芯片之间的空隙以及凸起结构两侧芯片中其他倒装芯片与基板之间的空隙。
8.如权利要求1所述的芯片封装结构，其特征在于：所述填充物为胶水(40)。
9.一种芯片封装结构的封装方法，用于制备如权利要求1-8任一项所述的芯片封装结构，其特征在于，所述方法包括以下步骤：
步骤a：在基板(1)正面规划出用于贴装芯片的贴装区，且在间距小于200um阈值的相邻芯片贴装区之间设置凸起结构；
步骤b：在贴装区贴装芯片；
步骤c：在凸起结构与芯片的空隙内进行填充物的填充操作，构成过渡面；
步骤d：对封装模块单元(100)以及其边缘的基板正面进行隔离膜(5)的压合；
步骤e：对覆有隔离膜(5)的器件面通过压塑成型工艺进行塑封成型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210522759.0A CN115020395B (zh) | 2022-05-13 | 2022-05-13 | 一种芯片封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210522759.0A CN115020395B (zh) | 2022-05-13 | 2022-05-13 | 一种芯片封装结构及封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115020395A CN115020395A (zh) | 2022-09-06 |
| CN115020395B true CN115020395B (zh) | 2023-03-24 |
Family
ID=83069761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210522759.0A Active CN115020395B (zh) | 2022-05-13 | 2022-05-13 | 一种芯片封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115020395B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3915649B2 (ja) * | 2002-10-04 | 2007-05-16 | エプソントヨコム株式会社 | 表面実装型ｓａｗデバイスの製造方法 |
| US20180374798A1 (en) * | 2017-06-24 | 2018-12-27 | Amkor Technology, Inc. | Semiconductor device having emi shielding structure and related methods |
| CN109346455A (zh) * | 2018-10-12 | 2019-02-15 | 开元通信技术（厦门）有限公司 | 一种射频前端芯片封装结构及方法 |
| CN113691230B (zh) * | 2021-08-25 | 2023-11-28 | 北京超材信息科技有限公司 | 声学装置封装结构 |
-
2022
- 2022-05-13 CN CN202210522759.0A patent/CN115020395B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115020395A (zh) | 2022-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044494B2 (en) | Stackable molded packages and methods of making the same | |
| KR101185479B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10770312B2 (en) | Under-fill deflash for a dual-sided ball grid array package | |
| US8274153B2 (en) | Electronic component built-in wiring substrate | |
| US7863717B2 (en) | Package structure of integrated circuit device and manufacturing method thereof | |
| US8228682B1 (en) | Electronic assembly with trenches for underfill material | |
| US20100007015A1 (en) | Integrated circuit device with improved underfill coverage | |
| US6255742B1 (en) | Semiconductor package incorporating heat dispersion plate inside resin molding | |
| US7935576B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2004528729A (ja) | 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法 | |
| US9036363B2 (en) | Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication | |
| JP2006253576A (ja) | 半導体装置およびその製造方法 | |
| CN115020395B (zh) | 一种芯片封装结构及封装方法 | |
| CN114823573B (zh) | 一种散热型封装结构及其形成方法 | |
| US20090008795A1 (en) | Stackable microelectronic device carriers, stacked device carriers and methods of making the same | |
| CN111052367A (zh) | 双面球栅阵列封装体的底部填充的控制 | |
| CN110299328B (zh) | 一种堆叠封装器件及其封装方法 | |
| JP5058144B2 (ja) | 半導体素子の樹脂封止方法 | |
| CN217544617U (zh) | 一种芯片封装结构 | |
| TWI392072B (zh) | 封裝基板及其製作方法 | |
| KR100248202B1 (ko) | 칩 크기의 패키지 및 그의 형성방법 | |
| JP4453009B2 (ja) | 半導体装置及びその製造方法 | |
| CN115940873A (zh) | 具有声表面波滤波器的射频模组及封装方法 | |
| CN112185908A (zh) | 半导体封装结构及其制备方法 | |
| JP2003347355A (ja) | 半導体チップの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |