CN109346455A - 一种射频前端芯片封装结构及方法 - Google Patents

一种射频前端芯片封装结构及方法 Download PDF

Info

Publication number
CN109346455A
CN109346455A CN201811188687.0A CN201811188687A CN109346455A CN 109346455 A CN109346455 A CN 109346455A CN 201811188687 A CN201811188687 A CN 201811188687A CN 109346455 A CN109346455 A CN 109346455A
Authority
CN
China
Prior art keywords
radio frequency
frequency front
end chip
package substrate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811188687.0A
Other languages
English (en)
Inventor
祝明国
孙成龙
姜法明
胡念楚
贾斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiyuan Communication Technology (xiamen) Co Ltd
Original Assignee
Kaiyuan Communication Technology (xiamen) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kaiyuan Communication Technology (xiamen) Co Ltd filed Critical Kaiyuan Communication Technology (xiamen) Co Ltd
Priority to CN201811188687.0A priority Critical patent/CN109346455A/zh
Publication of CN109346455A publication Critical patent/CN109346455A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开了一种射频前端芯片封装结构，包括封装基板，在所述封装基板的上表面和射频前端芯片的下表面之间形成空腔；至少一个金属凸块，所述金属凸块位于所述空腔中，且所述金属凸块的高度高于所述空腔的深度；至少一个所述射频前端芯片，所述射频前端芯片的下表面位于所述金属凸块的上表面；屏蔽层，使所述封装基板和所述射频前端芯片间形成密闭空间。通过在封装基板的上表面和射频前端芯片的下表面之间形成空腔，将金属凸块置于空腔中，射频前端芯片的下表面位于金属凸块的上表面，在射频前端芯片和封装基板覆盖屏蔽层，形成射频前端芯片工作需要的环境，降低了成本。本发明还提供了一种具有上述优点的射频前端芯片封装方法。

Description

一种射频前端芯片封装结构及方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种射频前端芯片封装结构及方法。
背景技术
随着集成电路技术的快速发展，电子产品越来越趋于小型化、薄型化和智能化。为了适应小型化的发展趋势，减少射频前端芯片在印刷电路板上的面积，射频前端芯片模块化将是最佳的发展趋势。
射频前端芯片大多集中在印刷电路板的某一区域上，为了解决射频信号相互干扰的问题，现有的技术方案采用在射频前端芯片的表面增加金属屏蔽层，但是射频前端芯片中的射频芯片，例如滤波器和双工器必须使用晶圆级封装(Wafer Level Package，简称WLP)的芯片，由于晶圆级封装的芯片价格极高，导致这一解决方案的成本比较高。
发明内容
本发明的目的是提供一种射频前端芯片封装结构及方法，目的在于解决现有技术中射频前端芯片封装成本高的问题。
为解决上述技术问题，本发明提供一种射频前端芯片封装结构，包括：
封装基板，在所述封装基板的上表面和射频前端芯片的下表面之间形成空腔；
至少一个金属凸块，所述金属凸块位于所述空腔中，且所述金属凸块的高度高于所述空腔的深度；
至少一个所述射频前端芯片，所述射频前端芯片的下表面与所述金属凸块的上表面相连；
屏蔽层，使所述封装基板和所述射频前端芯片之间形成密闭空间。
优选地，所述屏蔽层包括铜、锡、镍、钴、金、钛、铬七种单组份金属膜层中任意叠加形成的多层膜。
优选地，所述射频前端芯片包括功率放大器、射频开关、双工器、滤波器、低噪声放大器中的任意一种芯片或者任意组合芯片。
优选地，所述封装基板的上表面设有围堰，以使所述封装基板的上表面和射频前端芯片的下表面之间形成空腔。
优选地，所述封装基板具有凹槽，以使所述封装基板的上表面和射频前端芯片的下表面之间形成空腔。
本发明还提供一种射频前端芯片封装方法，包括：
提供封装基板，其中在所述封装基板的上表面和射频前端芯片的下表面之间形成有空腔；
将所述射频前端芯片通过金属凸块倒装在所述封装基板的上表面；
在所述封装基板和所述射频前端芯片之间覆盖屏蔽层，使所述封装基板和所述射频前端芯片之间形成密闭空间。
优选地，所述在封装基板和所述射频前端芯片之间覆盖屏蔽层包括：
在封装基板和所述射频前端芯片之间通过溅射的方法覆盖屏蔽层。
优选地，所述提供封装基板，其中在所述封装基板的上表面和射频前端芯片的下表面之间形成有空腔包括：
提供封装基板，并且在所述封装基板的上表面设置围堰以形成空腔；
或者，提供封装基板，并且在所述封装基板的上表面开设凹槽以形成空腔；
或者，将挖空型顶层基板的下表面与平面型底层基板的上表面固定连接形成封装基板，其中所述挖空型顶层基板与所述平面型底层基板形成空腔；
优选地，所述围堰的设置方式包括电镀、溅射、点胶、压膜中的任一种方式。
本发明所提供的一种射频前端芯片封装结构，包括封装基板，在所述封装基板的上表面和射频前端芯片的下表面之间形成空腔；至少一个金属凸块，所述金属凸块位于所述空腔中，且所述金属凸块的高度高于所述空腔的深度；至少一个所述射频前端芯片，所述射频前端芯片的下表面位于所述金属凸块的上表面；屏蔽层，使所述封装基板和所述射频前端芯片之间形成密闭空间。本申请中通过在封装基板的上表面和射频前端芯片的下表面之间形成一空腔，将金属凸块置于空腔中，金属凸块的上表面高于空腔，射频前端芯片的下表面位于金属凸块的上表面，在射频前端芯片的上表面和四个侧面以及封装基板的上表面覆盖屏蔽层后，使封装基板与射频前端芯片之间的空腔变成密闭空间，即形成了射频前端芯片工作时所需要的环境，避免采用晶圆级封装的芯片来形成射频前端芯片工作时需要的环境，降低了成本。同时又解决了射频前端芯片间的信号干扰的问题。此外，本发明还提供了一种具有上述优点的射频前端芯片封装方法。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种射频前端芯片封装结构示意图；
图2为本发明实施例所提供的另一种射频前端芯片封装结构示意图；
图3为本发明实施例所提供的一种射频前端芯片封装方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例所述提供的射频前端芯片封装结构，包括封装基板1，至少一个金属凸块5，至少一个所述射频前端芯片2和屏蔽层3，其中：
封装基板1，在所述封装基板1的上表面和射频前端芯片2的下表面之间形成空腔；
需要说明的是，本发明实施例并不对形成空腔的方式做具体的限定，只要满足在封装基板1的上表面和射频前端芯片2的下表面之间形成空腔即可。
至少一个金属凸块5，所述金属凸块5位于所述空腔中，且所述金属凸块5的高度高于所述空腔的深度；
需要说明的是，本发明实施例并不对金属凸块5的材料做具体限定。例如，金属凸块5的材料可以为金、铜或锡等，还可以为几种金属的合金材料。进一步的，本发明实施例并不对金属凸块5的数量做具体限定，金属凸块5的数量可以根据射频前端芯片2的数量进行设定。进一步的，本发明实施例也不对金属凸块5的形状做具体限定。例如，金属凸块5的形状可以为球形，也可以为正方体。
至少一个所述射频前端芯片2，所述射频前端芯片2的下表面与所述金属凸块5的上表面相连；
作为一种具体实施方式，所述射频前端芯片2包括功率放大器、射频开关、双工器、滤波器、低噪声放大器中的任意一种芯片或者任意组合芯片。进一步的，本实施例中并不对射频前端芯片2中包含的芯片的数量做具体限定，用户可以根据需要自行设定。
屏蔽层3，使所述封装基板1和所述射频前端芯片2之间形成密闭空间4。
需要说明的是，本发明实施例并不对屏蔽层3的层数做具体的限定，屏蔽层3中可以只包含一层膜，也可以包含多层膜。本发明实施例并不对屏蔽层3的材料做具体的限定，可以为铜、锡或者金等任一种材料。进一步的，对屏蔽层3的形成方法也不做具体限定。例如，可以采用电镀的方法形成屏蔽层3，也可以采用溅射的方法形成屏蔽层3，只要能使封装基板1和射频前端芯片2之间形成密闭空间4即可。
还需要说明的是，当有多个射频前端芯片2时，不同射频前端芯片2间的屏蔽层3可以相连也可以断开。
还需要说明的是，密闭空间4内可以为真空环境，也可以为空气环境。
作为一种具体实施方式，所述屏蔽层3包括铜、锡、镍、钴、金、钛、铬七种单组份金属膜层中任意叠加形成的多层膜，多层膜的屏蔽层3的屏蔽效果会优于单层膜的屏蔽层3。当然并不限定于上述七种金属，还可以包括其他金属。
本发明实施例所提供的射频前端芯片封装结构，包括封装基板1，在所述封装基板1的上表面和射频前端芯片2的下表面之间形成空腔；至少一个金属凸块5，所述金属凸块5位于所述空腔中，且所述金属凸块5的高度高于所述空腔的深度；至少一个所述射频前端芯片2，所述射频前端芯片2的下表面位于所述金属凸块5的上表面；屏蔽层3，使所述封装基板1和所述射频前端芯片2之间形成密闭空间4。本实施例中通过在封装基板1的上表面和射频前端芯片2的下表面之间形成一空腔，将金属凸块5置于空腔中，金属凸块5的上表面高于空腔，射频前端芯片2的下表面位于金属凸块5的上表面，在射频前端芯片2的上表面和四个侧面以及封装基板1的上表面和侧面覆盖屏蔽层3后，使封装基板1与射频前端芯片2之间的空腔变成密闭空间4，即形成了射频前端芯片2工作时所需要的环境，避免采用晶圆级封装的芯片来形成射频前端芯片2工作时需要的环境，降低了成本。同时又解决了射频前端芯片2间的信号干扰的问题。
需要说明的是，为了保护射频前端芯片2，在屏蔽层3的外侧还可以覆盖一层塑封胶。
还需要说明的是，本发明实施例所提供的射频前端芯片封装结构还可以应用在其他任何工作时需要密闭空间4的器件。
请参考图1，图1为本发明实施例所提供的一种射频前端芯片封装结构示意图。
在上述实施例的基础上，作为一种具体实施方式，所述封装基板1的上表面设有围堰6，以使所述封装基板1的上表面和射频前端芯片2的下表面之间形成空腔。
需要说明的是，本发明实施例并不对围堰6的材料做具体的限定。例如，围堰6的材料可以采用钛、铜、镍或者金等金属材料，也可以为阻焊绿油，并且较液体式的阻焊绿油而言，采用干膜式的阻焊绿油可以形成厚度一致性较好的围堰6，还可以为聚酰亚胺等聚合物材料。进一步的，当围堰6的材料为金属材料时，本发明实施例并不对围堰6的制作方式进行具体的限定。例如，可以采用电镀的方式将围堰6制作在封装基板1上，还可以采用溅射的方式将围堰6制作在封装基板1上。
还需要说明的是，除了将围堰6制作在封装基板1上，还可以将围堰6制作在射频前端芯片2上。
具体的，本实施例中空腔的深度为封装基板1的上表面与围堰6的上表面之间的高度。
本实施例所提供的射频前端芯片2封装结构，通过在封装基板1上制作围堰6，使所述封装基板1的上表面和射频前端芯片2的下表面之间形成空腔的方法，操作简单，降低了封装成本，同时解决了射频前端芯片2信号干扰的问题。
请参考图2，图2为本发明实施例所提供的另一种射频前端芯片封装结构示意图。
在上述实施例的基础上，作为一种具体实施方式，所述封装基板1具有凹槽，以使所述封装基板1的上表面和射频前端芯片2的下表面之间形成空腔。
具体的，本实施例中空腔的深度为凹槽的深度。
需要说明的是，本实施例中对凹槽的长和宽并不作具体的限定。凹槽的长和宽可以等于射频前端芯片2的长和宽，凹槽的长和宽还可以小于射频前端芯片2的长和宽，当然凹槽的长和宽还可以大于射频前端芯片2的长和宽，进一步的，凹槽的长和宽大于射频前端芯片2的长和宽时，大于的范围最好控制在10μm以内，以防凹槽的长和宽过大，导致形成屏蔽层3时会漏入凹槽中，不能形成致密连续的屏蔽层3，因此，无法使封装基板1和射频前端芯片2之间形成密闭空间4。
还需要说明的是，本实施例中对凹槽的形成方式并不做具体限定。例如，可以在封装基板1的上表面向下挖空部分层的某块区域，从而产生凹槽，挖空的部分层可以为除去封装基板1中底层基板的其他所有层，还可以为用两块基板组合成封装基板1，下层基板为平板状，上层基板为某块区域挖空型基板，所以封装基板1便具有凹槽。
本实施例所提供的射频前端芯片封装结构，通过采用凹槽型封装基板1，使所述封装基板1的上表面和射频前端芯片2的下表面之间形成空腔的方法，操作简单，降低了封装成本，同时解决了射频前端芯片2信号干扰的问题。
下面对本发明所提供的射频前端芯片封装方法进行介绍，下文描述的射频前端芯片封装方法与上文描述的射频前端芯片封装结构可相互对应参照。
请参考图3，图3为本发明实施例所提供的一种射频前端芯片封装方法的流程图。
本发明实施例所提供的一种射频前端芯片封装方法，包括：
步骤S101：提供封装基板1，其中在所述封装基板1的上表面和射频前端芯片2的下表面之间形成有空腔；
步骤S102：将所述射频前端芯片2通过金属凸块5倒装在所述封装基板1的上表面；
需要说明的是，本实施例中并不对射频前端芯片2倒装在封装基板1上的具体实施方式做限定。例如，可以采用回流焊技术，还可以采用金-金超声热压焊接技术。射频前端芯片2倒装在封装基板1上可以显著缩小射频前端芯片2的尺寸，符合电子封装高密度和小型化的趋势。
步骤S103：在所述封装基板1和所述射频前端芯片2上表面与侧面覆盖屏蔽层3，使所述封装基板1和所述射频前端芯片2之间形成密闭空间4。
需要说明的是，本实施例中并不对覆盖屏蔽层3的方法进行限定，用户可以视具体情况而定。例如，可以采用电镀的方法覆盖屏蔽层3，还可以采用溅射的方法覆盖屏蔽层3。进一步的，本实施例也不对覆盖屏蔽层3的层数进行限定，用户可以根据具体情况进行设定。
为了保护射频前端芯片2，在屏蔽层3的外侧还会覆盖一层塑封胶。
本发明实施例所提供的射频前端芯片封装方法，通过在封装基板1的上表面和射频前端芯片2的下表面之间形成一空腔，将金属凸块5置于空腔中，金属凸块5的上表面高于空腔，射频前端芯片2的下表面位于金属凸块5的上表面，在射频前端芯片2的上表面和四个侧面以及封装基板1的上表面覆盖屏蔽层3后，使封装基板1与射频前端芯片2之间的空腔变成密闭空间4，即形成了射频前端芯片2工作时所需要的环境，避免采用晶圆级封装的芯片来形成射频前端芯片2工作时需要的环境，降低了成本。同时又解决了射频前端芯片2间的信号干扰的问题。
在上述实施例的基础上，作为一种具体实施方式，所述在封装基板1和所述射频前端芯片2之间覆盖屏蔽层3包括：
在封装基板1和所述射频前端芯片2之间通过溅射的方法覆盖屏蔽层3。采用溅射的方法形成的屏蔽层3更加致密，屏蔽效果更好。当然也可以采用其他方式覆盖屏蔽层，例如电镀等。
在上述任一实施例的基础上，作为一种具体实施方式，所述提供封装基板1，其中在所述封装基板1的上表面和射频前端芯片2的下表面之间形成有空腔包括：
提供封装基板1，并且在所述封装基板1的上表面设置围堰6以形成空腔；
需要说明的是，本实施例中对围堰6的材料并不做具体限定。
或者，提供封装基板1，并且在所述封装基板1的上表面开设凹槽以形成空腔；
或者，将挖空型顶层基板的下表面与平面型底层基板的上表面固定连接形成封装基板1，其中所述挖空型顶层基板与所述平面型底层基板形成空腔。
需要说明的是，当采用挖空型顶层基板与平面型底层基板相结合时，对结合方式并不作具体的限定。例如，可以在平面型底层基板上预留粘合位置，将挖空型顶层基板与平面型底层基板压合形成空腔，还可以在平面型底层基板上预留焊接位置，将挖空型顶层基板与平面型底层基板焊接形成空腔。
在上述任一实施例的基础上，作为一种具体实施方式，所述围堰的设置方式包括电镀、溅射、点胶、压膜中的任一种方式。
具体的，当围堰6的材料为金属材料时，可以采用电镀或者溅射的方式将围堰6设置在封装基板1上，当然还可以采用点胶的方式将围堰6设置在封装基板1上；当围堰6的材料为干膜式的阻焊绿油时，采用压膜的方式将围堰设置在封装基板1上。当然，还包括其他任何设置围堰的方式，只要达到将围堰6设置在封装基板1上的目的即可。
下面以一具体情况对本发明所提供的射频前端芯片封装方法进行具体阐述。首先采用溅射的方式在封装基板上制作两个高度相等铜围堰，两个铜围堰与封装基板上表面之间形成空腔，铜围堰的高度即为空腔的深度，锡或锡铜金属凸块可以预先生长在封装基板或者射频前端芯片上，且锡或锡铜金属凸块的高度略高于铜围堰的高度，将射频前端芯片通过倒装方式放置于封装基板的上表面，然后经过回流焊接使得射频前端芯片与锡或锡铜金属凸块形成共金结合，或使得封装基板与锡或锡铜金属凸块形成共金结合，也可以采金球凸块代替锡或锡铜金属凸块，但需要采用金-金超声键合的方法对射频前端芯片与封装基板的固定连接处进行加固，然后采用溅射的方法将金属铜沉积在射频前端芯片的上表面和四个侧面以及封装基板的上表面和侧面，形成屏蔽层，进一步在铜屏蔽层上溅射一层金属镍，则由屏蔽层、封装基板、铜围堰和射频前端芯片即组成了射频前端芯片工作需要的空气或者真空环境，最后在屏蔽层外侧以及封装基板未覆盖屏蔽层部分覆盖一层塑封胶，以保护射频前端芯片。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本发明所提供的一种射频前端芯片封装结构及方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (9)

1.一种射频前端芯片封装结构，其特征在于，包括：
封装基板，在所述封装基板的上表面和射频前端芯片的下表面之间形成空腔；
至少一个金属凸块，所述金属凸块位于所述空腔中，且所述金属凸块的高度高于所述空腔的深度；
至少一个所述射频前端芯片，所述射频前端芯片的下表面与所述金属凸块的上表面相连；
屏蔽层，使所述封装基板和所述射频前端芯片之间形成密闭空间。
2.如权利要求1所述的射频前端芯片封装结构，其特征在于，所述屏蔽层包括铜、锡、镍、钴、金、钛、铬七种单组份金属膜层中任意叠加形成的多层膜。
3.如权利要求2所述的射频前端芯片封装结构，其特征在于，所述射频前端芯片包括功率放大器、射频开关、双工器、滤波器、低噪声放大器中的任意一种芯片或者任意组合芯片。
4.如权利要求1至3任一项所述的射频前端芯片封装结构，其特征在于，所述封装基板的上表面设有围堰，以使所述封装基板的上表面和射频前端芯片的下表面之间形成空腔。
5.如权利要求1至3任一项所述的射频前端芯片封装结构，其特征在于，所述封装基板具有凹槽，以使所述封装基板的上表面和射频前端芯片的下表面之间形成空腔。
6.一种射频前端芯片封装方法，其特征在于，包括：
提供封装基板，其中在所述封装基板的上表面和射频前端芯片的下表面之间形成有空腔；
将所述射频前端芯片通过金属凸块倒装在所述封装基板的上表面；
在所述封装基板和所述射频前端芯片的上表面与侧面覆盖屏蔽层，使所述封装基板和所述射频前端芯片之间形成密闭空间。
7.如权利要求6所述的射频前端芯片封装方法，其特征在于，所述在封装基板和所述射频前端芯片之间覆盖屏蔽层包括：
在封装基板和所述射频前端芯片之间通过溅射方法覆盖屏蔽层。
8.如权利要求6或7所述的射频前端芯片封装方法，其特征在于，所述提供封装基板，其中在所述封装基板的上表面和射频前端芯片的下表面之间形成有空腔包括：
提供封装基板，并且在所述封装基板的上表面设置围堰以形成空腔；
或者，提供封装基板，并且在所述封装基板的上表面开设凹槽以形成空腔；
或者，将挖空型顶层基板的下表面与平面型底层基板的上表面固定连接形成封装基板，其中所述挖空型顶层基板与所述平面型底层基板形成空腔。
9.如权利要求8所述的射频前端芯片封装方法，其特征在于，所述围堰的设置方式包括电镀、溅射、点胶、压膜中的任一种方式。
CN201811188687.0A 2018-10-12 2018-10-12 一种射频前端芯片封装结构及方法 Pending CN109346455A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811188687.0A CN109346455A (zh) 2018-10-12 2018-10-12 一种射频前端芯片封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811188687.0A CN109346455A (zh) 2018-10-12 2018-10-12 一种射频前端芯片封装结构及方法

Publications (1)

Publication Number Publication Date
CN109346455A true CN109346455A (zh) 2019-02-15

Family

ID=65309298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811188687.0A Pending CN109346455A (zh) 2018-10-12 2018-10-12 一种射频前端芯片封装结构及方法

Country Status (1)

Country Link
CN (1) CN109346455A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534502A (zh) * 2019-07-26 2019-12-03 南通通富微电子有限公司 封装结构
CN115020395A (zh) * 2022-05-13 2022-09-06 杭州道铭微电子有限公司 一种芯片封装结构及封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105958963A (zh) * 2016-05-12 2016-09-21 锐迪科微电子（上海）有限公司 一种封装结构及其制造方法
CN107644851A (zh) * 2016-07-22 2018-01-30 联发科技股份有限公司 半导体封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105958963A (zh) * 2016-05-12 2016-09-21 锐迪科微电子（上海）有限公司 一种封装结构及其制造方法
CN107644851A (zh) * 2016-07-22 2018-01-30 联发科技股份有限公司 半导体封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534502A (zh) * 2019-07-26 2019-12-03 南通通富微电子有限公司 封装结构
CN110534502B (zh) * 2019-07-26 2021-12-10 南通通富微电子有限公司 封装结构
CN115020395A (zh) * 2022-05-13 2022-09-06 杭州道铭微电子有限公司 一种芯片封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN103022021B (zh) 半导体装置及其制造方法
US8987889B2 (en) Semiconductor package with integrated interference shielding and method of manufacture thereof
CN101018044B (zh) 多带滤波器模块以及制造该模块的方法
US7572671B2 (en) Stacked module systems and methods
EP2752872A1 (en) Semiconductor package with integrated interference shielding and method of manufacture therof
CN107786183A (zh) 嵌入式rf滤波器封装结构及其制造方法
CN216120295U (zh) 一种声表滤波器射频模组封装结构及电子设备
CN107919862A (zh) 一种声表面波器件气密性晶圆级封装结构和工艺
CN105870104A (zh) 一种具有电磁屏蔽功能的封装结构
CN109346455A (zh) 一种射频前端芯片封装结构及方法
CN110690872B (zh) 一种滤波器的新型封装结构和封装方法
CN109473539A (zh) 一种滤波器芯片模组及其制备方法
CN112769411A (zh) 一种声表面波芯片的晶圆级封装方法及装置
US20210407973A1 (en) System-in-package structure and packaging method thereof
CN112865736B (zh) Saw滤波器芯片封装结构、其制备方法及电子设备
CN111192835B (zh) 芯片封装方法和芯片封装结构
CN209029415U (zh) 一种滤波器芯片模组
CN105810597B (zh) 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
CN208655620U (zh) 具有焊锡互连的金属柱滤波器芯片封装结构
CN208923109U (zh) 直接焊锡互连的滤波器芯片封装结构
CN208923114U (zh) 具有通孔的滤波器裸晶的多芯片封装模块结构
CN109920773A (zh) 一种基于玻璃的芯片再布线封装结构及其制作方法
CN115763274A (zh) 一种集成式芯片封装方法、封装单元、基板及电子产品
CN110364490A (zh) 一种芯片封装结构及其封装方法
CN209497436U (zh) 一种滤波器的堆叠式封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190215

RJ01 Rejection of invention patent application after publication