CN115000037A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN115000037A
CN115000037A CN202210132832.3A CN202210132832A CN115000037A CN 115000037 A CN115000037 A CN 115000037A CN 202210132832 A CN202210132832 A CN 202210132832A CN 115000037 A CN115000037 A CN 115000037A
Authority
CN
China
Prior art keywords
conductive
extension structure
extension
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210132832.3A
Other languages
English (en)
Inventor
甘志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Co Ltd
Original Assignee
Joulwatt Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Co Ltd filed Critical Joulwatt Technology Co Ltd
Priority to CN202210132832.3A priority Critical patent/CN115000037A/zh
Publication of CN115000037A publication Critical patent/CN115000037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16056—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种半导体封装结构，该封装结构包括：半导体芯片，其第一表面具有多个焊盘；多个导电柱，分别形成在多个焊盘上，且多个导电柱中每个导电柱的顶部均设置有焊料层；扩展结构，凸出设置于多个导电柱中至少一个导电柱的表面，且该扩展结构的至少部分横向凸出于对应导电柱的侧面区域之外；封装载体，通过多个导电柱及位于每个导电柱顶部的焊料层与半导体芯片电连接；塑封体，用于封装半导体芯片、多个导电柱、扩展结构和封装载体。本发明不仅可以增加塑封体与导电柱之间的接触面积，减小分层风险，也可以降低焊锡脆性开裂的风险。

Description

半导体封装结构
技术领域
本发明涉及半导体封装技术领域，具体涉及一种半导体封装结构。
背景技术
随着时间的推移，半导体封装结构正变得越来越小而集中度越来越高，并且被制造成各种各样的形状。根据连接的方法，半导体封装结构典型的被分成引线键合(WireBonding，WB)类型或倒装芯片(Flip Chip，FC)键合类型。引线键合类型的封装结构采用导电的键合金属丝实现半导体芯片(本文中简称为芯片)的电极与封装框架的接合，而倒装芯片类型的封装结构采用安置在半导体芯片电极焊点上的导电凸块实现芯片电路与封装框架的接合。倒装芯片键合类型的封装结构具有比引线键合类型封装结构更短的电连接路径和更高密度的互连需求，因而提供了优异的热特性和电特性以及更小的封装结构尺寸。
目前，形成倒装芯片的封装过程中，一般在互连位置上沉积低熔点焊料，在半导体芯片上形成焊盘凸起，如图1所示，该焊盘凸起可以包括从半导体芯片1的焊盘4伸出的导电柱6如铜柱，以及在导电柱6的自由端上回流(reflow)形成的焊球7。然后，将芯片上的焊球7以及半导体芯片1反转，并放置在封装载体9上。接下来，升高温度，当温度达到一定条件时，半导体芯片1与封装载体9通过导电柱6表面的焊球7在高温下热压合而互相连接，从而形成例如铜-锡-铜的连接结构。最后采用塑封体8进行塑封，即可封装形成如图2所示出的半导体封装结构。
但是倒装芯片封装在制作完成后的预处理及高低温循环测试过程中，倒装芯片封装的塑封体8经常会出现分层，如图3所示，集中出现在导电柱6与封装载体9的接合处分层；分层后出现缝隙(如图3中的A区域所示)，温度达到焊锡熔点时，还会导致液态状焊锡流入分层位置导致锡流失，从而影响倒装芯片的信号传输能力。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
为了解决上述技术问题，本发明提供了一种半导体封装结构，本发明不仅可以增加塑封体与导电柱之间的接触面积，减小分层风险，也可以降低焊锡脆性开裂的风险。
根据本公开第一方面，提供了一种半导体封装结构，包括：
半导体芯片，所述半导体芯片的第一表面具有多个焊盘；
多个导电柱，分别形成于所述多个焊盘上，且所述多个导电柱中每个导电柱的顶部均设置有焊料层；
扩展结构，凸出设置于所述多个导电柱中至少一个导电柱的表面，且所述扩展结构的至少部分横向凸出于对应导电柱的侧面区域之外；
封装载体，通过所述多个导电柱及位于每个导电柱顶部的所述焊料层与所述半导体芯片电连接；
塑封体，用于封装所述半导体芯片、所述多个导电柱、所述扩展结构和所述封装载体。
可选地，所述扩展结构包括第一扩展结构和第二扩展结构中的至少一种，
其中，所述第一扩展结构凸出设置于多个导电柱中至少一个导电柱的侧面；所述第二扩展结构的至少部分同时凸出于多个导电柱中至少一个导电柱的顶部表面和侧面之外。
可选地，当所述扩展结构包括所述第一扩展结构时，所述第一扩展结构被设置成环绕对应导电柱侧面的螺旋状凸层。
可选地，当所述扩展结构包括所述第一扩展结构时，所述第一扩展结构被设置成环绕对应导电柱侧面的至少一层环状凸层或齿轮状凸层。
可选地，所述第一扩展结构至少具有与对应导电柱的顶部表面共面的第一表面。
可选地，当所述扩展结构包括所述第一扩展结构时，所述第一扩展结构被设置成多个彼此间隔的凸块。
可选地，当所述扩展结构包括所述第二扩展结构时，所述第二扩展结构至少包括位于对应导电柱的顶部与所述焊料层之间的圆形凸层部分。
可选地，所述扩展结构的形成材料为金属。
可选地，所述扩展结构通过电镀的方式形成于对应导电柱上。
可选地，所述扩展结构的表面上具有经粗化处理后形成的微结构。
可选地，所述扩展结构中凸出对应导电柱侧面的部分的高度小于所述多个导电柱中相邻导电柱之间的间隔距离的一半。
可选地，所述封装载体包括引线框架和封装基板中的任一。
本发明的有益效果至少包括：
本发明实施例通过在导电柱的外表面凸出设置扩展结构，并设置该扩展结构的至少部分凸出于导电柱的侧面之外，进而能够在塑封时增加塑封体与导电柱之间的接触面积，从而增大形成塑封体的塑封料与导电柱的粘结力，有利于减小分层风险。另外，当该扩展结构的某个表面与导电柱的顶部表面共面时，还能够扩大导电柱的顶部表面的面积，使得导电柱的顶部能够容纳更大体积的焊料，加厚了导电柱与框架载体接合时焊料层的厚度，从而有利于降低焊锡脆性开裂的风险。
在进一步的优选实施例中，基于扩展结构表面上的经粗化处理后形成的微结构，增加了该扩展结构的表面粗糙度，有利于进一步地增大塑封料与导电柱的粘结力。
应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
图1示出现有的一种半导体芯片上焊盘凸起的结构示意图；
图2示出现有的一种半导体封装结构的结构示意图；
图3示出现有的半导体封装结构在出现分层问题时的结构示意图；
图4示出根据本发明实施例提供的半导体封装结构的结构示意图；
图5a和图5b分别示出图4中的第一扩展结构在直线l1处的不同剖面结构示意图；
图6a和图6b分别示出图4中的第二扩展结构在直线l2处的不同剖面结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
如图4所示，本发明所公开的半导体封装结构包括：半导体芯片1，该半导体芯片1的第一表面具有多个焊盘4；多个导电柱6，分别形成在多个焊盘4上，且每个导电柱6的顶部均设置有焊料层7；封装载体9，该封装载体9(例如为引线框架和封装基板中的任一)用于承载半导体芯片1，并通过多个导电柱6及位于每个导电柱6顶部的焊料层7与半导体芯片1电连接；扩展结构，凸出设置于多个导电柱6中至少一个导电柱6的外表面(包括侧面和/或顶部表面)，且该扩展结构的至少部分横向凸出于对应导电柱6的侧面区域之外；塑封体8，由熔融状态下的塑封料固化后形成用于封装半导体芯片1、多个导电柱6、扩展结构以及封装载体9。
本发明中，半导体芯片(简称芯片)1为一个统称，本发明为简化附图和突出发明点，未在附图中示意出半导体芯片1的内部结构，但半导体芯片1的内部结构可根据现有技术进行理解。例如，半导体芯片1内形成有半导体器件和再布线层等，半导体器件与多个焊盘4可以位于芯片1的同一侧表面，也可以位于芯片1的不同侧表面。当半导体器件与多个焊盘4位于芯片1的不同侧表面时，可利用贯穿芯片的通孔将多个焊盘4与半导体器件电连接。本实施例中，半导体器件与多个焊盘4位于芯片1的第一表面，且半导体器件与多个焊盘4电学连接，并利用多个焊盘4将芯片中的电路结构与封装载体9上的对应引脚以及外电路电连接。
多个导电柱6例如可通过电镀的方法形成在多个焊盘4上，且多个导电柱6与多个焊盘4一一对应，即于多个焊盘4中的每个焊盘4上均形成有对应的导电柱6。多个焊盘4的材料为铝、铜、金或银等。
进一步地，本发明实施例中倒装芯片的封装结构还包括形成于芯片1的第一表面上的绝缘层2，绝缘层2可通过在半导体芯片的第一表面沉积氧化材料例如氧化硅的方法形成。在本发明一个可能的实施例中，多个焊盘4同样被设置于芯片1的第一表面，该多个焊盘4与芯片1中的半导体器件直接连接，并通过绝缘层2上被刻蚀出的开口外露。在本发明另一个可能的实施例中，多个焊盘4被设置于绝缘层2远离芯片1的表面，也即绝缘层2形成于半导体芯片1和多个焊盘4之间，且多个焊盘4通过绝缘层2上的多个过孔与芯片1中的半导体器件连接。可选地，绝缘层2为氧化硅层、氮化硅层或聚酰亚胺树脂层、苯并恶嗪树脂层中的一层或多层堆叠结构，用以保护芯片1。在本实施例中，绝缘层2为氧化硅层。
进一步地，本发明实施例中倒装芯片的封装结构还包括形成于多个焊盘4表面的电镀种子层。该电镀种子层的材料为铝、铜、金、银其中的一种或几种的混合物，形成电镀种子层的工艺为溅射工艺或物理气相沉积工艺。当电镀种子层的材料为铝时，形成电镀种子层的工艺为溅射工艺，当电镀种子层的材料为铜、金、银其中的一种，形成电镀种子层的工艺为物理气相沉积工艺。在本实施例中，电镀种子层的材料为铜。
优选地，本实施中通过在多个焊盘4远离芯片1的表面形成凸块下金属层(UnderBump Metallurgy，简称UBM)5以作为电镀种子层。
本实施例中，多个焊盘4和位于多个焊盘4表面的凸块下金属层5构成金属互连层，后续在凸块下金属层5上形成多个导电柱6。多个导电柱6的材料为铜或其他合适的金属，且多个导电柱6通过电镀的方式形成于凸块下金属层5表面。凸块下金属层5是在芯片焊盘4与导电柱6之间的金属化过渡层，主要起粘附和扩散阻挡的作用，凸块下金属层5通常由粘附层、扩散阻挡层和浸润层等多层金属膜组成。可采用溅射、蒸发、化学镀、电镀等方法来形成凸块下金属层5。
进一步地，本发明实施例中倒装芯片的封装结构还包括形成于绝缘层2远离半导体芯片1的表面的钝化层3，钝化层3上形成有开口，且该钝化层3覆盖多个焊盘4中每个焊盘4的部分，甚至覆盖每个焊盘4上的凸块下金属层5的部分。由于从芯片制造厂所生产的焊盘4往往较大，使得直接在焊盘4上形成的柱状电极即金属电极6的尺寸也较大。因此通过在绝缘层2表面再形成一钝化层3，利用该钝化层3覆盖每个焊盘4的部分，使得每个焊盘4暴露出的面积缩小，使得后续形成的导电柱6的尺寸缩小，有助于形成密集度高的封装结构。
可选地，本发明所公开的扩展结构包括第一扩展结构101和第二扩展结构102中的至少一种。其中，对于第一扩展结构101，其凸出设置于多个导电柱6中至少一个导电柱6的侧面，可以理解的是，该第一扩展结构101能够在塑封时增加塑封体8与导电柱6之间的接触面积，从而增大形成塑封体8的塑封料与导电柱6的粘结力，有利于减小分层风险。对于第二扩展结构102，其的至少部分同时凸出于多个导电柱6中至少一个导电柱6的顶部表面和侧面之外，可以理解的是，该第二扩展结构102不仅能够进一步地增加塑封体8与导电柱6之间的接触面积，还能够扩大导电柱6的顶部表面的面积，使得导电柱6的顶部能够容纳更大体积的焊料，进而加厚了导电柱6与框架载体9接合时焊料层7的厚度(由于导电柱6的硬度一般大于焊料层7的硬度，因此当焊料层7的厚度较薄时会大大增加焊锡脆性开裂的风险)，从而有利于降低焊锡脆性开裂的风险。
示例性地，该扩展结构的形成材料为金属(可以与导电柱6的形成材料相同，也可以不同，本发明对此不做限定)，且该扩展结构为通过电镀的方式形成于对应导电柱6上，也即是说，对于第一扩展结构101，其形成材料为金属，并通过电镀的方式形成于对应导电柱6上，对于第二扩展结构102，其形成材料也为金属，也可通过电镀的方式形成于对应导电柱6上。如此，在保证该扩展结构与对应的导电柱6之间能够具有不受温度变化影响的固定连接结构的同时，也能够在塑封时增加塑封体8与导电柱6之间的接触面积，从而增大形成塑封体的塑封料与导电柱6的粘结力，达到减小封装后的封装结构在高低温循环变化过程中出现分层风险的目的。
对于第一扩展结构101，可选地，在本发明第一实施例中，第一扩展结构101被设置成环绕对应导电柱6侧面的螺旋状凸层，该实施例中，能够很好的兼容对第一扩展结构101的制备工艺的复杂度和更大接触面积的需求。在本发明第二实施例中，第一扩展结构101被设置成环绕对应导电柱6侧面的至少一层环状凸层，且第一扩展结构101中每层环状凸层的横截面形状如图5a所示，该实施例中，第一扩展结构101的制备工艺相对简单。在本发明第三实施例中，第一扩展结构101被设置成环绕对应导电柱6侧面的至少一层齿轮状凸层，且第一扩展结构101中每层齿轮状凸层的横截面形状如图5b所示，该实施例中，虽然第一扩展结构101的制备工艺相对复杂，但能够实现塑封体8与导电柱6之间的更大的接触面积。在本发明第四实施例中，第一扩展结构101被设置成多个彼此间隔的凸块，该实施例中，有利于实现对塑封体8与导电柱6之间的接触面积的灵活调节。在进一步的实施例中，第一扩展结构101至少具有与对应导电柱6的顶部表面共面的第一表面，例如，第一扩展结构101的最上层表面与对应导电柱6的顶部表面共面，此时，该第一扩展结构101还可同时实现第二扩展结构102的相应功能，即还能够扩大导电柱6的顶部表面的面积，使得导电柱6的顶部能够容纳更大体积的焊料。
对于第二扩展结构102，其至少包括位于对应导电柱6的顶部与焊料层7之间的圆形凸层部分。可选地，在本发明一个可能的实施例中，该第二扩展结构102的一部分被设置成环绕对应导电柱6靠近顶部的侧面的环状凸层，另一部分被设置成位于对应导电柱6的顶部与焊料层7之间的圆形凸层，也即，此时对应导电柱6的顶部表面位于第二扩展结构102内部，此时，该第二扩展结构102沿直线l2处的横截面形状如图6a或图6b所示。在本发明另一个可能的实施例中，该第二扩展结构102的全部被设置成位于对应导电柱6的顶部与焊料层7之间的圆形凸层，也即，此时对应导电柱6的顶部表面与第二扩展结构102的远离焊料层7的表面共面，此时，该第二扩展结构102的横截面形状如图6b所示。
进一步地，本发明在形成上述扩展结构后，还包括对每个扩展结构的表面进行粗化处理，以使得该扩展结构的表面上能够具有经粗化处理后形成的微结构，也即增加了扩展结构的表面粗糙度，从而进一步地增加塑封体8与导电柱6的接触表面的面积，有利于进一步地增大形成塑封体8的塑封料与导电柱6的粘结力，从而进一步地降低了分层风险。
参考图4、图5a、图5b、图6a和图6b，本发明中，上述扩展结构凸出对应导电柱侧面的部分的高度(不论是第一扩展结构101中凸出对应导电柱6侧面的部分的高度h1，还是第二扩展结构102中凸出对应导电柱6侧面的部分的高度h2)均小于多个导电柱中相邻导电柱之间的间隔距离的一半，如此，可避免相邻导电柱6发生短路。但可以理解的是，实际应用中，扩展结构对应的凸层凸起高度以及凸层厚度需要结合具体的工艺能力以及导电柱密度等因素综合设置，本发明对其具体数据不做限定。
综上，本发明实施例通过在导电柱的外表面凸出设置扩展结构，并设置该扩展结构的至少部分凸出于导电柱的侧面之外，进而能够在塑封时增加塑封体与导电柱之间的接触面积，从而增大形成塑封体的塑封料与导电柱的粘结力，有利于减小分层风险。另外，当该扩展结构的某个表面与导电柱的顶部表面共面时，还能够扩大导电柱的顶部表面的面积，使得导电柱的顶部能够容纳更大体积的焊料，加厚了导电柱与框架载体接合时焊料层的厚度，从而有利于降低焊锡脆性开裂的风险。
在进一步的优选实施例中，基于扩展结构表面上的经粗化处理后形成的微结构，增加了该扩展结构的表面粗糙度，有利于进一步地增大塑封料与导电柱的粘结力。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (11)

1.一种半导体封装结构，其中，包括：
半导体芯片，所述半导体芯片的第一表面具有多个焊盘；
多个导电柱，分别形成于所述多个焊盘上，且所述多个导电柱中每个导电柱的顶部均设置有焊料层；
扩展结构，凸出设置于所述多个导电柱中至少一个导电柱的表面，且所述扩展结构的至少部分横向凸出于对应导电柱的侧面区域之外；
封装载体，通过所述多个导电柱及位于每个导电柱顶部的所述焊料层与所述半导体芯片电连接；
塑封体，用于封装所述半导体芯片、所述多个导电柱、所述扩展结构和所述封装载体。
2.根据权利要求1所述的半导体封装结构，其中，所述扩展结构包括第一扩展结构和第二扩展结构中的至少一种，
其中，所述第一扩展结构凸出设置于多个导电柱中至少一个导电柱的侧面；所述第二扩展结构的至少部分同时凸出于多个导电柱中至少一个导电柱的顶部表面和侧面之外。
3.根据权利要求2所述的半导体封装结构，其中，当所述扩展结构包括所述第一扩展结构时，所述第一扩展结构被设置成环绕对应导电柱侧面的螺旋状凸层、至少一层环状凸层和至少一层齿轮状凸层的其中一种。
4.根据权利要求3所述的半导体封装结构，其中，所述第一扩展结构至少具有与对应导电柱的顶部表面共面的第一表面。
5.根据权利要求2所述的半导体封装结构，其中，当所述扩展结构包括所述第一扩展结构时，所述第一扩展结构被设置成多个彼此间隔的凸块。
6.根据权利要求2所述的半导体封装结构，其中，当所述扩展结构包括所述第二扩展结构时，所述第二扩展结构至少包括位于对应导电柱的顶部与所述焊料层之间的圆形凸层部分。
7.根据权利要求1所述的半导体封装结构，其中，所述扩展结构的形成材料为金属。
8.根据权利要求1所述的半导体封装结构，其中，所述扩展结构通过电镀的方式形成于对应导电柱上。
9.根据权利要求1所述的半导体封装结构，其中，所述扩展结构的表面上具有经粗化处理后形成的微结构。
10.根据权利要求1所述的半导体封装结构，其中，所述扩展结构中凸出对应导电柱侧面的部分的高度小于所述多个导电柱中相邻导电柱之间的间隔距离的一半。
11.根据权利要求1所述的半导体封装结构，其中，所述封装载体包括引线框架和封装基板中的任一。
CN202210132832.3A 2022-02-14 2022-02-14 半导体封装结构 Pending CN115000037A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210132832.3A CN115000037A (zh) 2022-02-14 2022-02-14 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210132832.3A CN115000037A (zh) 2022-02-14 2022-02-14 半导体封装结构

Publications (1)

Publication Number Publication Date
CN115000037A true CN115000037A (zh) 2022-09-02

Family

ID=83024025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210132832.3A Pending CN115000037A (zh) 2022-02-14 2022-02-14 半导体封装结构

Country Status (1)

Country Link
CN (1) CN115000037A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271483B2 (en) * 2004-09-07 2007-09-18 Siliconware Precision Industries Co., Ltd. Bump structure of semiconductor package and method for fabricating the same
US20130099370A1 (en) * 2011-10-20 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
CN107527883A (zh) * 2016-06-15 2017-12-29 富士电机株式会社 半导体装置及其制造方法以及导电柱
CN108364920A (zh) * 2018-03-01 2018-08-03 颀中科技（苏州）有限公司 倒装芯片组件、倒装芯片封装结构及制备方法
CN111316432A (zh) * 2017-10-05 2020-06-19 德州仪器公司 用于凸块接合的扩大头柱

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271483B2 (en) * 2004-09-07 2007-09-18 Siliconware Precision Industries Co., Ltd. Bump structure of semiconductor package and method for fabricating the same
US20130099370A1 (en) * 2011-10-20 2013-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
CN107527883A (zh) * 2016-06-15 2017-12-29 富士电机株式会社 半导体装置及其制造方法以及导电柱
CN111316432A (zh) * 2017-10-05 2020-06-19 德州仪器公司 用于凸块接合的扩大头柱
CN108364920A (zh) * 2018-03-01 2018-08-03 颀中科技（苏州）有限公司 倒装芯片组件、倒装芯片封装结构及制备方法

Similar Documents

Publication Publication Date Title
KR100806158B1 (ko) 반도체 장치
US9177930B2 (en) Solder bump with inner core pillar in semiconductor package
KR102454788B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101479512B1 (ko) 반도체 패키지의 제조방법
US8193035B2 (en) Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud bumps
US9559072B2 (en) Metal bump joint structure
US11437310B2 (en) Connection structure and method of forming the same
KR100315030B1 (ko) 반도체패키지의제조방법
US7656048B2 (en) Encapsulated chip scale package having flip-chip on lead frame structure
US6564449B1 (en) Method of making wire connection in semiconductor device
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
US6534874B1 (en) Semiconductor device and method of producing the same
US8354692B2 (en) Vertical semiconductor power switch, electronic component and methods of producing the same
US12074137B2 (en) Multi-chip package and manufacturing method thereof
US20110049708A1 (en) Semiconductor Chip Interconnection Structure and Semiconductor Package Formed Using the Same
WO2015123952A1 (zh) 半导体封装结构及其形成方法
US6730539B2 (en) Method of manufacturing semiconductor device package
CN114725031A (zh) 倒装芯片的封装结构
CN115000037A (zh) 半导体封装结构
US10755993B2 (en) Electrical connection structure, semiconductor package and method of forming the same
US20220037282A1 (en) Techniques for forming semiconductor device packages and related packages, intermediate products, and methods
KR101313690B1 (ko) 반도체 소자의 본딩 구조물 형성 방법
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
JPH08111432A (ja) 半導体装置及びその製造方法
CN117438407A (zh) 一种便于焊接的倒装键合结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination