CN114999911A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114999911A
CN114999911A CN202210570430.1A CN202210570430A CN114999911A CN 114999911 A CN114999911 A CN 114999911A CN 202210570430 A CN202210570430 A CN 202210570430A CN 114999911 A CN114999911 A CN 114999911A
Authority
CN
China
Prior art keywords
layer
initial
metal conductive
protective layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210570430.1A
Other languages
English (en)
Inventor
王沛萌
郗宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210570430.1A priority Critical patent/CN114999911A/zh
Priority to PCT/CN2022/098720 priority patent/WO2023226106A1/zh
Publication of CN114999911A publication Critical patent/CN114999911A/zh
Priority to US17/950,247 priority patent/US20230016457A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开实施例提供一种半导体结构及其形成方法，其中，采用该半导体结构的形成方法形成的半导体结构包括：衬底，所述衬底上形成有绝缘层；位于所述绝缘层上的金属导电层；位于相邻的所述金属导电层之间的隔离结构。一方面，该半导体结构中的副产物残留较少，因此相邻金属导电层之间发生短路的情况较少，从而该半导体结构的良率较高；另一方面，该半导体结构中的金属导电层损伤较少，金属导电层比较完整，从而可以提高金属导电层的导电性能。

Description

半导体结构及其形成方法
技术领域
本公开涉及半导体技术领域，本公开涉及但不限于一种半导体结构及其形成方法。
背景技术
在生产制造存储器元件的过程中，通常将半导体结构划分为阵列区域和外围区域。阵列区域包括存储区晶体管、电容结构以及两者之间的着陆垫(Landing Pad)等；外围区域包括控制数据输入/输出的电路以及其他电路，而若要将数据输入或者输出，需要在外围区域形成金属导电层。但是，在形成金属导电层的时候，金属导电层在工艺处理过程中容易残留部分副产物，该副产物包括多个物质且容易使相邻金属导电层之间发生短路。因此，需要提供一种新的金属导电层的工艺形成方法来使残留的副产物组成较简单且可以减少相邻金属导电层之间发生短路的情况。
发明内容
有鉴于此，本公开实施例提供一种半导体结构及其形成方法。
第一方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：提供衬底，所述衬底上形成有依次堆叠的绝缘层、初始金属导电层、初始保护层和掩膜层，所述初始保护层包括氮硅化合物层；基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理所述初始保护层和所述初始金属导电层，以形成金属导电层和位于所述金属导电层上的保护层；采用氧源气体作为刻蚀气体灰化处理所述图案化的掩膜层，以去除所述图案化的掩膜层；采用碱性腐蚀液清洗在所述刻蚀处理和所述灰化处理过程中形成的副产物，以暴露出所述保护层；在相邻的所述金属导电层之间形成隔离结构。
在一些实施例中，所述初始保护层的形成方法包括：平坦化处理所述初始金属导电层；在平坦化处理后的所述初始金属导电层上形成所述初始保护层；其中，形成所述初始保护层的工艺至少包括以下之一：原子层沉积、低压化学气相沉积、等离子体增强化学气相沉积；所述初始金属导电层和所述金属导电层的材料包括钨，所述初始保护层和所述保护层的材料包括氮化硅和/或氮氧化硅。
在一些实施例中，所述掩膜层包括非晶碳层；基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理所述初始保护层和所述初始金属导电层，以形成金属导电层和位于所述金属导电层上的保护层，包括：在所述初始保护层上形成图案化的非晶碳层；基于所述图案化的非晶碳层，采用原位氧气刻蚀工艺刻蚀处理所述初始保护层和所述初始金属导电层，以形成所述金属导电层和位于所述金属导电层上的所述保护层。
在一些实施例中，采用氧源气体作为刻蚀气体灰化处理所述图案化的掩膜层，以去除所述图案化的掩膜层，包括：采用氧气等离子体灰化处理所述图案化的非晶碳层，以去除所述图案化的非晶碳层。
在一些实施例中，在所述刻蚀处理和所述灰化处理过程中形成的副产物包括钨的氧化物。
在一些实施例中，采用碱性腐蚀液清洗在所述刻蚀处理和所述灰化处理过程中形成的副产物，以暴露出所述保护层之前，所述方法还包括：对所述保护层的表面进行预处理，以去除所述保护层上的自然氧化物，并暴露出所述保护层以及在所述刻蚀处理和所述灰化处理过程中形成的所述副产物。
在一些实施例中，在相邻的所述金属导电层之间形成隔离结构，包括：在相邻的所述金属导电层之间和所述保护层的顶表面上，依次形成第一介质层和第二介质层；所述保护层、所述第一介质层和所述第二介质层共同构成所述隔离结构。
在一些实施例中，在相邻的所述金属导电层之间形成隔离结构，包括：采用酸性腐蚀液对所述保护层进行腐蚀处理，以去除部分所述保护层；在相邻的所述金属导电层之间和剩余的所述保护层的顶表面上，依次形成第一介质层和第二介质层；剩余的所述保护层、所述第一介质层和所述第二介质层共同构成所述隔离结构。
在一些实施例中，采用酸性腐蚀液对所述保护层进行腐蚀处理，以去除部分所述保护层之后，还包括：清洗剩余的所述保护层的表面残留的所述碱性腐蚀液和所述酸性腐蚀液；对所述金属导电层和剩余的所述保护层进行干燥处理。
在一些实施例中，采用异丙醇和氮气对所述金属导电层和剩余的所述保护层进行干燥处理。
在一些实施例中，所述碱性腐蚀液包括氨水去离子水混合溶液，所述氨水去离子水混合溶液中氨水与去离子水的体积比的范围为5:1至1000:1；所述酸性腐蚀液包括稀释氢氟酸溶液，所述稀释氢氟酸溶液中的氟化氢与去离子水的体积比的范围为10:1至1000:1。
在一些实施例中，所述衬底上还形成有位于所述绝缘层与所述初始金属导电层之间的初始阻挡层；基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理所述初始保护层和所述初始金属导电层，以形成金属导电层和位于所述金属导电层上的保护层，包括：基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理所述初始保护层、所述初始金属导电层、所述初始阻挡层，以形成沟槽，并且在所述沟槽的两侧形成依次堆叠的阻挡层、所述金属导电层和所述保护层；在相邻的所述金属导电层之间形成隔离结构，包括：在所述沟槽中形成所述隔离结构。
第二方面，本公开实施例还提供一种半导体结构，所述半导体结构采用第一方面所述的方法形成，包括：衬底，所述衬底上形成有绝缘层；位于所述绝缘层上的金属导电层；位于相邻的所述金属导电层之间的隔离结构。
在一些实施例中，所述金属导电层包括钨层。
在一些实施例中，所述隔离结构包括：至少部分所述保护层，以及位于所述金属导电层的两侧的第一介质层和与所述第一介质层接触的第二介质层；其中，所述第一介质层和所述第二介质层填充满相邻的所述金属导电层之间的空隙。
在一些实施例中，所述结构还包括：位于所述绝缘层与所述金属导电层之间阻挡层。
本公开实施例中，首先，在衬底上形成依次堆叠的绝缘层、初始金属导电层、初始保护层和掩膜层，初始保护层包括氮硅化合物层，初始保护层可以保护初始金属导电层，以减小后续去除图案化的掩膜层时对初始金属导电层的损坏；其次，基于图案化的掩膜层，采用氧源气体作为刻蚀气体对初始保护层和初始金属导电层进行刻蚀处理，这样就可以得到所需图形化之后的金属导电层和位于金属导电层上的保护层，并使刻蚀处理过程中形成的副产物主要包括金属氧化物；再次，采用氧源气体作为刻蚀气体进行灰化处理来去除图案化的掩膜层的过程中，氧源气体会进一步使灰化过程中形成的副产物主要包括金属氧化物；再次，采用碱性腐蚀液进行清洗，以去除在刻蚀处理和灰化处理过程中形成的副产物，并暴露出保护层，这样，由于碱性腐蚀液会与副产物发生反应，而不与金属导电层发生反应，因此会减少对金属导电层造成损伤，并且由于刻蚀处理和灰化处理过程中形成的副产物都主要包括金属氧化物，因此可以采用一种溶液一次性去除副产物，从而可以简化工艺流程；最后，在相邻的金属导电层之间形成隔离结构，可以进一步减小相邻金属导电层之间短路的情况。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本公开实施例提供的一种半导体结构的形成方法的实现流程示意图；
图2a至图2e为本公开实施例提供的一种半导体结构的形成过程的组成结构示意图；
图3a和图3b为本公开实施例提供的一种半导体结构的形成过程的组成结构示意图；
图4a至图4c为本公开实施例提供的一种半导体结构的形成过程的组成结构示意图；
图5a为本公开实施例提供的另一种半导体结构的形成方法的实现流程示意图；
图5b至图5h为本公开实施例提供的一种半导体结构的形成过程的组成结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本公开实施例提供一种半导体结构的形成方法，参考图1，该方法包括步骤S101至步骤S105，其中：
步骤S101，提供衬底，衬底上形成有依次堆叠的绝缘层、初始金属导电层、初始保护层和掩膜层，初始保护层包括氮硅化合物层。
其中，衬底可以是硅衬底、绝缘体上硅衬底等等。衬底也可以包括其他半导体元素或包括半导体化合物，例如：碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)或锑化铟(InSb)，或包括其他半导体合金，例如：磷化砷镓(GaAsP)、砷化铟铝(AlInAs)、砷化镓铝(AlGaAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、和/或磷砷化铟镓(GaInAsP)或其组合。
绝缘层采用的材料可以是硅氧化物、硅氮化物、硅氮氧化物、硅碳氧化物、硼硅玻璃、磷硅玻璃、硼磷硅玻璃中的至少一个。绝缘层可以通过化学气相沉积、物理气相沉积、原子层沉积等工艺来形成。
初始金属导电层采用的材料可以是以下至少之一：钨(W)、钽(Ta)、钛(Ti)。
初始保护层的作用可以是保护初始金属导电层在后续工艺中不受损坏。初始保护层的材料可以为氮化硅或者氮氧化硅等氮硅化合物。
掩膜层中特定部分可在后续的工艺中转化为图案化的掩膜层。掩膜层可以为双层结构甚至多层结构，也可以为单层结构；其中，双层或者多层结构中的位于上层的掩膜层会保护位于下层的掩膜层，可以减少后续处理过程中对下层掩膜层的损害，从而减少图案化的掩膜层存在缺陷的情况，进而可以提高图形转移效果。掩膜层采用的材料可以为氧化硅、氮化硅、碳化硅、氮氧化硅、非晶碳、多晶硅、氧化铪、氧化钛、氧化锆、氮化钛、氮化钽中的一种或几种，可以通过以下任意一种工艺形成掩膜层：化学气相沉积、物理气相沉积、原子层沉积、旋涂工艺或其它任何合适的工艺。本公开实施例对掩膜层的种类和层数并不限定。
在一些实施例中，掩膜层上还可以形成有光刻胶层和抗反射层，实施时，可以通过对光刻胶层进行曝光、显影、洗胶等处理，利用光刻胶层保留下来的部分对抗反射层和掩膜层进行刻蚀，保留被光刻胶保护的部分，形成图案化的掩膜层。这样，可以提高掩膜层中形成图案的精确度，从而提高半导体器件的良率。
步骤S102，基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理初始保护层和初始金属导电层，以形成金属导电层和位于金属导电层上的保护层。
这里，氧源气体可以包括氧气和/或臭氧等。实施时，可以将氧源气体在射频功率下激发，产生电离并形成等离子体，反应腔体中的气体在电子的撞击下，除了转变成离子外，还能吸收能量并形成大量的活性反应基团。活性反应基团和被刻蚀物质(包括初始保护层和初始金属导电层)表面形成化学反应并形成挥发性的反应生成物；之后反应生成物脱离被刻蚀物质表面，并被真空系统抽出反应腔体，从而形成所需图形化之后的金属导电层和位于金属导电层上的保护层。
步骤S103，采用氧源气体作为刻蚀气体灰化处理图案化的掩膜层，以去除图案化的掩膜层。
其中，氧源气体可以包括氧气和/或臭氧等。灰化处理是指去除残留的光刻胶、图案化的掩膜层或者其他有机物等。
若采用氮源气体作为刻蚀气体进行灰化处理来去除图案化的掩膜层，氮气会与金属导电层生成副产物金属氮化物，例如，氮化钨；由于生成的氮化钨较难去除且灰化处理和刻蚀处理过程中形成的副产物不同，需要分别采用不同的溶液去除灰化处理和刻蚀处理过程中形成的副产物。另外，残留的氮化钨会在后续清洗金属导电层的过程中移动到相邻金属导电层之间，从而连通相邻金属导电层，造成相邻金属导电层之间发生短路。因此，在进行灰化处理的时候需要采用不含氮的气体，例如氧源气体。这样，一方面，可以采用一种溶液一次性去除灰化处理和刻蚀处理过程中形成的副产物，从而可以简化工艺流程；另一方面，由于没有生成金属氮化物，从而可以减少相邻金属导电层之间发生短路的情况。
步骤S104，采用碱性腐蚀液清洗在刻蚀处理和灰化处理过程中形成的副产物，以暴露出保护层。
其中，碱性腐蚀液可以包含具有小于或等于约5、小于或等于约4.8、小于或等于约4.75、小于或等于约4.7、小于或等于约4.5、小于或等于约3、小于或等于约2、或小于或等于约1的pKb的碱。在一些实施方式中，碱可以包括有机碱(例如，吡啶、甲胺、咪唑、有机阳离子的氢氧化物)。在一些实施方式中，碱可以包括碱性盐(例如，碳酸钠、乙酸钠、具有水解形成碱性溶液的弱酸组分的化合物)。在一些实施方式中，碱可以包括碱金属。在一些实施方式中，碱可以包括氢氧根离子。在一些实施方式中，碱可以包括氢氧化钠(NaOH)、氢氧化钾(KOH)或氢氧化铵(NH4OH)中的至少一种。
本公开实施例中的碱性腐蚀液可以包括氨水去离子水混合溶液(Ammonia DiwMixture，ADM)，氨水去离子水混合溶液中氨水与去离子水的体积比的范围为5:1至1000:1。
刻蚀处理和灰化处理过程中形成的副产物可以包括钨的氧化物WxOy，其中，x可以等于1，y可以等于3，此时钨的氧化钨就是三氧化钨。ADM可以与副产物发生公式(1)中的反应，其中，氧化钨WxOy与氢氧化铵反应生成钨酸铵(Ammonium Tungstate)，钨酸铵能溶于水，以去除该副产物；同时ADM不与金属导电层发生反应，故而可以减少对金属导电层造成损伤。
WxOy+NH4OH→(NH4)6W7O24·6H2O 公式(1)
步骤S105，在相邻的金属导电层之间形成隔离结构。
其中，隔离结构用于隔离相邻金属导电层，进一步减小相邻金属导电层之间短路的情况。
本公开实施例中，首先，在衬底上形成依次堆叠的绝缘层、初始金属导电层、初始保护层和掩膜层，初始保护层包括氮硅化合物层，初始保护层可以保护初始金属导电层，以减小后续去除图案化的掩膜层时对初始金属导电层的损坏；其次，基于图案化的掩膜层，采用氧源气体作为刻蚀气体对初始保护层和初始金属导电层进行刻蚀处理，这样就可以得到所需图形化之后的金属导电层和位于金属导电层上的保护层，并使刻蚀处理过程中形成的副产物主要包括金属氧化物；再次，采用氧源气体作为刻蚀气体进行灰化处理来去除图案化的掩膜层的过程中，氧源气体会进一步使灰化过程中形成的副产物主要包括金属氧化物；再次，采用碱性腐蚀液进行清洗，以去除在刻蚀处理和灰化处理过程中形成的副产物，并暴露出保护层，这样，由于碱性腐蚀液会与副产物发生反应，而不与金属导电层发生反应，因此会减少对金属导电层造成损伤，并且由于刻蚀处理和灰化处理过程中形成的副产物都主要包括金属氧化物，因此可以采用一种溶液一次性去除副产物，从而可以简化工艺流程；最后，在相邻的金属导电层之间形成隔离结构，可以进一步减小相邻金属导电层之间短路的情况。
下面结合图2a至图2e对步骤S101至步骤S105进行进一步说明。
参考图2a，衬底201上形成有依次堆叠的绝缘层202、初始金属导电层203a、初始保护层204a和掩膜层205a，初始保护层204a包括氮硅化合物层。
参考图2b，在初始保护层204a上形成图案化的掩膜层205，可以看出图案化的掩膜层205暴露出部分初始保护层204a，并限定出后续进行刻蚀处理的位置。
同时参考图2b和图2c，基于图案化的掩膜层205，采用氧源气体作为刻蚀气体对初始保护层204a和初始金属导电层203a进行刻蚀处理，以形成金属导电层203和位于金属导电层203上的保护层204。由于在刻蚀处理过程中会消耗掉部分图案化的掩膜层205，因此可以发现图2c中的图案化的掩膜层205比图2b中的图案化的掩膜层205矮。在实施时，参考图2c，在刻蚀处理过程中，刻蚀掉的初始金属导电层203b会重新沉积到图案化的掩膜层205的上表面和侧壁，部分初始金属导电层203b会被氧化成金属氧化物(例如氧化钨)成为刻蚀处理过程中形成的副产物，在刻蚀处理过程中未被氧化的初始金属导电层203b会在灰化处理过程中进一步被氧化，成为灰化处理过程的副产物。
同时参考图2c和参考图2d，采用氧源气体作为刻蚀气体进行灰化处理，以去除图案化的掩膜层205，并在保护层204上形成副产物206。实施时，副产物206还有可能会位于相邻金属导电层203之间。
同时参考图2d和图2e，采用碱性腐蚀液进行清洗，以去除在刻蚀处理和灰化处理过程中形成的副产物206，以暴露出保护层204，并在相邻金属导电层203之间形成隔离结构207。
在一些实施例中，根据刻蚀速率和刻蚀深度，可以得到全部刻蚀开初始金属导电层203a但不刻蚀到绝缘层202的刻蚀时间，基于该刻蚀时间可以刻蚀得到如图2c所示的结构。在另一些实施例中，可以不考虑刻蚀时间，在刻蚀处理中刻蚀到部分绝缘层(即过刻蚀)，绝缘层作为刻蚀停止层，这样可以简化工艺流程。
基于步骤S101至步骤S105提供的一种半导体结构的形成方法，本公开实施例提供一种半导体结构，参考图2e，该半导体结构包括：
衬底201，衬底201上形成有绝缘层202；
位于绝缘层202上的金属导电层203；
其中，金属导电层可以包括钨层。
位于相邻的金属导电层203之间的隔离结构207。
本公开实施例中，采用上述方法形成的半导体结构包括衬底位于衬底上的绝缘层和金属导电层，以及位于金属导电层之间的隔离结构。一方面，在形成该半导体结构时，相邻金属导电层之间或者金属导电层上的副产物可以采用一种溶液去除，因此，形成该半导体结构的流程比较简单且形成的半导体结构的良率较高；另一方面，在形成该半导体结构的过程中，由于保护层会保护金属导电层，因此可以减少会灰化处理对金属导电层造成的损伤，换句话说，该半导体结构中的金属导电层比较完整，从而可以提高金属导电层的性能。
在一些实施例中，参考图2e，隔离结构207可以包括位于金属导电层203上的保护层204。
在一些实施例中，初始保护层的形成方法可以包括步骤S11至步骤S12，其中：
步骤S11，平坦化处理初始金属导电层。
参考图3a，采用化学机械抛光技术(Chemical Mechanical Polishing，CMP)对初始金属导电层203a进行平坦化处理，得到既平坦、又无划痕和杂质玷污的表面，有利于提高后续形成的初始保护层的平整度和质量。
步骤S12，在平坦化处理后的初始金属导电层上形成初始保护层。其中，形成初始保护层的工艺至少包括以下之一：原子层沉积、低压化学气相沉积、等离子体增强化学气相沉积；初始金属导电层和金属导电层的材料包括钨，初始保护层和保护层的材料包括氮化硅和/或氮氧化硅。
参考图3b，采用原子层沉积工艺或其他工艺在平坦化处理后的初始金属导电层203c上形成初始保护层204a。
本公开实施例中，由于原子层沉积工艺是单原子层逐次沉积，所以可以形成厚度均匀和一致性较好的初始保护层。由于低压化学气相沉积工艺要求反应器中的压力降低到一定值(例如133帕)以下，因此分子的自由程和气体的扩散系数会增大，进而使气态反应物和副产物的质量传输速率加快，最终使形成初始保护层的反应速率增加；另外低压化学气相沉积工艺中并不需要载气，因此可以大大降低颗粒污染源。由于等离子体增强化学气相沉积工艺需要的沉积温度较低，可以减小对初始金属导电层的结构和物理性质的影响；此外，采用等离子体增强化学气相沉积工艺形成的初始保护层均匀性好，针孔少且致密。
在实施时，氮氧化硅可以是富氧氮氧化硅，也可以是富硅氮氧化硅。较于普通的氮氧化硅，采用富硅氮氧化硅的优点包括：一方面，富硅氮氧化硅膜层的残余张应力较小，从而可以形成较厚的膜层，进而可以增强对初始金属导电层的保护作用；另一方面，富硅氮氧化硅膜层可以降低酸性腐蚀液(例如稀释的氢氟酸溶液)的刻蚀速率，保留部分富硅氮氧化硅膜层，从而可以在后续工艺中进一步去除残留的杂质。
在一些实施例中，掩膜层包括非晶碳层，步骤S102“基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理初始保护层和初始金属导电层，以形成金属导电层和位于金属导电层上的保护层”可以包括步骤S1021和步骤S1022，其中：
步骤S1021，在初始保护层上形成图案化的非晶碳层。
步骤S1022，基于图案化的非晶碳层，采用原位氧气刻蚀工艺刻蚀处理初始保护层和初始金属导电层，以形成金属导电层和位于金属导电层上的保护层。
对应地，步骤S103“采用氧源气体作为刻蚀气体灰化处理图案化的掩膜层，以去除图案化的掩膜层”可以包括：
步骤S1031，采用氧气等离子体灰化处理图案化的非晶碳层，以去除图案化的非晶碳层。
本公开实施例中，掩膜层包括非晶碳层，采用原位氧气等离子体刻蚀工艺的过程中，氧等离子体会与非晶碳反应生成二氧化碳，从而可以去除部分图案化的非晶碳层；相对于金属导电层和保护层，非晶碳的刻蚀选择比较高，因此在后续采用氧源气体作为刻蚀气体进行灰化处理过程中，可以减少对金属导电层造成损伤。
在一些实施例中，步骤S104“采用碱性腐蚀液清洗在刻蚀处理和灰化处理过程中形成的副产物，以暴露出保护层”之前可以包括步骤S1040，对保护层的表面进行预处理，以去除保护层上的自然氧化物，并暴露出保护层以及在刻蚀处理和灰化处理过程中形成的副产物。
其中，预处理保护层的表面可以包括润湿保护层的表面，以及采用稀释氢氟酸溶液(Diluted Hydrofluoric Acid，DHF)少量清洗保护层的表面，这样可以去除保护层上的自然氧化物和部分微尘杂质颗粒，从而暴露出保护层以及刻蚀处理和灰化处理过程中形成的副产物，有利于后续去除该副产物。
在一些实施例中，步骤S105“在相邻的金属导电层之间形成隔离结构”可以包括步骤S1051a，在相邻的金属导电层之间和保护层的顶表面上，依次形成第一介质层和第二介质层；其中，保护层、第一介质层和第二介质层共同构成隔离结构。
其中，第一介质层可以采用氮化硅或氧化硅等绝缘材料，第二介质层可以采用掺杂杂质(例如氟、碳、硼)的氮化硅或者氧化硅，掺杂的杂质离子可以降低氮化硅或者氧化硅的介电常数，从而可以降低金属导电层之间的寄生电容，进而可以降低器件的功耗。
第一介质层可以采用化学气相沉积、物理气相沉积、原子层沉积、低压化学气相沉积、等离子体增强化学气相沉积、旋涂工艺或其它任何合适的工艺形成；第二介质层可以先通过化学气相沉积工艺形成介质层，之后通过离子掺杂工艺在介质层中掺杂杂质离子，最后，对掺杂杂质离子的介质层进行退火处理，从而得到第二介质层。
参考图4a，在相邻的金属导电层之间和保护层的顶表面上，依次形成第一介质层207a和第二介质层207b，以形成隔离结构207。隔离结构207可以包括保护层204、第一介质层207a和第二介质层207b。
参考图4b，后续若要在金属导电层203之上形成其他金属接触结构，可以去除金属导电层203之上的隔离结构207，保留相邻金属导电层203之间的第一介质层207a和第二介质层207b，以暴露出金属导电层203的上表面，从而可以使其他金属接触结构与金属导电层203电连接。
在一些实施例中，步骤S105“在相邻的金属导电层之间形成隔离结构”可以包括步骤S1051b和步骤S1052b，其中：
步骤S1051b，采用酸性腐蚀液对保护层进行腐蚀处理，以去除部分保护层。
其中，酸性腐蚀液可以包括稀释氢氟酸溶液、热磷酸溶液、硝酸溶液等。其中，稀释氢氟酸溶液中的氟化氢与去离子水的体积比的范围为10:1至1000:1。这样，通过设置稀释氢氟酸溶液中氟化氢与去离子水的体积比的范围，可以提高去除保护层的速率。
去除部分保护层的目的主要有两方面：一方面，暴露的保护层的表面上可能会有副产物杂质，在去除部分保护层的同时可以去除这些副产物杂质。另一方面，聚合物可能会回粘到保护层的表面上，在去除部分保护层的同时可以去除回粘到保护层上的聚合物。
参考图4a，采用酸性腐蚀液对保护层204进行腐蚀处理，以去除部分保护层204，留下部分保护层204，即为图4c所示的剩余的保护层204b。对比图4c和图4a可以发现，图4c中金属导电层203上的保护层(即剩余的保护层204b)厚度变小了。
步骤S1052b，在相邻的金属导电层之间和剩余的保护层的顶表面上，依次形成第一介质层和第二介质层；剩余的保护层、第一介质层和第二介质层共同构成隔离结构。
继续参考图4c，在相邻的金属导电层203之间和剩余的保护层204b的顶表面上，依次形成第一介质层207a和第二介质层207b；此时，隔离结构207包括第一介质层207a、第二介质层207b和剩余的保护层204b。
实施时，在每一步化学溶液(酸性腐蚀液或者碱性腐蚀液)处理之后，由于残留的化学溶液可能会与后续的化学溶液发生反应，例如采用碱性腐蚀液处理后，若采用酸性腐蚀液进行处理，酸性腐蚀液可能会与碱性腐蚀液发生反应。因此，在每一步化学溶液处理之后，都需要进行清洗，以去除残留的化学溶液。
在一些实施例中，步骤S1051b“采用酸性腐蚀液对保护层进行腐蚀处理，以去除部分保护层”之后还可以包括步骤S1053b和步骤S1054b，其中：
步骤S1053b，清洗剩余的保护层的表面残留的碱性腐蚀液和酸性腐蚀液。
这里，在采用碱性腐蚀液去除刻蚀处理和灰化处理过程中形成的副产物后，可以采用去离子水清洗保护层的表面上残留的碱性腐蚀液；在采用酸性腐蚀液去除部分保护层后，可以采用去离子水清洗保护层的表面上残留的酸性腐蚀液。
步骤S1054b，对金属导电层和剩余的保护层进行干燥处理。
这里，清洗完残留的碱性腐蚀液和酸性腐蚀液后，需要对金属导电层和剩余的保护层进行干燥，以去除残留的去离子水。
随着半导体制程线宽不断缩小，由于离心甩干技术需要在高速旋转的状态下使液体受到离心力作用而从表面消失，这样会增加半导体结构倒塌的风险。本公开实施例中，为了减小半导体结构倒塌的风险，可以采用异丙醇(IPA)干燥技术对金属导电层和剩余的保护层进行干燥处理。实施时，可以在氮气气氛中对金属导电层和剩余的保护层进行干燥处理，这样可以减小空气中的氧气再次氧化金属导电层的可能性，从而可以减小对金属导电层导电性能的影响。
在另一些实施例中，还可以采用马兰戈尼(Marangoni)干燥技术对金属导电层和剩余的保护层进行干燥处理。马兰戈尼干燥技术与IPA干燥技术本质不同，马兰戈尼干燥技术是通过表面张力梯度将水拉回水面来实现干燥，IPA干燥技术是依靠水的蒸发来实现干燥。采用马兰戈尼干燥技术不仅可以节省IPA的用量，还可以克服深窄沟渠的脱水困难。
本公开实施例还提供一种半导体结构的形成方法，参考图5a，该方法包括步骤S501至步骤S505，其中：
步骤S501，提供衬底，衬底上形成有依次堆叠的绝缘层、初始阻挡层、初始金属导电层、初始保护层和掩膜层，初始保护层包括氮硅化合物层。
这里，初始阻挡层位于绝缘层与初始金属导电层之间，用于防止初始金属导电层中的金属扩散到绝缘层中。
步骤S502，基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理初始保护层、初始金属导电层、初始阻挡层，以形成沟槽，并且在沟槽的两侧形成依次堆叠的阻挡层、金属导电层和保护层。
步骤S503，采用氧源气体作为刻蚀气体对图案化的掩膜层进行灰化处理，以去除图案化的掩膜层。
步骤S504，采用碱性腐蚀液清洗在刻蚀处理和灰化处理过程中形成的副产物，以暴露出保护层。
步骤S505，在沟槽中形成隔离结构。
这里，步骤S503至步骤S505可以分别参考步骤S103至步骤S105去实施。
下面结合图5b至图5h对步骤S501至步骤S504进行进一步说明。
参考图5b，在衬底201上依次形成堆叠的绝缘层202、初始阻挡层208a、初始金属导电层203a、初始保护层204a和掩膜层205a；其中，绝缘层202可以为氮化硅层，初始金属导电层203a可以为初始钨层，初始保护层204a可以为氮化硅层，初始阻挡层208a可以为氮化钛层，掩膜层205a可以为非晶碳层。
参考图5c，在初始保护层204a上形成图案化的掩膜层205。参考图5c和图5d，基于图案化的掩膜层205，采用氧源气体作为刻蚀气体对初始保护层204a、初始金属导电层203a、初始阻挡层208a进行刻蚀处理，同时还刻蚀了部分绝缘层202，以形成沟槽207＇，并且在沟槽207＇的两侧形成依次堆叠的阻挡层208、金属导电层203和保护层204。这里，沟槽207＇的深度小于阻挡层、金属导电层、保护层和绝缘层的厚度之和。
在一些实施例中，沟槽207＇的深度可以等于阻挡层208、金属导电层203、保护层204的厚度之和，即在形成沟槽207＇的时候对初始保护层204a、初始金属导电层203a、初始阻挡层208a进行刻蚀，没有对绝缘层202进行刻蚀。
同时参考图5d和图5e，采用氧源气体作为刻蚀气体进行灰化处理，以去除图案化的掩膜层205。其中，刻蚀处理和灰化处理过程中形成的副产物206会附着在保护层204的表面。
同时参考图5e和图5f，采用碱性腐蚀液进行清洗，以去除在刻蚀处理和灰化处理过程中形成的副产物206，并暴露出保护层204。
参考图5g或图5h，在保护层204(或者剩余的保护层204b)的顶表面和相邻金属导电层203之间依次形成第一介质层207a和第二介质层207b，以在沟槽中形成隔离结构207。其中，该隔离结构207可以包括第一介质层207a、第二介质层207b以及保护层204(或剩余的保护层204b)。
基于步骤S501至步骤S505提供的半导体结构的形成方法，本公开实施例提供一种半导体结构，参考图5g或图5h，该半导体结构中的隔离结构207包括：至少部分保护层，以及位于金属导电层203的两侧的第一介质层207a和与第一介质层207a接触的第二介质层207b；其中，第一介质层207a和第二介质层207b填充满相邻的金属导电层203之间的空隙。
需要说明的是，半导体结构中的隔离结构207包括至少部分保护层是指：隔离结构207可以包括部分保护层，即剩余的保护层204b，也可以包括全部保护层，即没有采用酸性腐蚀液进行腐蚀处理的保护层204。
在一些实施例中，参考图5h，该半导体结构还包括：位于绝缘层202与金属导电层203之间阻挡层208。
在本公开所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本公开所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上所述，仅为本公开实施例的一些实施方式，但本公开实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开实施例的保护范围之内。因此，本公开实施例的保护范围应以权利要求的保护范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有依次堆叠的绝缘层、初始金属导电层、初始保护层和掩膜层，所述初始保护层包括氮硅化合物层；
基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理所述初始保护层和所述初始金属导电层，以形成金属导电层和位于所述金属导电层上的保护层；
采用氧源气体作为刻蚀气体灰化处理所述图案化的掩膜层，以去除所述图案化的掩膜层；
采用碱性腐蚀液清洗在所述刻蚀处理和所述灰化处理过程中形成的副产物，以暴露出所述保护层；
在相邻的所述金属导电层之间形成隔离结构。
2.根据权利要求1所述的方法，其特征在于，所述初始保护层的形成方法包括：
平坦化处理所述初始金属导电层；
在平坦化处理后的所述初始金属导电层上形成所述初始保护层；
其中，形成所述初始保护层的工艺至少包括以下之一：原子层沉积、低压化学气相沉积、等离子体增强化学气相沉积；
所述初始金属导电层和所述金属导电层的材料包括钨，所述初始保护层和所述保护层的材料包括氮化硅和/或氮氧化硅。
3.根据权利要求1所述的方法，其特征在于，所述掩膜层包括非晶碳层；基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理所述初始保护层和所述初始金属导电层，以形成金属导电层和位于所述金属导电层上的保护层，包括：
在所述初始保护层上形成图案化的非晶碳层；
基于所述图案化的非晶碳层，采用原位氧气刻蚀工艺刻蚀处理所述初始保护层和所述初始金属导电层，以形成所述金属导电层和位于所述金属导电层上的所述保护层。
4.根据权利要求3所述的方法，其特征在于，采用氧源气体作为刻蚀气体灰化处理所述图案化的掩膜层，以去除所述图案化的掩膜层，包括：
采用氧气等离子体灰化处理所述图案化的非晶碳层，以去除所述图案化的非晶碳层。
5.根据权利要求1至4任一项所述的方法，其特征在于，在所述刻蚀处理和所述灰化处理过程中形成的副产物包括钨的氧化物。
6.根据权利要求1至4任一项所述的方法，其特征在于，采用碱性腐蚀液清洗在所述刻蚀处理和所述灰化处理过程中形成的副产物，以暴露出所述保护层之前，所述方法还包括：
对所述保护层的表面进行预处理，以去除所述保护层上的自然氧化物，并暴露出所述保护层以及在所述刻蚀处理和所述灰化处理过程中形成的所述副产物。
7.根据权利要求1至4任一项所述的方法，其特征在于，在相邻的所述金属导电层之间形成隔离结构，包括：
在相邻的所述金属导电层之间和所述保护层的顶表面上，依次形成第一介质层和第二介质层；
所述保护层、所述第一介质层和所述第二介质层共同构成所述隔离结构。
8.根据权利要求1至4任一项所述的方法，其特征在于，在相邻的所述金属导电层之间形成隔离结构，包括：
采用酸性腐蚀液对所述保护层进行腐蚀处理，以去除部分所述保护层；
在相邻的所述金属导电层之间和剩余的所述保护层的顶表面上，依次形成第一介质层和第二介质层；剩余的所述保护层、所述第一介质层和所述第二介质层共同构成所述隔离结构。
9.根据权利要求8所述的方法，其特征在于，采用酸性腐蚀液对所述保护层进行腐蚀处理，以去除部分所述保护层之后，还包括：
清洗剩余的所述保护层的表面残留的所述碱性腐蚀液和所述酸性腐蚀液；
对所述金属导电层和剩余的所述保护层进行干燥处理。
10.根据权利要求9所述的方法，其特征在于，采用异丙醇和氮气对所述金属导电层和剩余的所述保护层进行干燥处理。
11.根据权利要求9所述的方法，其特征在于，所述碱性腐蚀液包括氨水去离子水混合溶液，所述氨水去离子水混合溶液中氨水与去离子水的体积比的范围为5:1至1000:1；所述酸性腐蚀液包括稀释氢氟酸溶液，所述稀释氢氟酸溶液中的氟化氢与去离子水的体积比的范围为10:1至1000:1。
12.根据权利要求1所述的方法，其特征在于，所述衬底上还形成有位于所述绝缘层与所述初始金属导电层之间的初始阻挡层；
基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理所述初始保护层和所述初始金属导电层，以形成金属导电层和位于所述金属导电层上的保护层，包括：基于图案化的掩膜层，采用氧源气体作为刻蚀气体刻蚀处理所述初始保护层、所述初始金属导电层、所述初始阻挡层，以形成沟槽，并且在所述沟槽的两侧形成依次堆叠的阻挡层、所述金属导电层和所述保护层；
在相邻的所述金属导电层之间形成隔离结构，包括：在所述沟槽中形成所述隔离结构。
13.一种半导体结构，其特征在于，所述半导体结构采用如权利要求1至12任一项所述的方法形成，包括：衬底，所述衬底上形成有绝缘层；位于所述绝缘层上的金属导电层；位于相邻的所述金属导电层之间的隔离结构。
14.根据权利要求13所述的结构，其特征在于，所述金属导电层包括钨层。
15.根据权利要求13所述的结构，其特征在于，所述隔离结构包括：至少部分所述保护层，以及位于所述金属导电层的两侧的第一介质层和与所述第一介质层接触的第二介质层；其中，所述第一介质层和所述第二介质层填充满相邻的所述金属导电层之间的空隙。
16.根据权利要求13所述的结构，其特征在于，还包括：
位于所述绝缘层与所述金属导电层之间阻挡层。
CN202210570430.1A 2022-05-24 2022-05-24 半导体结构及其形成方法 Pending CN114999911A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210570430.1A CN114999911A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法
PCT/CN2022/098720 WO2023226106A1 (zh) 2022-05-24 2022-06-14 半导体结构及其形成方法
US17/950,247 US20230016457A1 (en) 2022-05-24 2022-09-22 Semiconductor structure and method for forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210570430.1A CN114999911A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114999911A true CN114999911A (zh) 2022-09-02

Family

ID=83028274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210570430.1A Pending CN114999911A (zh) 2022-05-24 2022-05-24 半导体结构及其形成方法

Country Status (2)

Country Link
CN (1) CN114999911A (zh)
WO (1) WO2023226106A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198561B2 (ja) * 1991-10-31 2001-08-13 日本電気株式会社 多層配線の製造方法
US6399508B1 (en) * 1999-01-12 2002-06-04 Applied Materials, Inc. Method for metal etch using a dielectric hard mask
JP2000252358A (ja) * 1999-03-03 2000-09-14 Sony Corp 多層配線の形成方法
US9093387B1 (en) * 2014-01-08 2015-07-28 International Business Machines Corporation Metallic mask patterning process for minimizing collateral etch of an underlayer
US20160099158A1 (en) * 2014-10-06 2016-04-07 International Business Machines Corporation Method for removing metal oxide
US11158518B2 (en) * 2019-09-25 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of etching metals in semiconductor devices
US20220380705A1 (en) * 2019-09-27 2022-12-01 Versum Materials Us, Llc Composition For Removing Etch Residues, Methods Of Using And Use Thereof

Also Published As

Publication number Publication date
WO2023226106A1 (zh) 2023-11-30

Similar Documents

Publication Publication Date Title
US7741222B2 (en) Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
TW574603B (en) Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-k dielectric etch applications
US20040110340A1 (en) Method for manufacturing semiconductor device
CN103119693A (zh) 晶体管的制造方法
TW201911406A (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
US20080160774A1 (en) Method for fabricating semiconductor device
US20210272814A1 (en) Selectively etching for nanowires
CN103237745A (zh) 在硅晶片上形成表面纹理的干法蚀刻方法
KR100450679B1 (ko) 2단계 식각 공정을 사용하는 반도체 메모리 소자의스토리지 노드 제조방법
JP7171914B2 (ja) 超伝導体配線製造のためのプレクリーンおよび誘電体堆積方法
CN114999911A (zh) 半导体结构及其形成方法
US20230016457A1 (en) Semiconductor structure and method for forming same
US7727871B2 (en) Manufacturing method of semiconductor device using etching solution
US11189492B2 (en) Semiconductor structure and fabrication method thereof
CN111933570B (zh) 浅沟槽隔离结构的制造方法及其形成的浅沟槽隔离结构
US20230386892A1 (en) Semiconductor structure and method for forming semiconductor structure
WO2023226111A1 (zh) 半导体结构及其形成方法
CN110349908B (zh) 自对准接触结构及其形成方法
CN106033719A (zh) 半导体结构的形成方法
US11935925B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
US11626289B2 (en) Semiconductor structure and method for forming the same
US20230411453A1 (en) Semiconductor device and methods of formation
CN109835867B (zh) 刻蚀溶液和刻蚀方法
KR100620458B1 (ko) 질화 붕소막이 노출되어 있는 기판의 세정 방법 및 이를이용한 콘택홀 형성 방법 및 스페이서 형성 방법
US20130122703A1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination