CN114983453A - 数字pet的信号采样方法、装置、设备及存储介质 - Google Patents

Abstract

本申请公开一种数字PET的信号采样方法、装置、设备及存储介质，本申请的数字PET的信号采样方法包括：对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号；基于多路延时脉冲信号对多个通道进行切换，获取比较信号；对比较信号进行时间数字转换处理以提取时间信息。本申请实施例的方案通过延时处理及对多个通道进行切换，可以在FPGA内部实现多通道间的时数数字转换器的复用，不会引起信息丢失，减少FPGA的资源使用量，提升时间测量精度以及系统集成度。

Description

数字PET的信号采样方法、装置、设备及存储介质

技术领域

本申请涉及正电子发射计算机断层成像(PET)领域，特别涉及一种数字PET的信号采样方法、装置、设备及存储介质。

背景技术

正电子发射断层成像(PET)是一种高端核医学成像装备，广泛用于癌症诊疗、脑科学研究、心脏病学研究、重离子放疗监测等领域，其中大量使用伽马射线探测器进行信号采样。谢庆国团队提出的多电压阈值采样(Multi-Voltage Threshold，以下简称MVT)方法通过对闪烁脉冲过阈值电压的时间点进行采样的方式完成闪烁脉冲的数字化。MVT方法能够在探测器采样的时候直接将闪烁脉冲信号数字化，从而可以使得探测器模块化，将PET带入了数字PET时代。

MVT方法的关键在于通过TDC(时间数字转换)技术获得输入波形越过设定阈值的时间信息，从而反演出波形信息，通常需要多个通道的阈值比较以及后续的时间测量，需要消耗一定的FPGA内部的逻辑资源来实现，单个SIPM探测器输出的波形的处理电路通常如图1所示，单个通道的波形对应4个通道的比较器(LVDS Comparator)，需要消耗FPGA芯片8个输入管脚以及8个通道的TDC测量模块，而一个FPGA通常需要处理几十上百个通道的信号，通常PET中采用的FPGA芯片能够提供115K的逻辑资源以及约500个可用的LVDS管脚数量，无论是其管脚还是逻辑资源都无法处理众多通道的数据，逻辑资源受到限制，TDC模块的测量精度也受到了制约。

综上所述，过高的FPGA资源消耗量以及输入管脚数量成为了系统设计的一个瓶颈所在，亟需提供一种数字PET的信号采样方法、装置、设备及存储介质，以解决以上至少一个技术问题。

本背景技术描述的内容仅为了便于了解本领域的相关技术，不视作对现有技术的承认。

发明内容

因此，本申请提供一种数字PET的信号采样方法、装置、设备及存储介质，其能够解决现有技术中存在的至少一个问题。

在第一方面，本申请提供一种数字PET的信号采样方法，包括：对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号；基于多路延时脉冲信号对多个通道进行切换，获取比较信号；对比较信号进行时间数字转换处理以提取时间信息。

根据本申请的一个实施例，在对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号前，还包括以下步骤：将采集得到的单个通道的脉冲信号同时输入到对应的多个通道形成多路脉冲信号。

根据本申请的一个实施例，对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号的步骤包括：对同时输入多个通道的脉冲信号，通过延时走线的方式将脉冲信号的上升沿彼此错开，以获取多路延时脉冲信号。

根据本申请的一个实施例，多路延时脉冲信号的上升沿之间的时间间隔和/或下降沿之间错开的时间间隔大于时间数字转换处理的最小时间间隔。

根据本申请的一个实施例，时间数字转换处理的最小时间间隔为10ns。

根据本申请的一个实施例，基于多路延时脉冲信号对多个通道进行切换，获取比较信号的步骤包括：对多路延迟脉冲信号依次进行波形采集处理，基于预设顺序切换通道并与预设阈值进行比较，获取相应的比较信号。

根据本申请的一个实施例，对多路延迟脉冲信号依次进行波形采集处理，获取比较信号的步骤包括：基于多路延时脉冲信号获取反馈输出信号。

根据本申请的一个实施例，对多路延迟脉冲信号依次进行波形采集处理，获取比较信号的步骤还包括：对多路延迟脉冲信号依次进行上升沿波形采集处理和下降沿波形采集处理，获取反馈输出信号。

根据本申请的一个实施例，对多路延迟脉冲信号依次进行上升沿波形采集处理和下降沿波形采集处理的步骤包括：根据多路延时脉冲信号的各路延迟脉冲信号的上升沿到来的先后顺序依次进行上升沿波形采集处理，根据各路延迟脉冲信号的下降沿到来的先后顺序依次进行下降沿波形采集处理。

根据本申请的一个实施例，时间数字转换处理采用单通道的时间数字转换器实现。

在第二个方面，本申请提供一种数字PET的信号采样装置，包括：延时模块，被配置为对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号；路由切换模块，被配置为基于多路延时脉冲信号对多个通道进行切换，获取比较信号；并对比较信号进行时间数字转换处理以提取时间信息。

根据本申请的一个实施例，多个通道设置有比较器，延时模块的输入端连接脉冲信号的输入端。

根据本申请的一个实施例，多个通道设置有比较器，延时模块的输出端连接比较器的输入端。

根据本申请的一个实施例，延时模块包括延时线结构。

根据本申请的一个实施例，延时模块包括若干延时线结构单元，延时线结构单元位于比较器所在模块之外。

根据本申请的一个实施例，路由切换模块包括通道选择模块和时间数字转换模块，其中，通道选择模块，其被配置为接收其所切换选择的通道的延时脉冲信号，并将延时脉冲信号转换为比较信号传输至时间数字转换模块；时间数字转换模块，其被配置为分别对所切换至的通道的比较信号进行上升沿波形采集处理和下降沿波形采集处理，进行时间数字转换以分别获取上升沿和下降沿对应的时间。

根据本申请的一个实施例，路由切换模块包括通道选择模块、时间数字转换模块和通道控制模块，其中，通道选择模块，其被配置为接收其所切换选择的通道的延时脉冲信号，并将延时脉冲信号转换为比较信号传输至时间数字转换模块；时间数字转换模块，其被配置为分别对所切换至的通道的比较信号进行上升沿波形采集处理和下降沿波形采集处理，输出反馈输出信号至通道控制模块，并接收通道控制模块输出的同步切换脉冲信号，对同步切换脉冲信号进行时间数字转换处理，以分别进行上升沿和下降沿的时间测量；通道控制模块，被配置为基于其所接收的反馈输出信号控制切换至相应通道，并输出同步切换脉冲信号至时间数字转换模块进行时间测量。

根据本申请的一个实施例，路由切换模块包括通道选择模块、时间数字转换模块和通道控制模块，其中，通道选择模块，其被配置为接收其所切换选择的通道的延时脉冲信号，并将延时脉冲信号转换为比较信号传输至时间数字转换模块，同时将比较信号作为反馈输出信号传输至通道控制模块；时间数字转换模块，其被配置为分别对所切换至的通道的比较信号进行上升沿波形采集处理和下降沿波形采集处理，进行时间数字转换以分别进行上升沿和下降沿的时间测量；通道控制模块，被配置为基于其所接收的反馈输出信号控制切换至相应通道，并输出同步切换脉冲信号至时间数字转换模块进行时间测量。

根据本申请的一个实施例，多路延时脉冲信号的上升沿和下降沿彼此错开，上升沿之间的时间间隔和/或下降沿之间的时间间隔大于时间数字转换模块处理的最小时间间隔。

根据本申请的一个实施例，时间数字转换模块处理的最小时间间隔为10ns。

根据本申请的一个实施例，时间数字转换模块包括时间数字转换器，时间数字转换器包括：进位链，其被配置为进行脉冲信号上升沿和下降沿的时间采集，并输出采样时钟数据信号；D触发器，其被配置为接收采样时钟数据信号，并基于采样时钟数据信号输出反馈输出信号至通道控制模块；处理单元，其被配置为接收通道控制模块输出的同步切换脉冲信号并提取时间信息。

在第三个方面，本申请提供一种探测器设备，探测器设备包括：探测器和如上任一项所述的数字PET的信号采样装置，其中，探测器被配置为探测射线并输出脉冲信号至信号采样装置以进行数字处理。

在第四个方面，本申请提供一种计算机设备，计算机设备包括：存储器，被配置为用于存储计算程序；处理器，被配置为执行计算程序以执行如上任一项所述的数字PET的信号采样方法。

在第五个方面，提供一种计算机可读存储介质，计算机可读存储介质被配置为存储计算程序，计算程序被运行时执行如上任一项所述的数字PET的信号采样方法。

由以上本申请实施例提供的技术方案可见，本申请具有以下有益效果：

通过对输入到多个通道的脉冲信号进行延时处理获得多路延时脉冲信号，将多路延时脉冲信号的上升沿和下降沿错开，方便后续完整提取时间信息；基于多路延时脉冲信号可以对多个通道进行切换，从而可以用同一时间数字转换器即可实现输入FPGA芯片的多通道脉冲信号的时间信息的采集，可以在FPGA内部实现多通道间的时数转换器的复用，并且不会引起信息丢失。相对于现有MVT采样电路减少FPGA的资源使用量，节约了资源，并且能够提升时间测量精度以及系统集成度。

通过延时走线的方式将脉冲信号的上升沿彼此错开，以简洁低成本的方式将FPGA内部原本上升沿非常接近的各路信号的上升沿过阈值时间错开，方便后续处理。

多路延时脉冲信号的上升沿之间的时间间隔和/或下降沿之间的时间间隔大于时间数字转换处理的最小时间间隔，以避免由于各路信号的上升沿非常接近而可能造成信息缺失或不准确的现象，从而确保能够在多个通道脉冲信号采用同一个TDC的情况下，精确完成对上升沿和下降沿的数字信息采样处理，保证数据信息精确。

本申请实施例的可选特征和其他效果一部分在下文描述，一部分可通过阅读本文而明白。

附图说明

本申请将以示例性实施例的方式进一步说明，这些示例性实施例将通过附图进行详细描述。这些实施例并非限制性的，在这些实施例中，相同的编号表示相同的结构，其中：

图1示出了现有技术中MVT方法采用的数字处理电路图；

图2示出了根据本申请实施例的数字PET的信号采样方法的应用环境图；

图3示出了根据本申请实施例的数字PET的信号采样方法流程图；

图4示出了根据本申请实施例的数字PET的输入的脉冲信号波形图；

图5示出了根据本申请实施例的输入的多路延时脉冲信号波形图；

图6示出了根据本申请实施例的比较信号波形示意图；

图7示出了根据本申请实施例的基于四路延迟脉冲信号实现波形采集的流程图；

图8示出了根据本申请实施例的数字PET的信号采样装置的模块示意图；

图9A-图9D示出了根据本申请实施例的数字PET的信号采样装置的结构示意图；

图10示出了根据实施本申请实施例的探测器设备的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是用于解释说明本申请的一部分实施例，而不是全部的实施例，并不希望限制本申请的范围或权利要求书。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都应当属于本申请保护的范围。

需要说明的是，当元件被称为“设置在”另一个元件上，它可以直接设置在另一个元件上或者也可以存在居中的元件。当元件被称为“连接/耦合”至另一个元件，它可以是直接连接/耦合至另一个元件或者可能同时存在居中元件。本文所使用的术语“连接/耦合”可以包括电气和/或机械物理连接/耦合。本文所使用的术语“包括/包含”指特征、步骤或元件的存在，但并不排除一个或更多个其它特征、步骤或元件的存在或添加。本文所使用的术语“和/或”包括一个或多个相关所列项目的任意的和所有的组合。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体实施例的目的，而并不是旨在限制本申请。

另外，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的和区别类似的生物，两者之间并不存在先后顺序，也不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

下面将参照附图，对本申请的具体实施例进行详细说明。

图2为一个实施例中的数字PET的信号采样方法的应用环境图。参照图2，该方法可以应用于数字PET设备。数字PET设备包括通过网络连接的终端100和探测器200。该方法可以在终端100或探测器200中执行，例如，终端100可直接从探测器200获取脉冲信号，并在终端侧执行上述方法；或者，探测器200可以直接在探测时执行上述方法以获取数字信号，然后将数字信号发送至终端100进行数据处理。终端100具体可以是台式终端(例如，台式电脑)或移动终端(例如，笔记本电脑)。探测器200可以用独立的探测器或者是集成采样芯片于一体的探测器来实现。

图3示出了根据本申请实施例的数字PET的信号采样方法。该信号采样方法可包括下述步骤S1、S2、S3和S4。

步骤S1：将采集得到的单个通道的脉冲信号进行延时处理，获取多路延时脉冲信号。

在本申请实施例中，单个通道的脉冲信号为探测器输出的闪烁脉冲信号，多个通道为FPGA芯片的多个LVDS所在的通道。

在本申请一实施例中，探测器包括闪烁晶体和光电转换器件。

光电转换器件可以为光电倍增管(简称PMT)、硅光电倍增器(SiliconPhotomultiplier，简称SiPM)、多像素光子计数器或者盖革模式雪崩二极管，但不限于此。

闪烁晶体常与光电转换器件组成探测器对伽马射线进行探测。闪烁晶体吸收伽马射线能量，并产生与该能量对应的一定数量的可见光光子，光电转换器件用于接受该批次光子并转换成脉冲信号，脉冲信号进一步通过采样并经由与之匹配的电子学读出系统/电路输出。脉冲信号优选地为电脉冲信号的形式，包括但不限于电压脉冲信号、电流脉冲信号等。

在本申请的一个可选的实施例中，探测器采用硅光电倍增器即SiPM作为光电转换器件，该探测器产生的脉冲信号采用四通道电压阈值采样，具体地，探测器输出的单个通道的脉冲信号输入四个与FPGA芯片的四个LVDS所在的通道，从而分为四路脉冲信号。具体输入脉冲信号波形如图4所示，该脉冲信号波形由快速上升的上升沿和慢速下降的下降沿构成。上升沿的上升速度由闪烁晶体和光电转换器件共同决定；下降沿的衰减速度，由闪烁晶体的特性决定。该输入脉冲信号波形的上升沿通常小于10ns，下降沿通常大于100ns，脉冲幅度从几百毫伏到几伏不等，脉冲信号波形同时输入到FPGA芯片的LVDS管脚的4个p端，通过FPGA芯片控制数字-模拟转换器DAC产生参考电压阈值输入到LVDS管脚的4个n端，具体地，通过DAC1-4分别输入第一阈值、第二阈值、第三阈值、第四阈值，以方便进行阈值比较过程。

获得多路脉冲信号后，对输入多个通道的脉冲信号进行延时处理，以将脉冲信号延迟一段时间获得延迟后的多路延时脉冲信号，进行延迟处理的具体延迟时间可以根据实际需求来预先设定或者根据所接收的指令来实时控制。

在本申请一实施例中，将探测器产生的单个通道的脉冲信号分为多路进入多个通道后，脉冲信号先经过延时处理可以在FPGA外部独立的进行，也可以在FPGA内部进行。

在本申请一实施例中，对输入到多个通道的脉冲信号进行延时处理，可以通过延时走线的方式将脉冲信号的上升沿彼此错开，以获取延时脉冲信号。

输入到FPGA的四个通道的延时脉冲信号波形也如图4所示，脉冲信号的上升沿非常陡峭，经过延时处理后多个通道脉冲信号的上升沿和下降沿错开，方便采集完整数据信息，也使得后续提取脉冲信号的时间信息的操作能够顺利进行，方便后续处理。在本申请的一示例中，对输入FPGA芯片的各LVDS所在通道中的脉冲信号均进行延时走线处理，脉冲信号在较长的延时线路中的传输时长大于在较短的延时线路中的传输时长，具体地，各通道的脉冲信号的延时时间可以通过设定相应的延时走线的线路长度预设，从而使得多个通道的上升沿和下降沿错开预定时间，以获取多路延时脉冲信号。关于延时走线的具体实现形式可以参照现有技术，在此不做赘述。本申请进行延时处理的方式不限于延时走线，也可以为其它的延迟元件或电路结构。

多个通道的脉冲信号遵循一定的延时输出原则，即多路延时脉冲信号之间的上升沿和/或下降沿之间的时间间隔大于后续进行时间数字转换处理测量时间的最小时间间隔。鉴于对脉冲信号进行时间数字转换处理测量时间的过程需要的时间为至少10ns，因此该时间差通常大于10ns即能满足要求。优选地，使得多个通道脉冲信号的上升沿和下降沿的时间间隔大于10ns。

在一实施例中，该时间间隔为固定的。例如，在采用四通道电压阈值采样方式进行采样时，将延时走线的线路延时的基准延时单元可以精确设定为11ns，则在探测器产生的脉冲波形一分为四输入FPGA，通过延时走线线路的设定，使得第二通道比第一通道延时11ns输出，第三通道比第二通道延时11ns输出，第四通道比第三通道延时11ns输出，从而获得四路延时脉冲信号。

在另一实施例中，该时间间隔是不固定的。例如，在采用四通道电压阈值采样方式进行采样时，在探测器产生的脉冲波形一分为四输入FPGA，通过延时走线线路的设定，使得第二通道比第一通道延时11ns输出，第三通道比第二通道延时12ns输出，第四通道比第三通道延时13ns输出，从而获得四路延时脉冲信号。

步骤S2：分别在多路通道中将多路延时脉冲信号与设定阈值进行比较，获取比较信号。

在本申请实施例中，多路延时脉冲信号分别输入对应的LVDS通道中与预设的阈值进行比较。在一实施例中，当输入LVDS的p端的延时脉冲信号的电压高于n端的电压阈值时，输出对应的高电平信号，为上升沿，此时延迟脉冲信号输出的为表示高电平信号的数字信号1，当输入LVDS的P端的脉冲信号的电压低于N端的电压阈值时，输出对应的低电平信号，为下降沿，此时延迟脉冲信号输出的为表示低电平信号的数字信号0。

以采用四通道电压阈值采样方式进行采样为例，4路延时脉冲信号分别在4个通道中与预设阈值波形如图5所示。对于图4中的第一阈值到第四阈值，由于脉冲上升沿的时间极短，通常在进行上升沿采样时四个上升沿的阈值会同时越过预设阈值，因此很难判断越过每个阈值时的准确时间。因此，经过步骤S1的延时处理后，每个通道中的延时脉冲信号会相互错开，在每个通道中越过对应预设阈值的时间也会随之错开，即图5中所示，第一个通道对应第一阈值，当延时脉冲信号在上升沿越过第一阈值时，LVDS输出高电平信号，第一上升沿的位置即为延时脉冲信号在上升沿越过第一阈值的时刻，当延时闪烁脉冲信号在下降沿越过第一阈值时，LVDS输出对应的低电平信号，第一下降沿的位置即为延时脉冲信号在下降沿越过第一阈值的时刻；第二个通道对应第二阈值，当延时脉冲信号在上升沿越过第二阈值时，LVDS输出高电平信号，第二上升沿的位置即为延时脉冲信号在上升沿越过第二阈值的时刻，当延时闪烁脉冲信号在下降沿越过第二阈值时，LVDS输出对应的低电平信号，第二下降沿的位置即为延时脉冲信号在下降沿越过第二阈值的时刻；第三个通道对应第三阈值，当延时脉冲信号在上升沿越过第三阈值时，LVDS输出高电平信号，第三上升沿的位置即为延时脉冲信号在上升沿越过第三阈值的时刻，当延时闪烁脉冲信号在下降沿越过第三阈值时，LVDS输出对应的低电平信号，第三下降沿的位置即为延时脉冲信号在下降沿越过第三阈值的时刻；第四个通道对应第四阈值，当延时脉冲信号在上升沿越过第四阈值时，LVDS输出高电平信号，第四上升沿的位置即为延时脉冲信号在上升沿越过第四阈值的时刻，当延时闪烁脉冲信号在下降沿越过第四阈值时，LVDS输出对应的低电平信号，第四下降沿的位置即为延时脉冲信号在下降沿越过第四阈值的时刻。经过比较后，各个通道对应的比较信号的上升沿或者下降沿的时刻彼此错开，方便后续进行时间采样。

步骤S3：基于多路比较信号对多个通道进行切换，依次对切换后的比较信号进行时间数字转换处理以提取时间信息。

获取多路比较信号后，可以利用多路比较信号对多个通道进行切换实现波形采集，依次对切换后的比较信号进行时间数字转换处理以提取时间信息。

在图3的实施例中，步骤S3可具体包括：按照预设算法或者预设顺序依次切换多路比较信号，然后依次对当前通路的比较信号进行时间信息提取。

该预设算法可以是“与”、“或”逻辑运算或者依据阈值数量的多少依次切换等方式，其目的是使得后续的时间数字转换处理过程中能够识别出不同的上升沿或者下降沿所对应的阈值。

在图3的实施例中，步骤S3可具体包括：对多路比较信号依次进行波形采集处理，获取反馈输出信号，基于反馈输出信号切换至相对应的通道；基于通道切换完成波形采集，获取相应的时间信息。

在本申请实施例中，在获取多路比较信号后，对多路比较信号依次进行上升沿波形采集处理和下降沿波形采集处理，获取反馈输出信号。具体地，在获取多路比较信号后，根据多路比较信号的上升沿到来的先后顺序依次进行上升沿波形采集处理，根据各路比较信号的下降沿到来的先后顺序依次进行下降沿波形采集处理。

获取反馈输出信号后，基于反馈输出信号控制切换至相对应的通道，实现通道的选通；基于通道切换，依次对多个通道的比较信号进行上升沿波形采集和下降沿波形采集，完成波形采集。控制通道切换的控制系统的具体实现形式可以采用现有技术中任何相适应的控制器和选择器，在此不做赘述。

在一实施例中，对多路比较信号依次进行波形采集处理的步骤还包括：对多路比较信号进行时间数字转换预处理获取反馈输出信号。具体地，对所切换至的通道输出的比较信号进行时间数字转换预处理，以获得反馈输出信号。即对比较信号进行时间数字转换处理，具体地，只进行前几级信号处理，并输出相应信号。优选地，时间数字转换预处理仅对多路比较信号进行第一级处理，以第一级输出信号作为反馈输出信号。在一优选实施例中，时间数字转换处理采用FPGA芯片的时间数字转换器TDC实现。TDC利用进位链实现脉冲上升沿或下降沿的时间采集，通常每一级进位链会有一个抽头给到D触发器(DFF)，完成时钟采样，获得采样时钟到达时刻进位链上的数据是0还是1。优选地，利用TDC的第一级的D触发器(DFF)的输出作为反馈输出信号，即采用TDC的第一级DFF输出的数字信号是0还是1为反馈输出信号，该反馈输出信号作为控制通道切换的判据。利用TDC的第一级的D触发器(DFF)的输出作为反馈输出信号，可以避免在输入信号链路上增加额外的抽头，提高了最终的时间测量精度。TDC的具体实现形式可以参考现有技术，在此不做赘述。

在另一实施例中，对多路比较信号依次进行波形采集处理，获取反馈输出信号的步骤还包括：基于多路比较信号获取反馈输出信号。具体地，以所切换至的通道输出的比较信号为反馈输出信号。具体地，将所切换至的通道输出的比较信号作为反馈输出信号直接传输至控制切换通道的控制系统，通过控制系统直接识别所切换至的通道输出的比较信号为数字0还是数字1，以控制后续切换通道操作。

在申请的一实施例中，采用四通道电压阈值采样，四个通道进行延时处理对应获取四路延迟脉冲信号，四个通道具体为通道1、通道2、通道3和通道4，基于四路比较信号，获取反馈输出信号作为对四个通道进行切换的判据，基于获取的反馈输出信号对四个通道进行切换，以实现波形采集，获取相应的完整的脉冲越过每个阈值的时间。如图7所示，基于四路比较信号实现波形采集的具体步骤包括：

S310：对四路延迟脉冲信号依次进行上升沿波形采集。

S3101：通道1选通，获取反馈输出信号，判断反馈输出信号是否为1，否，通道1继续选通，是，执行步骤S3102；

S3102：通道2选通，获取反馈输出信号，判断反馈输出信号是否为1，否，通道2继续选通，是，执行步骤S3103；

S3103：通道3选通，获取反馈输出信号，判断反馈输出信号是否为1，否，通道3继续选通，是，执行步骤S3104；

S3104：通道4选通，获取反馈输出信号，判断反馈输出信号是否为1，否，通道4继续选通，是，上升沿波形采集完成，执行下降沿波形采集步骤，即执行步骤S320。

S320：对四路延迟脉冲信号依次进行下降沿波形采集。

S3201：通道4选通，获取反馈输出信号，判断反馈输出信号是否为0，否，通道4继续选通，是，执行步骤S3202；

S3202：通道3选通，获取反馈输出信号，判断反馈输出信号是否为0，否，通道3继续选通，是，执行步骤S3203；

S3203：通道2选通，获取反馈输出信号，判断反馈输出信号是否为0，否，通道2继续选通，是，执行步骤S3204；

S3204：通道1选通，获取反馈输出信号，判断反馈输出信号是否为0，否，通道1继续选通，是，结束，获取完整同步切换脉冲信号，等待下次开始。

在步骤S3204结束，即四个通道的各路比较信号依次完成波形采集处理后，分别进行比较信号上升沿和下降沿的时间测量，获取相应的完整的脉冲越过每个阈值的时间。

进行时间数字转换处理的具体形式可以参照现有技术，在此不做赘述。

通过以上描述可以看出，本申请实施例通过对多个通道的脉冲信号进行延时处理，获得各脉冲信号的上升沿彼此错开的延时脉冲信号，避免了后续对脉冲信号进行时间数字转换处理时，不能准确获得脉冲信号到达相应电压阈值的时间，造成信息缺失或不准确的问题；基于该延时处理获得的延时脉冲信号，可以采用FPGA的同一个逻辑单元控制对多个通道进行切换，基于通过切换通道，可以采用FPGA的同一个时间数字转换器(TDC)进行时间数字转换处理，提取脉冲信号的上升沿和下降沿的时间信息，从而使得采用一个时间数字转换部件即可完成多通道脉冲信号的数字处理。相比于现有技术对各个通道均配置时间数字转换器TDC测量脉冲信号时间信息的方式，减少了FPGA的资源使用量，提升时间测量精度以及系统集成度。

图8示出了本申请实施例的一种数字PET的信号采样装置，该多通道信号数字处理装置设置于FPGA芯片，用于对探测器输出的单通道脉冲信号进行处理。如图8所示，数字PET的信号采样装置包括：延时模块，被配置为对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号；路由切换模块，被配置为基于多路延时脉冲信号对多个通道进行切换，获取比较信号；并对比较信号进行时间数字转换处理以提取时间信息。其中，多个通道为FPGA的各LVDS所对应的多个通道，LVDS同时作为比较器。探测器输出的单通道脉冲信号分为多路延时脉冲信号进入FPGA芯片的多个通道，进行切换通道采集波形以及测量脉冲信号时间信息的处理。

本申请实施例通过对多个通道的脉冲信号进行延时处理，获得各脉冲信号的上升沿彼此错开的延时脉冲信号，避免了后续对脉冲信号进行时间数字转换处理时，不能准确获得脉冲信号到达相应电压阈值的时间，造成信息缺失或不准确的问题；基于该延时处理获得的延时脉冲信号，可以采用FPGA的同一个逻辑单元控制对多个通道进行切换，基于通过切换通道，可以采用FPGA的同一个时间数字转换器(TDC)进行时间数字转换处理，提取脉冲信号的上升沿和下降沿的时间信息，从而使得采用一个时间数字转换部件即可完成多通道脉冲信号的数字处理。相比于现有技术对各个通道均配置时间数字转换器TDC测量脉冲信号时间信息的方式，减少了FPGA的资源使用量，提升时间测量精度以及系统集成度。

在一实施例中，多个通道均设置有延时模块。具体地，FPGA芯片的各LVDS所在的通道均设置延时模块。

延时模块包括若干个延时单元。优选地，延时单元采用延时线结构，具体地，延时单元包括若干延时线结构。在一示例中，在FPGA的各通道设置与LVDS相连接的若干延时线结构，通过延时线结构的方式将其多个通道脉冲信号的上升沿和下降沿错开，方便采集完整数据信息，也使得后续提取脉冲信号的时间信息的操作能够顺利进行。脉冲信号在较长的延时线路中的传输时长大于在较短的延时线路中的传输时长，各通道的脉冲信号的延时时间可以通过设定相应的延时走线的线路长度预设，例如，可以在每个通道设置一个延时线结构，但是各延时线结构的延时时间根据需要设定；也可以在每个通道设定不同数量的延时线结构单元，每个延时线结构单元的延时走线的长度固定，即其延长的时间是固定的，根据具体需要调整每个通道设置的延时线结构单元的数量；也可以采用延时线结构与若干个延时线结构单元并用的方式。通过上述延时线结构，使得多个通道的脉冲信号的上升沿错开预定时间，以获取多路延时脉冲信号。关于延时线结构的具体实现形式可以参照现有技术，在此不做赘述。

多个通道的脉冲信号遵循一定的延时输出原则，具体地，多路延时脉冲信号的上升沿和下降沿之间的时间间隔大于后续路由切换模块进行时间数字转换处理测量时间的最小时间间隔。鉴于路由切换模块对脉冲信号进行时间数字转换处理测量时间的过程需要的时间为至少10ns，因此该时间差通常大于10ns即能满足要求。优选地，使得多个通道经延时单元延时后输出的延时脉冲信号的上升沿和下降沿的间隔时间大于10ns。例如，在采用四通道电压阈值采样方式进行采样时，将延时走线的线路延时基准单元可以精确设定为11ns，则在探测器产生的脉冲波形一分为四输入FPGA芯片的后，通过延时走线线路的设定，使得第二通道比第一通道延时11ns输出，第三通道比第二通道延时11ns输出，第四通道比第三通道延时11ns输出，从而获得四路延时脉冲信号。

在一实施例中，多个通道输出的延时脉冲信号按照时序依次间隔相同的时间，例如，可以将第二通道与第一通道输出的延时脉冲信号之间的上升沿或下降沿错开13ns,第三通道与第二通道输出的延时脉冲信号之间的上升沿或下降沿错开13ns，依此类推。具体地，可以将第一通道的延时单元设置为包括一个延时13ns的延时线结构，第二通道的延时单元设置为包括一个延时26ns的延时线结构，第二通道的延时单元设置为包括一个延时39ns的延时线结构，依此类推，确保后一通道的延时线结构比前一通道的延时线结构延时时间长13ns即可。可选的，还可以将第一通道的延时单元设置为包括一个延时13ns的延时线结构单元，第二通道的延时单元设置为包括两个个延时13ns的延时线结构单元，第三通道的延时单元设置为包括三个延时13ns的延时线结构单元，以此类推。该相同的时间间隔不限于13ns，大于10ns即可。

在另一可选的实施例中，多个通道输出的延时脉冲信号按照时序依次间隔不同的时间，以四个通道为例，比如，可以将第二通道与第一通道之间的上升沿和下降沿错开14ns,第三通道与第二通道之间的上升沿和下降沿错开15ns,第四通道与第三通道之间的上升沿和下降沿错开16ns。间隔的时间大于10ns即可。具体延时单元的设计，也可以为采用单个延时线结构，如第一通道的延时线结构延时14ns，第二通道的延伸线结构延时28ns,第三通道的延伸线结构延时43ns，第四通道的延时线结构延时59ns。可选地，也可以采用若干延时线机构单元的组合。

本申请的延时单元不限于延时线结构。在一些实施例也可以为其它的延迟元件或电路结构。

在一示例中，FPGA芯片的多个通道设置有LDVS比较器，每一个延时模块的输入端连接一路信号，延时模块的输出端连接LVDS比较器的输入端。输入多个通道的脉冲信号经过延时处理后输入LVDS比较器进行电压阈值，输出比较信号。如图9B或9C所示的示例中，以四个通道为例，FPGA芯片设有四个通道，分别为通道1、通道2、通道3、通道4，通道1-通道4分别设置延时模块1-延时模块4以及比较器1-比较器4，延时模块具体采用延时线1-延时线4，输入通道1-输入通道4的脉冲信号经过延时模块后分别输入比较器1-比较器4进行电压阈值比较，输出比较信号。

具体地，参见方法实施例，当输入LVDS的p端的脉冲信号电压高于n端的电压阈值时，比较信号输出的为表示高电平信号的数字信号1，当输入LVDS的p端的脉冲信号的电压低于n端的电压阈值时，比较信号输出的为表示低电平信号的数字信号0。

在一实施例中，路由切换模块包括通道选择模块、时间数字转换模块和通道控制模块。

通道选择模块，其被配置为接收其所切换选择的通道的比较信号，并将比较信号传输至时间数字转换模块；比较信号的上升沿之间的时间间隔和下降沿之间的时间间隔大于时间数字转换模块处理的最小时间间隔。通道选择模块包括通道选择器，通道选择器包括但不限于多路选择器(MUX)，也可以按照任何适当的方式实现，在此不做赘述。在本申请一实施例中，在如图9B、图9C或图9D所示实施例中，以通道选择器切换至的通道输出的比较信号为反馈输出信号。具体地，将所切换至的通道输出的比较信号作为反馈输出信号直接传输至通道控制模块，通过控制模块直接识别所切换至的通道输出的比较信号为数字0还是数字1，以控制通道选择器的切换通道操作。

时间数字转换模块，其被配置为分别对所切换至的通道的比较信号进行上升沿波形采集处理和下降沿波形采集处理，输出反馈输出信号至通道控制模块，对比较信号进行时间数字转换处理，以分别进行上升沿和下降沿的时间测量；时间数字转换模块处理的最小时间间隔为10ns，以确保可以提取精确的时间信息。在另一实施例中，如图9D所示实施例中，反馈输出信号为时间数字转换模块的第一级触发器的输出信号，以避免信号链路过长，影响时间测量精度。

通道控制模块，被配置为基于其所接收的反馈输出信号控制切换选择相应通道，并输出同步切换脉冲信号至时间数字转换模块进行时间测量。通道控制模块包括通道控制器，通道控制器可以按照任何适当的方式实现，在此不做赘述。

在一实施例中，时间数字转换模块包括时间数字转换器，即为设于FPGA芯片的数字转换器(TDC)。在图9A-图9D所示实施例中，时间数字转换器(TDC)仅设置一个。时间数字转换器(TDC)包括：进位链、D触发器(DFF)和处理单元。

进位链，其被配置为进行脉冲信号上升沿和下降沿的时间采集，并输出采样时钟数据信号；具体地，每一级进位链会有一个抽头给到D触发器(DFF)，完成时钟采样，获得采样时钟到达时刻进位链上的数据是0还是1。进位链可以按照任何适当的方式实现，在此不做赘述。

D触发器(DFF)，其被配置为接收采样时钟数据信号，并基于采样时钟数据信号输出反馈输出信号至通道控制模块；优选地，采用TDC第一级的触发器的输出作为反馈输出信号，接入通道控制器上，获得输出的数字0、1信号，作为通道切换的判据，以避免在输入信号链路上增加额外的抽头，影响最终的时间测量精度。D触发器可以按照任何适当的方式实现，在此不做赘述。

处理单元，其被配置为接收通道控制模块输出的同步切换脉冲信号并提取时间信息。处理单元可以按照任何适当的方式实现，在此不做赘述。

本申请的数字PET的信号采样装置的工作原理示例如下：

在如图9A实施例中，本申请的数字PET的信号采样装置可以采用的工作方式如下：探测器输出的单通道脉冲信号分为四路脉冲信号，同时输入到四个延时输入单元1-4，通过通道选择器按照预定的逻辑实现每路脉冲信号与不同阈值的比较，然后发送至时间数字转换单元完成时间信息的采集。

在如图9B实施例中，本申请的数字PET的信号采样装置的可以采用的工作方式如下：

首先，探测器输出的单通道脉冲信号分为四路脉冲信号，同时输入到四个FPGA芯片的比较器1-4(输入至LVDS管脚p端)，通过DAC产生比较阈值输入到比较器1-4(输入至LVDS管脚n端)，从而完成阈值比较过程。

然后，对通道1-4依次进行上升沿波形采集：

通道1中比较器1输出的脉冲信号经过延时单元的延时线结构1延时预设时间，比如为12ns，输出第一延时脉冲信号波形，该第一延时脉冲信号波形进入信号路由控制模块进行上升沿波形采集处理，首先传输至TDC进行脉冲上升沿的波形采集，以TDC的第一级D触发器输出的数字信号0、1作为反馈输出信号，作为通道切换的判据，该反馈输出信号传输至通道控制器，通道控制器根据该信号产生控制切换至相应的通道的控制信号传输至通道选择器选择相应通道继续进行上升沿波形采集，具体地，TDC输出数字信号0，则控制器继续对通道1进行上升沿采集的信号，此时通道选择器继续对通道1选通；TDC输出数字信号1，则通道1的上升沿波形采集结束；通道控制器产生切换至通道2的控制信号，基于此控制信号通道选择器选择切换至通道2继续对脉冲信号进行上升沿波形采集；

通道2中比较器2输出的脉冲信号经过延时单元的延时线结构2延时预设时间，比如为24ns,输出第二延时脉冲信号波形，该第二延时脉冲信号波形进入信号路由控制模块进行上升沿波形采集处理，当TDC输出数字信号1，则通道2的上升沿波形采集结束；通道控制器产生切换至通道3的控制信号，基于此控制信号通道选择器选择切换至通道3继续对脉冲信号进行上升沿波形采集；

通道3中比较器3输出的脉冲信号经过延时单元的延时线结构3延时预设时间，比如为36ns,输出第三延时脉冲信号波形，该第三延时脉冲信号波形进入信号路由控制模块进行上升沿波形采集处理；当TDC输出数字信号1，则通道3的上升沿波形采集结束；控制器产生切换至通道4的控制信号，基于此控制信号通道选择器选择切换至通道4继续对脉冲信号进行上升沿波形采集；

通道4中比较器4输出的脉冲信号经过延时单元的延时线结构4延时预设时间，比如为48ns,输出第四延时脉冲信号波形，该第四延时脉冲信号波形进入信号路由控制模块进行上升沿波形采集处理；当TDC输出数字信号1，通道4的上升沿波形采集结束；

至此，通道1-4的上升沿波形采集结束；

接下来，对通道4-1依次进行下降沿波形采集：

通道4上升沿波形采集结束后，通道4继续选通，对通道4的第四延时脉冲信号波形进入信号路由控制模块进行下降沿波形采集处理，首先传输至TDC进行脉冲下降沿的波形采集，以TDC的第一级D触发器输出的数字信号0、1作为反馈输出信号，作为通道切换的判据，该反馈输出信号传输至通道控制器，通道控制器根据该信号产生控制切换至相应的通道的控制信号传输至通道选择器选择相应通道继续进行下降沿波形采集，具体地，TDC输出数字信1，则控制器产生控制继续对通4进行下降沿采集的信号，此时通道选择器继续对通道4选通；TDC输出数字信号0，则通道4的下降沿波形采集结束；通道控制器产生切换至通道3的控制信号，基于此控制信号通道选择器选择切换至通道3继续对脉冲信号进行下降沿波形采集；

通道3中的第三延时脉冲信号波形进入信号路由控制模块进行下降沿波形采集处理，当TDC输出数字信号0，则通道3的下降沿波形采集结束；控制器产生切换至通道2的控制信号，基于此控制信号通道选择器选择切换至通道2继续对脉冲信号进行下降沿波形采集；

通道2中第二延时脉冲信号波形进入信号路由控制模块进行下降沿波形采集处理；当TDC输出数字信号0，则通道2的下降沿波形采集结束；控制器产生切换至通道1的控制信号，基于此控制信号通道选择器选择切换至通道1继续对脉冲信号进行下降沿波形采集；

通道1中第一延时脉冲信号波形进入信号路由控制模块进行下降沿波形采集处理；当TDC输出数字信号0，则通道1的下降沿波形采集结束。

至此，本次波形采集结束，获取完整的同步切换脉冲波形，等待下次开始。

最后，通道控制器将通过控制通道切换获取的同步切换脉冲波形，传输至TDC进行提取时间信息，以获得多路脉冲信号的时间信息。

在如图9C实施例中，本申请的数字PET的信号采样装置的可以采用的工作方式，与在如图9B实施例中工作方式的区别在于：延时模块可以设置在FPGA外部，可以将所切换至的通道输出的延时脉冲信号作为反馈输出信号直接传输至通道控制器，通过控制器直接识别所切换至的通道输出的延时脉冲信号为数字0还是数字1，以控制通道选择器切换至相应通道。

在如图9D实施例中，本申请的数字PET的信号采样装置的可以采用的工作方式，与在如图9B实施例中工作方式的区别在于：延时模块、比较器、时间转换模块、通道切换模块均可以设置在FPGA外部，可以将所切换至的通道输出的延时脉冲信号作为反馈输出信号直接传输至通道控制器，通过控制器直接识别所切换至的通道输出的延时脉冲信号为数字0还是数字1，以控制通道选择器切换至相应通道。

本申请实施例通过对多个通道的脉冲信号进行延时处理，获得各脉冲信号的上升沿彼此错开的延时脉冲信号，避免了后续对脉冲信号进行时间数字转换处理时，不能准确获得脉冲信号到达相应电压阈值的时间，造成信息缺失或不准确的问题；基于该延时处理获得的延时脉冲信号，可以采用FPGA的同一个逻辑单元控制对多个通道进行切换，基于通过切换通道，可以采用FPGA的同一个时间数字转换器(TDC)进行时间数字转换处理，提取脉冲信号的上升沿和下降沿的时间信息，从而使得采用一个时间数字转换部件即可完成多通道脉冲信号的数字处理。相比于现有技术对各个通道均配置时间数字转换器TDC测量脉冲信号时间信息的方式，减少了FPGA的资源使用量，提升时间测量精度以及系统集成度。

图10示出本申请一实施例提供的一种探测器设备，探测器设备包括：探测器和上述实施例中任一的数字PET的信号采样装置，其中，探测器被配置为探测射线并输出脉冲信号至数字PET的信号采样装置进行数字处理。探测器参考所述方法实施例中的探测器。

本申请一实施例提供一种计算机设备，该计算机设备可以采用图2中的终端或服务器，但不限于此。计算机设备包括：存储器，被配置为用于存储计算程序；处理器，被配置为执行所述计算程序以执行所述实施例至任一所述的数字PET的信号采样方法。

在本申请实施例中所述的装置、电路、设备可以结合本申请实施例中所述的方法特征，反之亦然。

尽管未示出，在一些实施例中还提供一种计算机可读存储介质，存储有计算机程序，计算机程序配置成被运行时执行任一本申请实施例的方法。该计算机程序包含组成根据本申请实施例的装置的各个程序模块/单元，各个程序模块/单元构成的计算机程序被执行时能够实现与上述实施例中描述的方法中的各个步骤所对应的功能。该计算机程序还可在如本申请实施例所述的计算机设备上运行。

在本申请的实施例的存储介质包括非易失性和/或易失性的可以由任何方法或技术来实现信息存储的物品。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

本领域技术人员应明白，本说明书的实施例可以以方法、系统或计算机程序产品等多种形式实施。因此，本领域技术人员可想到，上述实施例阐明的功能模块/单元或控制器以及相关方法步骤的实现，可以用软件、硬件和软/硬件结合的方式实现。

除非明确指出，根据本申请实施例记载的方法、程序的动作或步骤并不必须按照特定的顺序来执行并且仍然可以实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

在本文中，针对多个实施例进行了描述，但为简明起见，各实施例的描述并不是详尽的，各个实施例之间相同或相似的特征或部分可能会被省略。在本文中，“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”意指适用于根据本申请的至少一个实施例或示例中，而非所有实施例。上述术语并不必然意味着指代相同的实施例或示例。在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

已参考上述实施例具体示出并描述了本申请的示例性系统及方法，其仅为实施本系统及方法的最佳模式的示例。本领域的技术人员可以理解的是可以在实施本系统及/或方法时对这里描述的系统及方法的实施例做各种改变而不脱离界定在所附权利要求中的本发明的精神及范围。

Claims (24)

1.一种数字PET的信号采样方法，其特征在于，包括：

对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号；

基于所述多路延时脉冲信号对所述多个通道进行切换，获取比较信号；

对所述比较信号进行时间数字转换处理以提取时间信息。

2.根据权利要求1所述的信号采样方法，其特征在于，在对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号前，还包括以下步骤：

将采集得到的单个通道的脉冲信号同时输入到对应的多个通道形成多路脉冲信号。

3.根据权利要求1所述的信号采样方法，其特征在于，对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号的步骤包括：

对同时输入多个通道的脉冲信号，通过延时走线的方式将所述脉冲信号的上升沿彼此错开，以获取多路延时脉冲信号。

4.根据权利要求3所述的信号采样方法，其特征在于，所述多路延时脉冲信号的上升沿之间的时间间隔和/或下降沿之间错开的时间间隔大于时间数字转换处理的最小时间间隔。

5.根据权利要求4所述的信号采样方法，其特征在于，所述时间数字转换处理的最小时间间隔为10ns。

6.根据权利要求1所述的信号采样方法，其特征在于，基于所述多路延时脉冲信号对所述多个通道进行切换，获取比较信号的步骤包括：

对所述多路延迟脉冲信号依次进行波形采集处理，基于预设顺序切换通道并与预设阈值进行比较，获取相应的比较信号。

7.根据权利要求6所述的信号采样方法，其特征在于，对所述多路延迟脉冲信号依次进行波形采集处理，获取比较信号的步骤包括：基于多路延时脉冲信号获取反馈输出信号。

8.根据权利要求7所述的信号采样方法，其特征在于，对所述多路延迟脉冲信号依次进行波形采集处理，获取比较信号的步骤还包括：

对所述多路延迟脉冲信号依次进行上升沿波形采集处理和下降沿波形采集处理，获取反馈输出信号。

9.根据权利要求8所述的信号采样方法，其特征在于，对所述多路延迟脉冲信号依次进行上升沿波形采集处理和下降沿波形采集处理的步骤包括：

根据多路延时脉冲信号的各路延迟脉冲信号的上升沿到来的先后顺序依次进行上升沿波形采集处理，根据各路延迟脉冲信号的下降沿到来的先后顺序依次进行下降沿波形采集处理。

10.根据权利要求1所述的信号采样方法，其特征在于，所述时间数字转换处理采用单通道的时间数字转换器实现。

11.一种数字PET的信号采样装置，其特征在于，包括：

延时模块，被配置为对输入到多个通道的脉冲信号进行延时处理，获取多路延时脉冲信号；

路由切换模块，被配置为基于所述多路延时脉冲信号对所述多个通道进行切换，获取比较信号；并对所述比较信号进行时间数字转换处理以提取时间信息。

12.根据权利要求11所述的信号采样装置，其特征在于，

所述多个通道设置有比较器，所述延时模块的输入端连接脉冲信号的输入端。

13.根据权利要求11所述的信号采样装置，其特征在于，

所述多个通道设置有比较器，所述延时模块的输出端连接比较器的输入端。

14.根据权利要求11-13中任一项所述的信号采样装置，其特征在于，

所述延时模块包括延时线结构。

15.根据权利要求11-13任一项所述的信号采样装置，其特征在于，

所述延时模块包括若干延时线结构单元，所述延时线结构单元位于所述比较器所在模块之外。

16.根据权利要求11所述的信号采样装置，其特征在于，

所述路由切换模块包括通道选择模块和时间数字转换模块，其中，

通道选择模块，其被配置为接收其所切换选择的通道的延时脉冲信号，并将所述延时脉冲信号转换为比较信号传输至时间数字转换模块；

时间数字转换模块，其被配置为分别对所切换至的通道的比较信号进行上升沿波形采集处理和下降沿波形采集处理，进行时间数字转换以分别获取上升沿和下降沿对应的时间。

17.根据权利要求11所述的信号采样装置，其特征在于，

所述路由切换模块包括通道选择模块、时间数字转换模块和通道控制模块，其中，

通道选择模块，其被配置为接收其所切换选择的通道的延时脉冲信号，并将所述延时脉冲信号转换为比较信号传输至时间数字转换模块；

时间数字转换模块，其被配置为分别对所切换至的通道的比较信号进行上升沿波形采集处理和下降沿波形采集处理，输出反馈输出信号至通道控制模块，并接收通道控制模块输出的同步切换脉冲信号，对所述同步切换脉冲信号进行时间数字转换处理，以分别进行上升沿和下降沿的时间测量；

通道控制模块，被配置为基于其所接收的所述反馈输出信号控制切换至相应通道，并输出同步切换脉冲信号至时间数字转换模块进行时间测量。

18.根据权利要求11所述的信号采样装置，其特征在于，

所述路由切换模块包括通道选择模块、时间数字转换模块和通道控制模块，其中，

通道选择模块，其被配置为接收其所切换选择的通道的延时脉冲信号，并将所述延时脉冲信号转换为比较信号传输至时间数字转换模块，同时将所述比较信号作为反馈输出信号传输至通道控制模块；

时间数字转换模块，其被配置为分别对所切换至的通道的比较信号进行上升沿波形采集处理和下降沿波形采集处理，进行时间数字转换以分别进行上升沿和下降沿的时间测量；

通道控制模块，被配置为基于其所接收的所述反馈输出信号控制切换至相应通道，并输出同步切换脉冲信号至时间数字转换模块进行时间测量。

19.根据权利要求11所述的信号采样装置，其特征在于，所述多路延时脉冲信号的上升沿和下降沿彼此错开，所述上升沿之间的时间间隔和/或所述下降沿之间的时间间隔大于时间数字转换模块处理的最小时间间隔。

20.根据权利要求19所述的信号采样装置，其特征在于，所述时间数字转换模块处理的最小时间间隔为10ns。

21.根据权利要求19所述的信号采样装置，其特征在于，

所述时间数字转换模块包括时间数字转换器，所述时间数字转换器包括：

进位链，其被配置为进行脉冲信号上升沿和下降沿的时间采集，并输出采样时钟数据信号；

D触发器，其被配置为接收所述采样时钟数据信号，并基于所述采样时钟数据信号输出反馈输出信号至所述通道控制模块；

处理单元，其被配置为接收所述通道控制模块输出的同步切换脉冲信号并提取时间信息。

22.一种探测器设备，其特征在于，所述探测器设备包括：

探测器和如权利要求11-21中任一项所述的数字PET的信号采样装置，其中，探测器被配置为探测射线并输出脉冲信号至所述信号采样装置以进行数字处理。

23.一种计算机设备，其特征在于，所述计算机设备包括：

存储器，被配置为用于存储计算程序；

处理器，被配置为执行所述计算程序以执行如权利要求1-10中任一项所述的数字PET的信号采样方法。

24.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质被配置为存储计算程序，所述计算程序被运行时执行如权利要求1-14中任一项所述的数字PET的信号采样方法。

Images