CN101937096A - 多通道多道脉冲幅度分析器 - Google Patents

Abstract

一种多通道多道脉冲幅度分析器，各个通道独立工作，可以进行多个通道的相关性测量，提高了测量的实时性，并具有结构简化扩展灵活的优点。包括：多个脉冲峰检测电路，相对独立工作，接收多路脉冲信号，检测各个峰到达时刻，并分别输出多个甄别信号；多个ADC，相对独立工作，启动对所述多路脉冲信号进行A/D变换，并输出变换数据；多个多道数据存储电路，接收变换数据并进行计数存储；网络传输模块，读取所述存储数据并输出；以及时序控制电路，产生时序信号，用于控制所述各个电路工作时序。

Description

多通道多道脉冲幅度分析器

技术领域

本发明涉及核电子学技术领域，特别涉及核电子学中进行多道脉冲幅度分析的设备。

背景技术

在研究核辐射这样的具有统计性的物理现象中，经常需要测量其物理信息的概率分布，例如测量信号幅度的概率分布(幅度谱)和信号产生时间的概率分布(时间谱)等，在这些核辐射测量中，多道脉冲幅度分析器是对幅度谱进行测量的重要的核电子学设备。

多道分析器是将输入信号按照一定的信息参数进行分类、并按所分类别进行多个道地址存储计数的核仪器。其中，本发明涉及的是按输入信号的幅度信息进行分类的多道脉冲幅度分析器。

传统的多道脉冲幅度分析器电路复杂，价格昂贵；在实现多通道测量时，通常使用多路模拟混合电路加上一路ADC来实现，优点是可以降低成本，但由于多个通道共用一路ADC，存在处理信号的死时间增大，计数率降低，进行多个通道的相关性测量困难等缺点。

发明内容

本发明就是针对现有技术的上述缺陷而设计的，其目的在于克服上述现有技术中存在的缺陷，提供一种用于核电子学中进行多通道多道脉冲幅度分析的设备。

为了实现上述发明目的，本发明采用如下技术方案：

一种多通道多道脉冲幅度分析器，用于对多个通道的输入信号按幅度信息进行分类、按所分类别进行多个道地址存储计数、并生成处理数据输出，包括：

多个脉冲峰检测电路，相对独立工作，接收多路探测器输出并滤波成形的多路脉冲信号，检测所述多路脉冲信号的各个峰到达时刻，并分别输出与所述各路脉冲对应的多个甄别信号；

多个ADC，相对独立工作，与所述多个脉冲峰检测电路相对应，接收启动信号，启动对所述多路脉冲信号进行A/D变换，并输出变换数据；

多个多道数据存储电路，接收所述多个ADC输出的变换数据并按照道址进行计数存储；

网络传输模块，读取所述多个多道数据存储电路存储的数据并经接口电路输出到计算机，进行相应的后续数据处理；以及

时序控制电路，产生时序信号，用于控制所述多个脉冲峰检测电路、所述多个ADC电路、所述多个多道数据存储电路的工作时序，

所述启动信号是所述时序控制电路根据所述多个脉冲峰检测电路所输出的甄别信号而产生的。

本发明具有以下有益效果：

1.采用相互独立的模拟通道电路(多个脉冲峰检测电路、多个ADC)进行信号处理，各个通道可以同时工作，降低了死时间，提高了计数率；可以进行多个通道的相关性测量。

2.采用高精度的A/D用作低位数的多道模数变换器，改善了多道的微分非线性，同时简化了多道道宽均匀电路设计。

3.如果使用FPGA来产生所述脉冲峰检测电路、ADC的工作时序、按道地址计数存储的时序，并同时使用FPGA内部的双口RAM做多道数据的存储，具有电路简化、可扩展性强的优点。

4.使用单片机实现所述网络传输模块读取多通道的多道数据并与计算机通讯，具有通讯协议简单、使用方便的优点。

附图说明

图1为本发明的实施例的工作原理框图；

图2为输入缓冲级和脉冲峰检测电路部分的工作原理图；

图3为脉冲峰保持、A/D变换工作原理图；

图4为以FPGA实现时序控制、多通道多道数据存储及网络传输模块的工作原理图。

图5为本发明的各个组成电路的工作时序图。

图6为本发明的多道脉冲幅度分析器测量得到的射线能谱图实例。

具体实施方式

以下实施例用于说明本发明，但不用来限制本发明的范围。

现结合附图所示的实施例说明发明的多通道多道脉冲幅度分析器如下。

图1为本发明的实施例的工作原理框图。参看图1，虚线部分构成本发明的组成电路，包括：多个脉冲峰检测电路、多个A/D电路、数据存储电路、网络传输模块以及时序控制电路。所述多个中最典型的为4个，本实施例以4个为例进行说明。

4个各通道独立的脉冲峰检测电路0-3，接收来自前级的探测器输出并被前置放大器和主放大器放大成形的4个通道的脉冲信号。上述脉冲峰检测电路0-3对所接收的4路脉冲信号的各自的到达峰的时间进行检测，并在到达峰的时刻输出与各个通道脉冲对应的4组甄别信号。时序控制电路根据上述4组甄别信号产生启动信号输入到后一级的4个独立工作的A/D电路，从而启动对所述4路脉冲的脉冲峰值幅度进行A/D变换，4路变换数据被输出到数据存储器中进行道地址计数并存储。在所述存储器中存储的数据被所述网络传输模块读出并被送往计算机等被进行后续的分析和处理。

所述时序控制电路用于产生上述各个电路部分的工作时序信号，所述时序信号用于控制上述各个电路部分之间协调工作。

如上所说的“独立性”的含义在于，4个通道的数据是被独立检测、变换、存储和处理的，真正做到了实时性，从而使准确地分析各个通道数据的相关性称为可能。

图2为输入缓冲电路和峰检测部分的电路原理图。如图2所示，U1为运算放大器，连接成跟随器形式，作为输入缓冲级电路。U1A的输出V0被送到采样保持和A/D变换电路；U1B的输出被连接到阈值比较电路和峰检测电路的输入。U4为双比较器，由比较器U4A和U4B构成，分别实现上、下阈值的比较；U2和电容C、电阻R组成的微分电路的输出连接到过零比较器U3B的输入，共同实现脉冲峰检测功能，在检测到脉冲峰的时刻，输出达峰时刻信号PEAK。

所述阈值比较电路U4输出的比较结果LT、HT和峰检测电路U2、U4输出的达峰时刻信号PEAK被送到时序控制电路以产生启动A/D变换的时序信号。A/D变换电路一旦接收启动信号便对脉冲峰的幅度进行A/D变换。

图3为峰保持、A/D变换工作原理图。如图3所示，使用高速采样ADC同时实现峰保持和A/D变换的功能，高速ADC采样、保持时间仅为几个纳秒，以满足对脉冲峰值进行快速采样并保持的要求；高精度的A/D用作低位数的多道模数变换器，以得到更好的微分非线性，实现更好的脉冲幅度谱测量。

时序控制电路根据阈值比较的结果和脉冲峰检测电路输出的达峰时刻信号产生用于A/D变换的控制时序，在检测到脉冲峰值到来的时刻启动A/D变换，A/D变换后的数据被送到存储器中按道地址进行计数存储。

图4为以FPGA实现时序控制、多道数据存储及网络传输模块的工作原理图。

本发明的特征还在于，以FPGA来实现部分构成电路的功能，具有减少电路规模、节省空间、降低成本以及设计灵活、可扩展性强等优点。

FPGA是英文Field-Programmable Gate Array的缩写，即现场可编程门阵列。它是这样一种半定制ASIC(专用集成电路)：内部有大量的门电路，通过软件编程可以实现这些门电路不同的连接关系，从而对外就完成了不同的功能，并且这些门电路的连接关系可以不断用软件来改变。FPGA包括基本的可配置逻辑模块CLB(ConfigurableLogic Block)、输出输入模块IOB(Input Output Block)、以及内部连线(Interconnect)，随着技术的发展，一些FPGA还包括了Block RAM模块、乘法器模块(Multiplier Blocks)、数字时钟管理模块(Digital Clock Manager Blocks)、嵌入式处理器(EmbeddedProcessor)等等，使得采用FPGA的电路系统设计更加灵活简单。

在本发明中，FPGA完成图1中多通道多道数据的存储电路和时序控制电路部分的功能。FPGA可采用如XILINX的SPARTANII或III系列，该FPGA内置双口RAM，可用来作为道地址计数存储器。FPGA根据各个通道的阈值比较结果信号和脉冲达峰时刻信号产生相应通道的A/D变换时序，各个通道的A/D变换后的数据按道地址计数加1并分别进行存储，实现多通道的多道脉冲幅度分析。

虽然使用分立的逻辑门电路、计数器电路及储存器电路也可以实现FPGA完成的上述功能，但会带来电路复杂、体积大、功耗高的缺点，而且还存在每一个数字电路部分的设计更改都必须重新设计电路板等问题。如果使用FPGA来实现本发明的部分组成电路的功能，则有电路简单、体积小、功耗低、设计更改容易等优点。

多通道的多道谱数据由网络传输模块采集并通过以太网进行传输。

下面以测量射线能量为例，详细说明本发明的多通道多道脉冲幅度分析器中的一个通道的工作过程。

作为本发明的分析器前级连接的探测器与射线相互作用，将射线沉积在探测器里的能量转换为与能量成正比的电荷信号；经过电荷灵敏放大器，将电荷信号转换为电压信号，为提高信号幅度和抑制噪声，通常使用主放大器进行进一步的放大和滤波成形，得到准高斯型的脉冲信号。此脉冲的幅度与电荷信号成正比，也就是与射线沉积在探测器的能量成正比。脉冲幅度分析器测量该脉冲的幅度，并按照一定幅度间隔将信号进行分类计数存储，从而得到该脉冲幅度的概率密度分布，该分布对应所测量的射线能量的密度概率分布，从而得到射线的能谱。

图4中的“实时间活时间计时器”可以记录多道测量的实时间和活时间，可用于计数率校正。所谓实时间和活时间，在本技术领域中分别指实际测量的时间、实时间减去死时间得到的时间，而死时间是指多道正在处理一个信号而不能处理此时刻到来的其他信号的时间。

图5为本发明的各个组成电路的工作时序图。参见图5的时序图，准高斯型的脉冲输入到脉冲幅度分析器的一个通道，首先进入脉冲峰检测电路进行峰值检测，在输入脉冲到达峰值的时刻，峰值探测比较器输出一个负脉冲，负脉冲的前沿为达峰时刻，如果此脉冲幅度处于设定的上阈和下阈之间，则处理该信号，进一步由时序控制电路产生启动信号，启动A/D电路进行采样保持及A/D变换；经A/D变换得到的数据D0作为道地址计数储存器的地址信号，将该地址原来存储的数据D1读出，进行计数加1，得到D1+1，再写回地址为D0的存储单元，从而实现了按道地址计数存储的功能。

网络传输模块包括一个单片机和网络接口芯片；单片机将道址计数存储器的内容读出，通过以太网接口传输到计算机进行显示、分析等，从而得到射线的能谱。

图6为本发明的多道脉冲幅度分析器测量得到的射线能谱图实例。该图显示了测量得到的典型的²⁴¹Amγ能谱。

由于各个通道的峰检测电路、A/D电路以及时序控制和道址计数存储器都是相互独立的，因此各通道可以独立工作，不会因为一个通道正在处理数据而使其他通道的死时间增加。

Claims (4)

1.一种多通道多道脉冲幅度分析器，用于对多个通道的输入信号按幅度信息进行分类、按所分类别进行多个道地址存储计数、并生成处理数据输出，包括：

多个脉冲峰检测电路，相对独立工作，接收多路探测器输出并滤波成形的多路脉冲信号，检测所述多路脉冲信号的各个峰到达时刻，并分别输出与所述各路脉冲对应的多个甄别信号；

多个ADC，相对独立工作，与所述多个脉冲峰检测电路相对应，接收启动信号，启动对所述多路脉冲信号进行A/D变换，并输出变换数据；

多个多道数据存储电路，接收所述多个ADC输出的变换数据并按照道址进行计数存储；

网络传输模块，读取所述多个多道数据存储电路存储的数据并经接口电路输出到到计算机，进行相应的后续数据处理；以及

时序控制电路，产生时序信号，用于控制所述多个脉冲峰检测电路、所述多个ADC电路、所述多个多道数据存储电路的工作时序，

所述启动信号是所述时序控制电路根据所述多个脉冲峰检测电路所输出的甄别信号而产生的。

2.如权利要求1所述的多通道脉冲幅度分析器，其特征在于，所述多个数据存储电路和时序控制电路由FPGA实现。

3.如权利要求1或者2所述的多通道脉冲幅度分析器，其特征在于，所述多通道的个数为4。

4.如权利要求1或者2所述的多通道脉冲幅度分析器，其特征在于，用于对辐射线的能量谱的分析。

Images