CN114981932A - 等离子处理装置以及等离子处理方法 - Google Patents

等离子处理装置以及等离子处理方法 Download PDF

Info

Publication number
CN114981932A
CN114981932A CN202080054480.3A CN202080054480A CN114981932A CN 114981932 A CN114981932 A CN 114981932A CN 202080054480 A CN202080054480 A CN 202080054480A CN 114981932 A CN114981932 A CN 114981932A
Authority
CN
China
Prior art keywords
protective film
sample
pattern
plasma processing
spectrum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080054480.3A
Other languages
English (en)
Inventor
松井都
臼井建人
桑原谦一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN114981932A publication Critical patent/CN114981932A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Treatment Of Fiber Materials (AREA)

Abstract

本发明所涉及的等离子处理装置具备：对样品进行等离子处理的处理室；供给用于生成等离子的高频电力的高频电源；和载置样品的样品台。等离子处理装置进一步具备控制装置，其使用通过对样品照射紫外线而从样品反射的干涉光，来测量在样品的所期望的材料上选择性地形成的保护膜的厚度，或者使用通过对样品照射紫外线而从样品反射的干涉光，来判断保护膜的选择性。

Description

等离子处理装置以及等离子处理方法
技术领域
本发明涉及等离子处理装置以及等离子处理方法，特别涉及能在晶片上的图案的上表面形成所期望的蚀刻保护膜的等离子处理装置以及等离子处理方法。
背景技术
由于半导体元件等功能元件产品的微细化以及三维化，在半导体制造中的干式蚀刻工序，以薄膜间隔物、金属等各种材料为掩模的槽、孔的三维加工技术变得重要。半导体器件的图案中的掩模、栅极绝缘膜、蚀刻阻挡层等的厚度变薄，要求以原子层级别控制形状的加工技术。进而，伴随器件的三维化，加工复杂的形状的工序增加。
在通过干式蚀刻工序加工这样的器件时，作为为了控制图案的尺寸地进行加工，在蚀刻装置内在图案上形成保护膜来将图案尺寸调整得均匀来抑制尺寸的偏差的技术，在专利文献1中公开了如下手法：为了抑制掩模图案的尺寸偏差，在干式蚀刻前，在掩模图案上形成保护膜。在专利文献1的技术中，为了能形成保护膜以使得抑制初始的掩模图案的宽度的尺寸偏差，通过对晶片内给予温度分布，来抑制晶片内的尺寸偏差。
此外，在专利文献2中公开了如下技术：为了尽可能不蚀刻掩模等抗蚀刻材料，而以高选择比加工所期望的图案，在蚀刻装置内，在图案上形成保护膜后，将保护膜蚀刻成掩模。在专利文献2中公开了如下技术：为了使保护膜的膜厚和尺寸均匀，在干式蚀刻前在图案上形成保护膜，进而，除去保护膜的一部分，以使得所形成的保护膜的膜厚和尺寸在晶片面内变得均匀，将在晶片面内均匀化的保护膜作为掩模来进行干式蚀刻。
先行技术文献
专利文献
专利文献1：JP特开2017-212331号公报
专利文献2：国际公开第2020/121540号
发明内容
发明要解决的课题
如上述那样，伴随三维器件中的图案的微细化和复杂化，以原子层级别控制微细且复杂的构造的器件的加工形状且对多种类的膜以高选择比进行加工的技术变得重要。为了进行这样的加工，公开了如下手法：在用干式蚀刻装置加工图案前，在干式蚀刻装置内，在图案上形成保护膜后进行蚀刻。
首先，在专利文献1中，作为抑制图案的最小线宽的偏差的方法，公开了在蚀刻前在掩模图案表面来沉积膜的手法。这时，由于沉积膜的沉积速率依赖于晶片温度，通过使晶片温度在各区域变化，以使得将沉积速率与温度的关联、预先测定的图案尺寸的偏差修正，由此形成用于修正槽宽的偏差的薄的膜，调整晶片面内的槽宽。为了抑制图案的上表面的蚀刻，需要形成使得从等离子照射的离子的能量不能供给到保护膜与图案表面的界面的程度的厚度的保护膜。在专利文献1的手法中，如图2所示那样，由于在形成于基板103上的图案102的上表面121形成与侧面122同程度的膜厚的沉积膜120，因此能减少图案102的尺寸偏差。但由于不能独立地调整侧面120的沉积膜的厚度和上表面122的厚度，不能在图案102的上表面121沉积足以抑制基于照射到上表面121的离子以及自由基的蚀刻的厚度的膜。
在专利文献2中，公开了一种保护膜形成方法，具有：保护膜沉积工序，不使膜沉积于图案的槽底，而在图案上部形成比图案上部的宽度大的宽度的保护膜；和保护膜部分除去工序，除去沉积工序中形成的沉积膜的晶片面内分布中的晶片中央部分的过剩的沉积膜，来控制晶片面内均匀性以及保护膜的宽度的晶片面内偏差。关于半导体装置制造工序中途的图案，存在形成有密度高的图案的区域和没有图案的区域混合存在的情况。在加工这样的晶片的情况下，在专利文献2记载的手法中，例如如图3所示那样，在图案102密的区域107，能在图案102的上表面形成厚的保护膜101。但同时，在没有图案102的区域108的表面109上也会形成厚的保护膜104，会阻碍没有图案102的区域108的蚀刻，因此难以同时蚀刻图案102的底106和没有图案102的区域108的表面109。图3表示在图案102的底106的表面上也形成薄的保护膜105的状态。
本发明的目的在于提供一种保护膜沉积方法，在蚀刻前，不在晶片上的图案少的区域、没有图案的区域沉积不需要的保护膜，仅在图案的所期望的材料上沉积用于抑制蚀刻的保护膜，此外，提供一种使用该保护膜沉积方法来对图案进行蚀刻处理的等离子处理装置以及等离子处理方法。
用于解决课题的手段
为了解决上述的现有技术的课题，本发明所涉及的等离子处理装置具备：对样品进行等离子处理的处理室；供给用于生成等离子的高频电力的高频电源；和载置所述样品的样品台。等离子处理装置进一步具备控制装置，其使用通过对所述样品照射紫外线而从所述样品反射的干涉光，来测量在所述样品的所期望的材料上选择性地形成的保护膜的厚度，或者，使用通过对所述样品照射紫外线而从所述样品反射的干涉光，来判断所述保护膜的选择性。
此外，为了解决上述的现有技术的课题，本发明所涉及的等离子处理方法通过在所期望的材料选择性地形成保护膜来对被蚀刻膜进行等离子蚀刻，使用四氯化硅气体(SiCl4)、溴化氢气体(HBr)和氯气(Cl2)来在所期望的材料上选择性地形成保护膜。
发明的效果
根据本发明，在蚀刻处理前，不在未形成图案的区域形成不需要的保护膜，能在构成图案的抗蚀刻材料(掩模)上选择性地且再现性良好地形成保护膜，能以高选择比、且高精度、再现性良好地蚀刻加工微细图案。
附图说明
图1是表示本发明的等离子处理装置的一例的整体图。
图2是用于说明现有方法的课题的说明图。
图3是用于说明其他现有方法的课题的说明图。
图4是实施例的保护膜形成方法的说明图。
图5是表示实施例的保护膜形成方法的工艺流程的一例的图。
图6是说明实施例的保护膜形成方法的工艺流程的一例的图案截面图。
图7是在SiO2上选择性地形成保护膜的情况的一例的说明图。
图8是实施例的选择性保护膜判定方法的一例的说明图。
图9是实施例的选择性保护膜形成判定方法的一例的说明图。
图10是实施例的选择性保护膜形成判定方法的一例的说明图。
图11是实施例的选择性保护膜形成判定方法的其他一例的说明图。
图12是实施例的选择性保护膜形成判定方法的其他一例的说明图。
图13是运用本发明的其他图案的示例的说明图。
图14是表示实施例的循环处理的方法的工艺流程的一例的图。
图15是实施例的循环处理方法的说明图。
具体实施方式
以下使用附图来详细说明本发明的实施方式。另外，在全部图中，对具有相同功能的要素标注相同附图标记，省略其重复的说明。
实施例
首先，使用图4来说明实施例的保护膜形成方法。在图4示出实施例的保护膜形成方法的说明图。如图4所示那样，根据本发明，在图案102密的区域107中，能在图案102的上表面形成厚的保护膜101，但在没有图案102的区域108的表面上109不形成保护膜104。因此，能不对图案102的上表面进行蚀刻地同时蚀刻图案102的底106和没有图案102的区域108的表面109，能以高选择比、且高精度、再现性良好地蚀刻加工微细图案。在此，图案102密的区域107也能称作图案密集的区域或密图案。此外，没有图案102的区域108也能称作图案疏的区域。
实施例所涉及的蚀刻装置(30)能够构成为在形成于作为样品的晶片(100)上的微细的图案的表面的所期望的材料上选择性地沉积保护膜，将形成了保护膜的图案的下层的被蚀刻膜的材料(被蚀刻材料)蚀刻并除去。
在图1示出本实施例的等离子处理装置的一例的一个整体结构。作为等离子处理装置的蚀刻装置30具备处理室31、晶片载台32、气体供给部33、光学系统38、光学系统控制部39、偏置电源40、高频施加部41、装置控制部42等。装置控制部(也称作控制装置)42通过控制处理室31、晶片载台32、气体供给部33、光学系统38、光学系统控制部39、偏置电源40、高频施加部41，来控制由蚀刻装置30的动作以及蚀刻装置30实施的各工序(图5中说明的各工序)的执行。装置控制部42具备气体控制部43、排气系统控制部44、高频控制部45、偏置控制部46、沉积工序控制部47、存储部50、时钟51等功能块。构成这些装置控制部42的各功能块能由一台个人计算机(PC)实现。沉积工序控制部47包含判定部48、数据库保存部49，通过将从光学系统控制部39送来的信号参考为数据库49，能在判定部48判定仅在所期望的材料上形成了保护膜。晶片载台32是用于载置作为样品的晶片100的载置台或样品台。在使用蚀刻装置30对晶片100进行等离子蚀刻处理的情况下，将晶片100从处理室31的外部导入到处理室31内，载置到作为样品台的晶片载台32上。
蚀刻装置30设有设于处理室31内的晶片载台32、和具备储气瓶、阀的气体供给部33。气体供给部33能切换多个处理气体(34、35、36、37)并供给到处理室31内。气体供给部33基于来自装置控制部42的控制信号54，将保护膜形成用气体34、保护膜形成用气体35、用于除去保护膜的除去用气体36、蚀刻用气体37分别对应于处理步骤而供给到处理室31。
供给到处理室31的处理气体通过被装置控制部42控制的从高频电源63对高频施加部41施加的高频电力52以及从偏置电源40对晶片载台32施加的偏置电压53，在处理室31内被分解成等离子。此外，处理室31内的压力能通过与处理室31连接的省略图示的可变传导阀(conductance valve)和真空泵，以流过所期望的流量的处理气体的状态保持固定。高频电源63、高频施加部41以及高频电力52能视作等离子产生部。
光学系统38用于评价形成于晶片100上的保护膜的沉积状态，通过在光学系统38取得或监视从光学系统38发射并在晶片100反射的光谱，能评价保护膜选择性地沉积在形成于晶片上的图案的所期望的材料上这一情况以及该保护膜的膜厚。
为了判定保护膜仅选择性地沉积在所期望的材料上这一情况，首先取得参考数据(参考用光谱)。为了取得参考数据，将形成有参考用图案的晶片100导入处理室31并载置于晶片载台32上，其中该参考用图案使保护膜选择性地沉积于图案的所期望的材料上。形成了参考用图案的晶片100的保护膜的形状、膜厚、选择性的信息预先作为晶片信息存储到数据库49、装置控制部42的存储部50等。
接下来，在光学系统38中，对晶片100上的参考槽图案上照射从光源56发射的入射光57。作为光源56，例如使用190nm到900nm之间的波长区域的光。在参考图案反射的反射光(干涉光)58在检测器59被检测到，经过光纤60在分光器61被分光，并作为反射光谱被送往光学系统控制部39。将送到光学系统控制部39的反射光谱信息作为参考数据(参考用光谱)送到沉积工序控制部47，预先作为数据库49进行保存。
接下来，作为本实施例的等离子蚀刻方法，如图4所示那样，说明如下手法：针对图案102密的区域107和没有图案102的区域108混合存在的图案，在处理室31内对图案102的材料选择性地形成保护膜101后，对被蚀刻材料以高选择比进行蚀刻加工。
接下来，使用附图来说明实施例所涉及的等离子处理方法。图5是表示本实施例的选择性保护膜形成方法的工艺流程的一例的图。此外，图6是说明本实施例的保护膜形成方法的工艺流程的图案截面图的一例。图6的(a)是表示图案102密的区域107和没有图案102的区域108混合存在的图案的图案截面图。图6的(b)是表示对图6的(a)的图案实施选择性保护膜沉积工序来选择性地沉积保护膜118的状态的图案截面图。图6的(c)是表示对图6的(b)的图案实施蚀刻工序从而对被蚀刻图案116以高选择比进行了蚀刻的状态的图案截面图。
在本实施例中，如图6的(a)所示那样，针对图案102密的区域107和没有图案102的区域108混合存在的图案，如图6的(b)所示那样，不在没有图案102的区域108上形成不需要的保护膜，而是在密的区域107内的图案102上的掩模117的材料上(一部分)选择性地沉积保护膜118。而且，如图6的(c)所示那样，抑制掩模117的蚀刻，对形成或成膜于基板115上的被蚀刻图案(被蚀刻膜)116以高选择比进行蚀刻加工。关于该手法，基于图5的流程进行说明。
在本实施例中，为了判定保护膜沉积的选择性，设置用于取得反射光的光谱并判定保护膜沉积工序中的选择性的单元。
在此，反射光谱的强度根据光源56的输出、光学系统38的随时间变化而变动。此外，在使来自光源56的光导入处理室31时使用使光透过的石英等的窗62的情况下，由于在处理室31内生成的等离子等，窗62的表面状态发生变化，存在给入射光57、反射光(干涉光)58的光谱带来影响的可能性。为了校正这些变动，在等离子处理前测定并取得成为参考的初始反射光谱(反射光谱测定：S201)。首先，将成为参考的初始晶片导入处理室31内，将从光源56产生的入射光57经过光透过用的窗62导入到处理室31，对晶片进行照射。然后，反射的反射光(干涉光)58再度通过窗62，在检测器59被检测到。检测器59中检测到的光经过光纤60在分光器61被分光。将该在分光器61分光的反射光谱作为初始光谱(初始反射光谱)保存到存储部50。
接下来，实施将作为样品的晶片100的表面清洁化的前处理工序。对形成于蚀刻用的晶片100上的图案实施前处理，来除去形成于图案表面的自然氧化膜等，从而形成清洁的图案表面(前处理：S202)。用于形成清洁表面的前处理(S202)能使用通过等离子处理仅蚀刻最表面的方法、不形成等离子地仅将气体导入到处理室31的方法、或者基于热处理的方法。
在形成清洁的图案表面后，对取得初始反射光谱的图案上照射从光源56产生的入射光57，测定反射的反射光58的光谱(反射光谱测定：S203)。将所取得的反射光谱与初始光谱同样地保存到存储部50。将所取得的反射的光谱和预先保存在数据库49的清洁图案的反射光谱进行比较，确认成为了清洁表面(S204)。在判定为图案表面不是清洁表面的情况下(否)，再度实施前处理(S202)以及反射光谱测定(S203)。
若蚀刻用的晶片100的表面成为清洁(S204：“是”)，就开始对图案材料(所期望的材料)选择性地沉积保护膜的工序(选择性保护膜沉积工序)(S205)。
首先，基于来自装置控制部42的控制信号54，来以给定的流量对处理室31供给保护膜形成用气体34以及保护膜形成用气体35。所供给的保护膜形成用气体34以及保护膜形成用气体35通过对高频施加部41施加的高频电力52而成为等离子，被分解成自由基、离子等。这期间的处理室31内的压力能通过可变传导阀和真空泵以流过所期望的流量的处理气体的状态而保持固定。在等离子中生成的自由基、离子到达晶片100的表面，形成图6的(b)所示的保护膜118。保护膜形成用气体34在成为等离子时，生成易于沉积在图案表面的自由基、离子，形成并沉积保护膜118。保护膜形成用气体35在成为等离子时，生成具有除去保护膜118的沉积成分的性质的自由基以及离子，抑制在没有图案的大的区域沉积不需要的保护膜118。保护膜形成用气体34是沉积性高的处理气体，保护膜形成用气体35是具有除去沉积成分的效果的处理气体。
作为使沉积的保护膜118的材料，例如能使SiO2、Si、SiHx、SiN、SiOC、C、碳氟化合物系聚合物、BCl、BN、BO、BC等沉积。
在此，作为一例，说明在密图案107的掩模117上形成Si系的保护膜118而不在大的区域108形成保护膜118的情况。即，说明如下的情况：通过不在Si上形成保护膜118而仅在作为所期望的材料(117)的氧化膜(SiO2)上形成保护膜118的选择性保护膜沉积工序，来对掩模117的材料为SiO2而未形成保护膜的区域108的表面的材料为Si的图案，仅在掩模117上形成保护膜118，不在大的区域108形成不需要的保护膜118。在此，作为一例，作为保护膜形成用气体34，使用四氯化硅气体(SiCl4)与溴化氢气体(HBr)的混合气体，作为保护膜形成用气体35，将氯气(Cl2)以给定的流量供给到处理室31。
在图7的(a)中示出在SiCl4与HBr的混合气体中加进Cl2来形成保护膜118时形成于Si上以及SiO2上的保护膜118的膜厚(保护膜厚)的基于Cl2流量的变化的一例。线110表示SiO2上的保护膜厚的基于Cl2流量的变化，线111表示Si上的保护膜厚的基于Cl2流量的变化。我们发现，有如下条件：在Cl2流量少的情况下，形成于Si上和SiO2上的保护膜118的厚度没有差异，但若使Cl2流量增加到一定值以上，就仅在SiO2上形成保护膜118，不在Si上形成。即，发现保护膜118能选择性地沉积在SiO2上。在图7的(b)示出仅在SiO2上形成保护膜118而不在Si上形成的一个条件下的保护膜厚的沉积工序的处理时间依赖性。线112表示SiO2上的保护膜厚的处理时间变化，线113表示Si上的保护膜厚的处理时间变化。显而易见，若处理时间成为某一定时间以上，则不管在SiO2上还是在Si上都形成保护膜118，但若为一定时间以下，则仅在SiO2上形成保护膜118，能在材料上选择性地形成保护膜118。
保护膜形成用气体34除了上述说明的以外，还使用例如沉积于图案材料上的气体，例如在使Si、SiO2等含Si的膜作为保护膜118沉积的情况下，使用SiCl4、或者SiF4、SiH4等Si系气体。在使SiO2作为保护膜118沉积的情况下，例如使用SiF4或者SiCl4等Si系气体和O2、CO2、N2等气体、以及Ar、He等的混合气体。在使Si作为保护膜118沉积的情况下，例如使用SiH4、SiF4、或者SiCl4等Si系气体和H2、HBr、NH3、CH3F等气体、以及Ar、He等的混合气体。在使SiN作为保护膜118沉积的情况下，例如作为气体，使用SiF4、或者SiCl4等Si系气体和N2、NF3等气体、以及H2、Ar、He等的混合气体。作为保护膜形成用气体35，使用具有除去含Si的沉积膜的性质的气体，例如Cl2、或者CF4等碳氟化合物气体、CHF3等氢氟烃气体、NF3等气体、以及Ar、He、O2、CO2等的混合气体。
此外，在使C系聚合物或CF系聚合物作为保护膜118沉积的情况下，保护膜形成用气体34例如使用碳氟化合物气体、氢氟烃气体、或者CH4与Ar、He、Ne、Kr、Xe等稀有气体的混合气体。保护膜形成用气体35使用O2、CO2、SO2、CF4、N2、H2、无水HF、CH4、CHF3、HBr、NF3、SF6等的混合气体。
此外，在使BCl、BN、BO、BC等作为保护膜118沉积的情况下，保护膜形成用气体34例如使用BCl3等与Ar、He、Ne、Kr、Xe等稀有气体的混合气体。保护膜形成用气体35例如使用Cl2、O2、CO2、CF4、N2、H2、无水HF、CH4、CHF3、HBr、NF3、SF6等的混合气体。
能使保护膜118与掩模的非蚀刻层117、下层的被蚀刻层116的材料对应地选择性地沉积。
在保护膜沉积工序(S205)后，再度对图案上照射从光源56产生的入射光57，测定反射的反射光58的反射光谱(反射光谱测定：S206)。将所取得的反射光谱与初始光谱同样地保存到存储部50，送往沉积工序控制部47内的判定部48。将所取得的反射的光谱和预先保存在数据库49的来自选择性地使保护膜118沉积的参考用图案的反射光谱进行比较，基于其比较结果来判定保护膜118是否选择性地沉积(S207)。进而，在判定部48中，能根据来自预先保存在数据库49的参考图案的反射光谱和在保护膜沉积后取得的反射光谱，算出选择性地沉积的保护膜118的厚度以及图案宽度(尺寸)。
在图8中示出SiO2系的保护膜118选择性地沉积的情况和同样地沉积的情况的反射光谱的相异的一例。纵轴表示信号强度，横轴表示波长。根据在保护膜118选择性地沉积的情况和同样地沉积的情况下反射光谱发生变化这点，通过比较预先取得并保存在数据库49的反射光谱和在选择性保护膜沉积工序(S205)后通过反射光谱测定(S206)取得的反射光谱，能判定保护膜118选择性地进行了沉积。或者，通过与使用预先测定的保护膜118的反射率计算出的反射光谱进行比较，能判定保护膜118选择性地进行了沉积。
作为判定保护膜118选择性地进行了沉积的其他手法，还能使用将在选择性保护膜沉积工序(S205)后取得的通过反射光谱测定(S206)取得的反射光谱用预先保存在存储部50的选择性保护膜沉积工序(S205)的实施前的通过初始反射光谱测定(S201)取得的初始的反射光谱、或者进行前处理(S202)后的通过反射光谱测定(S203)取得的清洁的图案的反射光谱进行归一化而得到的光谱。由此，能减小窗62的表面状态由于处理室31内生成的等离子等发生变化而给入射光57、反射光(干涉光)58的光谱变动的影响，从而正确进行判定。在图9中，针对选择性地沉积了保护膜118的情况和同样地沉积了保护膜118的情况，示出用选择性保护膜沉积工序(S205)的实施前的通过初始反射光谱测定(S201)取得的初始光谱进行了归一化的光谱。纵轴表示信号强度比，横轴表示波长。在使SiO2系的保护膜118沉积的情况下，选择性地沉积的情况与同样地沉积的情况的信号强度的相异有在波长200～500nm的范围较大的倾向。因此，通过使用200～500nm的短的波长的入射光57取得反射光58，能灵敏度良好地判定选择性地沉积了SiO2系的保护膜118。例如，作为200～500nm的短的波长的入射光57的光源56，能使用Xe灯等发出紫外光(也称作紫外线)的紫外光源。
在图10中，作为一例，示出将SiO2系的保护膜118选择性地沉积的情况和同样地沉积的情况下的特定的波长即波长270nm的信号强度的基于沉积处理时间的变化。纵轴表示信号强度比，横轴表示沉积处理时间。信号强度比是用初始光谱的信号强度进行了归一化的值。例如，在以处理时间20秒形成了保护膜118的情况下，如图10所示那样，通过设定用于判定选择性地形成了保护膜118的规定值1，能在实际测定的信号强度比比规定值1大的情况下(规定值以上)，判定为选择性地沉积了保护膜118。在此，规定值1如图10所示那样，在处理时间20秒处，设定为同样地沉积了保护膜118的情况的信号强度比与选择性地沉积了保护膜118的情况的信号强度比之间。例如，在将规定值1设定为信号强度比3的情况下，在实际测定的信号强度比比规定值1大的情况下，能判断为选择性地沉积了保护膜118。
在图11中，作为其他一例，示出将SiO2系的保护膜118选择性地进行了沉积的情况和同样地进行了沉积的情况下的特定的波长即波长390nm的信号强度基于沉积处理时间的变化。纵轴表示信号强度比，横轴表示沉积处理时间。信号强度比是用初始光谱的信号强度进行了归一化的值。例如在以处理时间5秒形成了保护膜118的情况下，若将规定值2设定为信号强度比1，则在实际测定的信号强度比比规定值2大的情况下(规定值以上)，能判定为选择性地沉积了保护膜118。
在图12，作为其他一例，示出在将SiO2系的保护膜118选择性地进行了沉积的情况和同样地进行了沉积的情况下的用初始光谱进行了归一化的信号强度比成为1的波长的基于沉积处理时间的变化。纵轴表示信号强度比成为1的波长，横轴表示沉积处理时间。例如，在以处理时间20秒形成了保护膜118的情况下，若将规定波长3设定为波长380nm，则在信号强度比成为1的波长比规定波长3大的情况下，能判定为选择性地沉积了保护膜118。
在此，上述的规定值1、规定值2、规定波长3能由判定部48根据预先保存在数据库49的来自使保护膜118选择性地沉积的参考用图案的初始光谱和反射光谱来设定。或者，还能使用预先测定的图案的光学常数以及沉积膜的光学常数，通过在判定部48计算初始光谱和反射光谱来求取，并预先设定。
通过上述的手法，在S207判定为不能选择性地形成保护膜118的情况下(否)，实施保护膜除去工序(S208)。若保护膜除去工序(S208)开始，就以给定的流量对处理室31供给保护膜除去用气体36。所供给的保护膜除去用气体36通过对高频施加部41施加的高频电力52而成为等离子，被分解成离子、自由基，照射到晶片100表面。
若保护膜除去工序(S208)结束，就再度取得成为参考的初始光谱(S201)，在实施了前处理(S202)后，再度实施选择性保护膜沉积工序(S205)。这时，将再度进行时的选择性保护膜沉积工序的条件调整成基于保存在存储部50的前次实施的情况的保护膜沉积工序(S205)后的反射光谱的测定结果而在判定部48中进行过修正的条件(保护膜沉积条件的调整：S209)。例如，在根据前次实施时的保护膜沉积工序后的反射光谱判定为未选择性地形成保护膜118的情况下，例如，将保护膜沉积条件决定为使保护膜形成用气体35即Cl2流量增加给定的量的条件，在该条件下实施保护膜沉积工序(S205)。
在实施以上叙述的处理并判定为选择性地沉积了保护膜118的情况下(S207“是”)，实施保护膜118的膜质控制工序(S210)。膜质控制工序(S210)是将选择性地沉积的保护膜118的膜质改质的工序。例如，存在以下情况：在保护膜沉积工序(S205)中形成Si系保护膜作为保护膜118，在下一工序即蚀刻工序(S111)中对Si进行蚀刻的情况下，使保护膜118氧化而改质成SiO2更能蚀刻成所期望的图案形状。在这样的情况下，在膜质控制工序(S210)中，对处理室31供给O2以及CO2等的含O的混合气体。或者，在使保护膜118氮化而改质成Si3N4更能蚀刻成所期望的图案形状的情况下，对处理室31供给N2以及NH3等的含氮的混合气体。所供给的气体通过对高频施加部41施加的高频电力52而成为等离子，被分解出自由基、离子等，照射到晶片100表面。
若保护膜118的膜质控制工序(S210)结束，将所形成的保护膜118以及原本就形成于图案102的掩模117作为蚀刻掩模，来对被蚀刻材料116进行蚀刻(S211)。
在蚀刻工序(S211)中，首先，在装置控制部42控制气体供给部33，以给定的流量对处理室31供给蚀刻用气体36。在被供给蚀刻用气体36从而处理室31的内部成为给定的压力的状态下，在装置控制部42控制高频电源37，对高频施加部41施加高频电力52，来使处理室31的内部产生基于蚀刻用气体36的等离子。
通过在该处理室31的内部产生的蚀刻用气体36的等离子，进行形成有保护膜118的晶片100的蚀刻处理。在进行该蚀刻处理的同时，在光学系统38中测定保护膜118的膜厚，测定保护膜118的膜厚直到晶片100上的图案(被蚀刻材料116)被蚀刻成所期望的深度为止(S212)，在达到给定的蚀刻的处理时间、或者到达所期望的深度的时间点，结束蚀刻(S213)。
在此，存在在到达蚀刻所期望的蚀刻深度前保护膜118的厚度成为规定值以下的情况。在这样的情况下(S212“否”的情况下)，回到选择性保护膜沉积工序(S205)，从保护膜118的沉积工序起再度开始，再度实施保护膜118的沉积，直到达到给定的膜厚为止。如所述那样，重复S205到S212，进行重复，直到晶片100上的图案(被蚀刻材料116)被蚀刻成给定的深度为止。在S212，在蚀刻深度到达至给定的深度的时间点(是)，结束蚀刻(S213)。进而，能在蚀刻图案后，除去沉积于图案表面的保护膜118。也能仅除去保护膜118，在掩模117材料上形成有保护膜118的情况下，可以与掩模117材料同时地将残留于掩模表面上的保护膜118除去。
通过对晶片100实施这样的等离子处理，能不在没有图案的区域108形成不需要的保护膜118，仅在图案的掩模上表面117形成保护膜118。解决了掩模上表面117被蚀刻而图案的深度变浅这样的现有技术的课题、在对下层的被蚀刻层116进行蚀刻的期间掩模上表面117被蚀刻这样的现有的课题，从而能在晶片100上得到所期望的图案形状。
另外，在上述实施例中叙述了如下手法：作为被蚀刻图案而形成掩模117、下层的被蚀刻层116，掩模图案在图案密的区域107和没有图案的区域108混合存在的情况下，不在没有图案的区域108的被蚀刻材料上形成不需要的保护膜，在密图案107上的掩模117的材料上选择性地形成保护膜118，来抑制掩模117的蚀刻，从而以高选择比加工被蚀刻图案116。
在图13示出能使用本实施例的保护膜形成手法蚀刻的图案的其他示例。在被蚀刻图案中，形成有掩模150A以及150B、下层的被蚀刻层151，在被蚀刻层151的一部分形成有不进行蚀刻的图案152，在掩模图案中，图案密的区域107和没有图案的区域108混合存在。在不对图案152进行蚀刻而对被蚀刻材料153进行蚀刻的情况下，在图案152材料上选择性地形成保护膜101是有效的。在未选择性地进行沉积的情况下，不管在掩模150B上的没有图案的区域108还是在掩模150A的区域，都形成厚的保护膜，但通过在图案152材料上选择性地形成保护膜10，不在掩模150A、掩模150B上以及被蚀刻材料上153上沉积不需要的保护膜，仅在图案152上形成保护膜101，从而能加工被蚀刻图案。在图13中，154是阻挡层，155是层间绝缘膜。
图14是表示在材料上选择性地形成保护膜的方法的其他工艺流程的一例的图。本工艺流程在通过重复选择性保护膜沉积工序(S205)和前处理(S202)来选择性地形成比较厚的保护膜的情况下实施。这是因为，如图7的(b)所示那样，若将保护膜沉积工序(S205)实施某一定时间以上，材料选择性就会消失，因此设定处理时间，以使得选择性不会消失，在保护膜沉积工序(S205)后再度进行前处理(S202)，确保通过初始的表面的材料产生的选择性。在实施选择性保护膜沉积工序后(S205)，如前述那样测定反射光谱(S206)，比较反射光谱和预先保存的来自参考用图案的反射光谱，判定是否选择性地形成了保护膜(S207)。进而，在判定部48中，根据预先保存在数据库49的来自参考图案的反射光谱和在保护膜形成后取得的反射光谱来算出选择性地形成的保护膜的厚度以及图案宽度(尺寸)(S214)。在此，在保护膜的厚度未达到给定的膜厚的情况下(否)，再度实施前处理(S202)。由此，未形成保护膜的材料上变得清洁。另一方面，需要设定处理时间等处理条件，以使得形成有保护膜的材料上即使进行前处理，表面也回不到初始状态。直到保护膜成为给定的膜厚为止都重复S202到S214，从而能选择性地形成厚的保护膜。在图15中示出在Si上以及SiO2上沉积的保护膜厚的基于重复次数(循环数)的变化。通过本手法，能够确认到，未在Si上形成保护膜，能仅在SiO2上形成厚的保护膜。
若对实施例的等离子处理装置进行汇总，则如以下那样。
本发明的等离子处理装置(30)具备如下要素而构成：具备载置形成有图案的样品(100)的样品台(32)的处理室(31)；对处理室(31)的内部切换多个处理气体(34、35、36、37)并进行供给的气体供给部(33)；使由气体供给部(33)供给到处理室(31)的内部的处理气体的等离子产生的等离子产生部(40、41、45、52)；检测对载置于样品台(32)的样品(100)照射光而来自样品(100)的干涉光所引起的光谱的光学系统(38)；和控制气体供给部(33)、等离子产生部(40、41、45、52)和光学系统(38)的控制部(42)。
控制部(42)在控制气体供给部(33)对处理室(31)的内部供给了保护膜形成用的气体(34、35)的状态下控制等离子产生部(40、41、45、52)，在载置于样品台(32)的样品(100)的表面形成保护膜(101、118)，进而，比较所取得的干涉光的光谱和预先取得的参考光谱，判定依赖于形成图案(102、117)的材料而选择性地形成了保护膜(101、118)。
控制部(42)进一步在控制气体供给部(33)将供给到处理室(31)的内部的气体切换成蚀刻用的气体(37)的状态下控制等离子产生部(40、41、45、52)，来对载置于样品台(32)的在表面形成有保护膜(101、118)的样品(100)进行蚀刻处理。
此外，若对实施例的等离子处理装置进行汇总，则还能如以下那样。
等离子处理装置(30)具备：对样品(100)进行等离子处理的处理室(31)；供给用于生成等离子的高频电力的高频电源(63)；和载置样品(100)的样品台(32)。等离子处理装置(30)进一步具备控制装置(42)，其使用通过对样品(100)照射紫外线而从样品(100)反射的干涉光(58)，来测量选择性地形成于样品(100)的所期望的材料的保护膜(118)的厚度，或者，使用通过对样品(100)照射紫外线而从样品(100)反射的干涉光(58)，来判断保护膜(118)的选择性。
控制装置(42)根据所监视的干涉光(58)的光谱与形成有保护膜(118)的情况的预先取得的干涉光(58)的光谱的比较结果来测量保护膜(118)的厚度，或者判断保护膜(118)的选择性。
在此，所监视的干涉光(58)的光谱以及预先取得的干涉光(58)的光谱可以通过未进行等离子处理的样品(100)的干涉光(58)的光谱(初始光谱)进行归一化。控制装置(42)在所监视的干涉光(58)的光谱的归一化后的光谱比给定值大的情况下，判定为在样品(100)的所期望的材料(117)上选择性地形成了保护膜(118)。
若对实施例的等离子处理方法进行汇总，则如以下那样。
在本发明的等离子处理方法中，首先，设置进行前处理工序(S202)的手段，该处理工序(S202)用于将设置于样品台(32)的样品(100)上所形成的自然氧化膜等除去来进行图案(102、117)的表面的清洁化。进而，在使用等离子对样品(100)进行蚀刻处理的等离子处理方法中，设置用于对处理室(31)供给用于对图案(102、117)材料选择性地形成保护膜(101、118)的保护膜形成用气体(34、35)的手段。作为用于对图案(102、117)材料选择性地形成保护膜(101、118)的手段，包含如下工序来对样品(100)进行蚀刻处理，工序(S205)，在处理室(31)的内部通过等离子产生单元(40、41、45、52)使保护膜形成用气体(34、35)的等离子产生，在载置于样品台(32)的样品(100)上所形成的图案(102、117)的表面选择性地使保护膜(101、118)沉积；和工序(S211)，对处理室(31)供给蚀刻处理用气体(37)，通过等离子产生单元(40、41、45、52)使蚀刻处理用气体(37)的等离子产生，来对在图案(102、117)的表面形成了保护膜(101、118)的样品(100)进行蚀刻处理，将槽的图案之间以及未形成槽的图案的区域(108)的被蚀刻图案蚀刻并除去。
进而，作为控制在图案(102、117)表面选择性地沉积保护膜(101、118)的工序(S205)的手段，设置如下手段：在保护膜沉积工序(S205)的前后对样品(100)照射光(57)，检测来自样品(100)的干涉光(58)的光谱，通过将其与选择性形成保护膜(101、118)的情况下预先取得的干涉光谱进行比较，来判别是否能选择性地形成保护膜(101、118)(S207)，在未选择性地形成保护膜(101、118)的情况下，将保护膜(101、118)除去(S208)。进而设置如下用于实施工序(S205)的手段：在调整过的保护膜沉积条件(S209)下，再度对处理室(31)供给用于选择性地沉积保护膜(101、118)的保护膜形成用气体(34、35)，在处理室(31)的内部，通过等离子产生单元(40、41、45、52)使保护膜形成用气体(34、35)的等离子产生，在载置于样品台(32)的样品(100)上所形成的图案(102、117)的表面选择性地沉积保护膜(101、118)。
进而，为了对厚的膜进行蚀刻，或者对具有高纵横比的图案的底进行加工，循环地重复实施(S212)：使保护膜(101、118)选择性地沉积的工序(S205)和对被蚀刻膜进行蚀刻的工序(S211)。
此外，若对实施例的等离子处理方法进行汇总，则还能如以下那样。
在通过在所期望的材料(117)选择性地形成保护膜(101、108)来对被蚀刻膜(116)进行等离子蚀刻的等离子处理方法中，使用四氯化硅气体(SiCl4)、溴化氢气体(HBr)和氯气(Cl2)来在所期望的材料选择性地形成保护膜(116)(S205：选择性保护膜沉积工序)。在此，所期望的材料是氧化膜(SiO2)。
此外，在通过在所期望的材料(117)选择性地形成保护膜(101、108)来对被蚀刻膜(116)进行等离子蚀刻的等离子处理方法中，使用通过对成膜有被蚀刻膜(116)的样品(100)照射紫外线而从样品(100)反射的干涉光(58)，来测量保护膜(101、108)的厚度，或者使用通过对样品(100)照射紫外线而从样品(100)反射的干涉光(58)，来判断保护膜(101、108)的选择性。
以上基于实施例具体说明了由本发明者做出的发明，但本发明并不限定于所述实施例，能在不脱离其要旨的范围内进行种种变更，这点不言自明。例如，上述的实施例为了易于理解地说明本发明而详细进行了说明，但不一定限定于具备说明的全部结构。此外，能对各实施例的结构的一部分进行其他结构的追加、删除、置换。
附图标记的说明
30…蚀刻装置、31…处理室、32…晶片载台、33…气体供给部、34…保护膜形成用气体、35…保护膜形成用气体、36…保护膜除去用气体、37…蚀刻用气体、38…光学系统、39…光学系统控制部、40…偏置电源、41…高频施加部、42…装置控制部、43…气体控制部、44…排气系统控制部、45…高频控制部、46…偏置控制部、47…沉积工序控制部、48…判定部、49…数据库、50…存储部、51…时钟、52…高频电力、54…控制信号、56…光源、57…入射光、58…反射光、59…检测器、60…光纤、61…分光器、62…窗、63…高频电源、100…晶片、101…保护膜、102…图案、103…基板、104…不需要的保护膜、106…不需要的保护膜、107…图案密的区域、108…没有图案的区域、109…没有图案的区域的表面、115…基板、116…被蚀刻图案、117…掩模、118…保护膜、110…SiO2上的保护膜厚的基于Cl2流量的变化、111…Si上的保护膜厚的基于Cl2流量的变化、112…SiO2上的保护膜厚的处理时间变化、113…Si上的保护膜厚的处理时间变化、120…沉积膜、121…图案上表面、122…侧面。

Claims (7)

1.一种等离子处理装置，具备：
对样品进行等离子处理的处理室；
供给用于生成等离子的高频电力的高频电源；和
载置所述样品的样品台，
所述等离子处理装置的特征在于，进一步具备：
控制装置，其使用通过对所述样品照射紫外线而从所述样品反射的干涉光，来测量在所述样品的所期望的材料上选择性地形成的保护膜的厚度，或者，使用通过对所述样品照射紫外线而从所述样品反射的干涉光，来判断所述保护膜的选择性。
2.根据权利要求1所述的等离子处理装置，其特征在于，
所述控制装置根据所监视的所述干涉光的光谱与形成所述保护膜的情况下预先取得的所述干涉光的光谱的比较结果，来测量所述保护膜的厚度，或者判断所述保护膜的选择性。
3.根据权利要求2所述的等离子处理装置，其特征在于，
将所监视的所述干涉光的光谱以及预先取得的所述干涉光的光谱通过未进行等离子处理的所述样品的所述干涉光的光谱进行归一化。
4.根据权利要求3所述的等离子处理装置，其特征在于，
所述控制装置在被归一化并被监视的所述干涉光的光谱大于给定值的情况下，判定为所述保护膜选择性地形成在所述样品的所期望的材料。
5.一种等离子处理方法，通过在所期望的材料上选择性地形成保护膜来对被蚀刻膜进行等离子蚀刻，所述等离子处理方法的特征在于，
使用四氯化硅气体即SiCl4、溴化氢气体即HBr和氯气即Cl2来在所期望的材料上选择性地形成保护膜。
6.根据权利要求5所述的等离子处理方法，其特征在于，
所述所期望的材料是氧化膜即SiO2。
7.一种等离子处理方法，通过在所期望的材料上选择性地形成保护膜来对被蚀刻膜进行等离子蚀刻，所述等离子处理方法的特征在于，
使用通过对成膜有所述被蚀刻膜的样品照射紫外线而从所述样品反射的干涉光，来测量所述保护膜的厚度，或者，
使用通过对所述样品照射紫外线而从所述样品反射的干涉光来判断所述保护膜的选择性。
CN202080054480.3A 2020-12-16 2020-12-16 等离子处理装置以及等离子处理方法 Pending CN114981932A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/046976 WO2022130536A1 (ja) 2020-12-16 2020-12-16 プラズマ処理装置及びプラズマ処理方法

Publications (1)

Publication Number Publication Date
CN114981932A true CN114981932A (zh) 2022-08-30

Family

ID=82059268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080054480.3A Pending CN114981932A (zh) 2020-12-16 2020-12-16 等离子处理装置以及等离子处理方法

Country Status (6)

Country Link
US (1) US20240047239A1 (zh)
JP (1) JP7254971B2 (zh)
KR (1) KR20220088674A (zh)
CN (1) CN114981932A (zh)
TW (2) TWI809602B (zh)
WO (1) WO2022130536A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355581B1 (en) * 2000-02-23 2002-03-12 Chartered Semiconductor Manufacturing Ltd. Gas-phase additives for an enhancement of lateral etch component during high density plasma film deposition to improve film gap-fill capability
JP3901533B2 (ja) 2002-02-04 2007-04-04 株式会社東芝 モニタ方法、エッチング方法及び半導体装置の製造方法
JP5404984B2 (ja) * 2003-04-24 2014-02-05 東京エレクトロン株式会社 プラズマモニタリング方法、プラズマモニタリング装置及びプラズマ処理装置
JP6541618B2 (ja) 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
US11094535B2 (en) * 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
JP6820775B2 (ja) * 2017-03-17 2021-01-27 株式会社日立ハイテク エッチング方法及びプラズマ処理装置
WO2020121540A1 (ja) * 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
JPWO2022130536A1 (zh) 2022-06-23
TW202341819A (zh) 2023-10-16
WO2022130536A1 (ja) 2022-06-23
KR20220088674A (ko) 2022-06-28
TW202226900A (zh) 2022-07-01
TWI809602B (zh) 2023-07-21
US20240047239A1 (en) 2024-02-08
JP7254971B2 (ja) 2023-04-10

Similar Documents

Publication Publication Date Title
US9922839B2 (en) Low roughness EUV lithography
US10665516B2 (en) Etching method and plasma processing apparatus
US5877032A (en) Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
US7993937B2 (en) DC and RF hybrid processing system
KR100702290B1 (ko) 포토레지스트와 에칭 잔여물의 에싱방법 및 처리방법
JP7189719B2 (ja) プロセスパラメータを決定するための方法及び装置
TW201721736A (zh) 用以決定處理速率之方法及設備
US11355324B2 (en) Plasma processing method
TWI732440B (zh) 電漿處理方法及電漿處理裝置
US6391790B1 (en) Method and apparatus for etching photomasks
JP2014232825A (ja) プラズマ処理方法
US7439068B2 (en) Plasma monitoring method, plasma processing method, method of manufacturing semiconductor device, and plasma processing system
CN114981932A (zh) 等离子处理装置以及等离子处理方法
US11978631B2 (en) Forming contact holes with controlled local critical dimension uniformity
WO2023166613A1 (ja) プラズマ処理方法
Ji-Won et al. Development of Virtual Metrology Using Plasma Information Variables to Predict Si Etch Profile Processed by SF 6/O 2/Ar Capacitively Coupled Plasma
JPH09205076A (ja) 半導体素子の製造プロセスのモニタ方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination