CN114975344A - 芯片结构、芯片结构的封装方法及电路板模组 - Google Patents

芯片结构、芯片结构的封装方法及电路板模组 Download PDF

Info

Publication number
CN114975344A
CN114975344A CN202210527501.XA CN202210527501A CN114975344A CN 114975344 A CN114975344 A CN 114975344A CN 202210527501 A CN202210527501 A CN 202210527501A CN 114975344 A CN114975344 A CN 114975344A
Authority
CN
China
Prior art keywords
conductive layer
layer
insulating layer
chip structure
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210527501.XA
Other languages
English (en)
Inventor
叶永超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wingtech Electronic Technology Co Ltd
Original Assignee
Shanghai Wingtech Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wingtech Electronic Technology Co Ltd filed Critical Shanghai Wingtech Electronic Technology Co Ltd
Priority to CN202210527501.XA priority Critical patent/CN114975344A/zh
Priority to PCT/CN2022/098896 priority patent/WO2023221215A1/zh
Publication of CN114975344A publication Critical patent/CN114975344A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements

Abstract

本发明公开了一种芯片结构、芯片结构的封装方法及电路板模组，芯片结构包括晶粒、绝缘层、导电层及被植入元件。晶粒具有第一表面，第一表面上设有第一接电部，绝缘层设于第一表面，绝缘层设有第一通孔以及安装孔，第一通孔对应第一接电部的位置，以暴露至少部分第一接电部，安装孔与第一通孔间隔设置。导电层设于绝缘层的背离第一表面的一侧面，导电层电连接于第一接电部，导电层具有镂空部，镂空部对应且连通于安装孔。沿晶粒至导电层的方向上，被植入元件至少部分安装于镂空部和安装孔中，被植入元件电连接于导电层。本发明公开的芯片结构、芯片结构的封装方法及电路板模组，在实现芯片结构功能需求的同时，实现芯片结构的小型化设计。

Description

芯片结构、芯片结构的封装方法及电路板模组
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种芯片结构、芯片结构的封装方法及电路板模组。
背景技术
随着技术的发展，由于各种电子设备的功能需求越来越多，用于支撑电子设备实现不同功能的芯片结构的功能集成度也越来越高。但是，芯片结构集成的功能越多，可能会导致芯片结构的尺寸也会相应增大。目前，为了实现芯片结构的多功能和小型化设计，通常会采用系统级封装，即3D堆叠封装，但是芯片结构在厚度上也会受到限制。
发明内容
本发明实施例公开了一种芯片结构、芯片结构的封装方法及电路板模组，在实现芯片结构功能需求的同时，实现芯片结构的小型化设计。
为了实现上述目的，第一方面，本发明公开了一种芯片结构，包括：
晶粒，所述晶粒具有第一表面，所述第一表面上设有第一接电部；
绝缘层，所述绝缘层设于所述第一表面，所述绝缘层设有第一通孔以及安装孔，所述第一通孔对应所述第一接电部的位置，以暴露至少部分所述第一接电部，所述安装孔与所述第一通孔间隔设置；
导电层，所述导电层设于所述绝缘层的背离所述第一表面的一侧面，所述导电层电连接于所述第一接电部，所述导电层具有镂空部，所述镂空部对应且连通于所述安装孔；以及
被植入元件，沿所述晶粒至所述导电层的方向上，所述被植入元件至少部分安装于所述镂空部和所述安装孔中，且所述被植入元件电连接于所述导电层。
作为一种可选的实施方式，在本发明的实施例中，所述第一表面还设有第二接电部，所述第二接电部位于所述安装孔中，所述第二接电部电连接于所述导电层以及所述被植入元件。
作为一种可选的实施方式，在本发明的实施例中，所述导电层包括多层，多层所述导电层层叠设置，相邻的两层所述导电层之间设有所述绝缘层，位于相邻的两层所述导电层之间的所述绝缘层上还设有第二通孔，所述第二通孔用于供相邻的两层所述导电层连接以实现电导通。
作为一种可选的实施方式，在本发明的实施例中，多层所述导电层至少包括相邻设置的第一导电层和第二导电层，沿所述晶粒向所述导电层的方向上，所述第二导电层位于所述第一导电层的背离所述晶粒的一侧，所述第二导电层、所述第一导电层均具有所述镂空部，且所述第二导电层上的所述镂空部与所述第一导电层上的所述镂空部对应且连通；
位于所述第一导电层和所述第二导电层之间的所述绝缘层还设有第二接电部，所述第二接电部位于所述安装孔中，所述第二接电部电连接于所述第一导电层和/或所述第二导电层；
所述被植入元件还电连接于所述第二接电部。
作为一种可选的实施方式，在本发明的实施例中，所述绝缘层为多层，多层所述绝缘层至少包括设于所述第一表面的第一绝缘层以及设于相邻的两层所述导电层之间的第二绝缘层，所述安装孔、所述第二通孔设于所述第二绝缘层。
作为一种可选的实施方式，在本发明的实施例中，所述芯片结构还包括金属球，所述金属球设于所述导电层的背离所述绝缘层的一侧，所述金属球电连接于所述导电层。
作为一种可选的实施方式，在本发明的实施例中，所述芯片结构还包括支撑部，所述支撑部电连接于所述导电层，所述支撑部包括端面和设于端面且相对设置的第一凸起部和第二凸起部，所述第一凸起部、所述第二凸起部自所述端面背离所述导电层延伸，所述金属球夹持并电连接于所述第一凸起部、所述第二凸起部以及所述端面之间。
作为一种可选的实施方式，在本发明的实施例中，所述晶粒还具有第二表面以及外周面，所述第二表面与所述第一表面相背设置，所述外周面连接于所述第一表面和所述第二表面；
所述芯片结构还包括塑封层，所述塑封层包覆于所述外周面和所述第二表面。
第二方面，本发明公开了一种芯片结构的封装方法，用于制作芯片结构，所述封装方法包括：
在晶粒的第一表面设置第一接电部，并在所述第一表面覆盖第一绝缘层；
去除部分所述第一绝缘层，暴露至少部分所述第一接电部；
在所述第一接电部的背离所述晶粒的一侧面覆盖第一导电层，使所述第一导电层覆盖所述第一绝缘层和所述第一接电部，所述第一导电层电连接于所述第一接电部；
在所述第一导电层上设置镂空部，所述镂空部对应于去除部分所述第一绝缘层的位置；
将被植入元件植入所述镂空部，所述被植入元件电连接于所述第一导电层。
作为一种可选的实施方式，在本发明的实施例中，所述芯片结构还包括第二绝缘层和第二导电层，所述在所述第一导电层上设置镂空部的步骤之后还包括：
在所述第一导电层背离所述第一绝缘层的一侧设置所述第二绝缘层，使所述第二绝缘层覆盖所述第一导电层以及所述镂空部；
去除部分所述第二绝缘层，暴露至少部分所述第一导电层；
在所述第二绝缘层的背离所述第一导电层的一侧设置所述第二导电层，使所述第二导电层与暴露的所述第一导电层电连接；
去除所述镂空部处的所述第二绝缘层，将被植入元件植入所述镂空部，并使所述被植入元件电连接于所述第一导电层和/或所述第二导电层。
作为一种可选的实施方式，在本发明的实施例中，所述在所述第二绝缘层的背离所述第一导电层一侧设置所述第二导电层的步骤之后还包括：
在所述第二导电层的背离所述第二绝缘层的一侧设置支撑部，所述支撑部电连接于所述第二导电层，并在所述支撑部的背离所述第二导电层的一侧设置金属球，所述金属球通过所述支撑部电连接于所述第二导电层。
作为一种可选的实施方式，在本发明的实施例中，所述封装方法还包括：
在所述晶粒的所述第一表面设置所述第一接电部之前，在所述晶粒的与所述第一表面相背的第二表面以及连接于所述第一表面和所述第二表面的外周面进行塑封。
作为一种可选的实施方式，在本发明的实施例中，所述去除部分所述第一绝缘层，以暴露至少部分所述第一接电部的方式为：
采用激光蚀刻或化学蚀刻去除部分所述第一绝缘层，以暴露至少部分所述第一接电部。
第三方面，本发明公开了一种电路板模组，包括电路板和如上述第一方面所述的芯片结构，所述电路板设于所述导电层的背离所述晶粒的一侧，所述电路板电连接于所述导电层。
作为一种可选的实施方式，在本发明的实施例中，所述芯片结构包括金属球，且沿所述晶粒向所述导电层的方向上，所述被植入元件突出于所述金属球时，所述电路板的朝向所述导电层的一侧对应所述被植入元件设有避让结构，所述避让结构用于避让所述被植入元件。
与现有技术相比，本发明的有益效果在于：
本发明实施例提供的芯片结构、芯片结构的封装方法及电路板模组，通过沿晶粒的厚度方向上的一侧堆叠导电层，并利用绝缘层实现导电结构之间的绝缘连接，从而使得芯片结构在满足线路布置需求的同时实现小型化。同时，由于被植入元件至少部分设于镂空部和安装孔中，此时可以减小被植入元件在导电层上的凸出高度，即可以减小芯片结构的整体厚度，能够进一步实现芯片结构的小型化设计。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实施例第一方面提供的芯片结构(具有一层导电层)的结构示意图；
图2为本实施例第一方面提供的芯片结构(具有多层导电层)的结构示意图；
图3为本实施例第一方面提供的具有多层导电层的芯片结构的封装示意图；
图4为本实施例第二方面提供的封装方法的一种流程图；
图5为本实施例第二方面提供的封装方法的另一种流程图；
图6为本实施例第三方面提供的电路板模组的结构示意图。
主要附图标记说明
1、晶粒；11、第一表面；12、第二表面；13、外周面；2、绝缘层；21、第一绝缘层；22、第二绝缘层；23、第三绝缘层；2a、第一通孔；2b、安装孔；2c、第二通孔；3、导电层；31、第一导电层；32、第二导电层；33、第三导电层；3a、镂空部；4、被植入元件；5、第一接电部；6、第二接电部；7、金属球；8、支撑部；81、端面；82、第一凸起部；83、第二凸起部；9、塑封层；100、芯片结构；200、电路板模组；210、电路板；211、避让结构。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本发明及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本发明中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
此外，术语“第一”、“第二”等主要是用于区分不同的装置、元件或组成部分(具体的种类和构造可能相同也可能不同)，并非用于表明或暗示所指示装置、元件或组成部分的相对重要性和数量。除非另有说明，“多个”的含义为两个或两个以上。
下面将结合实施例和附图对本发明的技术方案作进一步的说明。
请结合图1至图3，本实施例第一方面提供了一种芯片结构100，该芯片结构100包括晶粒1、绝缘层2、导电层3以及被植入元件4。晶粒1具有第一表面11，第一表面11上设有第一接电部5；绝缘层2设于第一表面11，绝缘层2设有第一通孔2a以及安装孔2b，第一通孔2a对应第一接电部5的位置，以暴露至少部分第一接电部5，安装孔2b与第一通孔2a为间隔设置。导电层3设于绝缘层2的背离第一表面11的一侧面，导电层3电连接于第一接电部5，同时导电层3具有镂空部3a，镂空部3a对应且连通于安装孔2b。在沿晶粒1至导电层3的方向上，被植入元件4至少部分位于安装孔2b和镂空部3a中，且被植入元件4电连接于导电层3。
考虑到芯片结构100在进行设计的过程中，在芯片功能多样性的要求下，会导致芯片结构100上的导电线路的设计较为复杂。同时，为了实现芯片结构100的小型化，可以考虑将芯片结构100的导电线路沿晶粒1的厚度方向层叠设置，从而可以有效减小芯片结构100的表面积。基于此，本申请通过设置绝缘层2以实现第一接电部5以及导电层3在不需要电连接的位置保持绝缘；与此同时，通过在绝缘层2上设置第一通孔2a，使得第一接电部5与导电层3在需要的位置进行电连接，从而使得第一接电部5与导电层3的导电线路的布置能够满足设计要求。
进一步地，考虑到晶粒1、第一接电部5、绝缘层2以及导电层3在晶粒1的厚度方向的层叠设置虽然可以减小芯片结构100的表面积，但是会使得芯片结构100的整体厚度有所增加。同时，由于芯片结构100中还需要设置一些被植入元件4来实现芯片结构100的一些功能，而被植入元件4的自身厚度要明显厚于绝缘层2和导电层3，当将被植入元件4电连接于导电层3时，会使得芯片结构100的厚度明显增加。
基于此，本申请还进一步通过在导电层3上设置镂空部3a，并在绝缘层2上设置与镂空部3a对应且连通的安装孔2b，以将被植入元件4安装于该安装孔2b，从而使得被植入元件4在沿晶粒1至导电层3的方向上的至少部分位于安装孔2b和镂空部3a中，此时被植入元件4凸出于导电层3的部分的厚度变小，从而可以有效减小被植入元件4对芯片结构100的整体尺寸的影响，以进一步实现芯片结构100的小型化设计。
可以理解的是，上述的各个结构的厚度是指晶粒1、绝缘层2、导电层3以及被植入元件4在沿晶粒1至导电层3的方向的上尺寸(如图1中的X方向)。
其中，第一接电部5可以是焊点、焊盘、引脚等。被植入元件4可以包括但不局限于电容、电感、电阻或是需要电连接于芯片结构100以实现芯片结构100的功能需求的器件等，在本实施例中对第一接电部5、被植入元件4的种类不作限定。
可选地，上述第一接电部5、第一通孔2a、镂空部3a、安装孔2b以及被植入元件4的数量可以为多个，且镂空部3a以及安装孔2b可以位于中部位置，也可以位于边缘位置。同时，当被植入元件4为多个时，镂空部3a以及安装孔2b的数量可以配合被植入元件4的数量设置，即，每一个镂空部3a和安装孔2b中同时设置一个被植入元件4，或者，也可以是在一个镂空部3a和安装孔2b中设置多个被植入元件4。
可以理解的是，第一通孔2a实现第一接电部5与导电层3之间的电连接方式可包括但不局限于：该导电层3延伸至第一通孔2a中并与第一接电部5直接接触以实现电连接，或者，在该第一通孔2a中设置导电件(例如金属柱、柔性线路板、导电线等)，利用该导电件的一端连接于导电层3，另一端连接于第一接电部5以实现该导电层3与第一接电部5的电连接。
本实施例以该导电层3延伸至第一通孔2a中并与第一接电部5直接接触以实现电连接为例进行说明。
考虑到由于第一通孔2a需要实现第一接电部5与导电层3之间的电连接，基于此，为了便于导电层3延伸至该第一通孔2a中，一些实施例中，第一通孔2a具有倾斜设置的壁面，以使得第一通孔2a的孔径沿晶粒1至导电层3的方向(如图1中的X方向)逐渐增大，从而在第一通孔2a设置导电层3时能够起到导向作用，以便于导电层3与第一接电部5之间的电连接。可以理解的是，第一通孔2a的数量和设置位置可以根据芯片结构100的导电线路要求进行调整，在本实施例中不作具体限定。
可选地，第一通孔2a可以采用激光蚀刻、化学蚀刻或其他通过去除绝缘层的材料的方式形成，在本实施例中对第一通孔2a的具体实施方式不作限定。
可选地，该导电层3上的镂空部3a可由在形成该导电层3的导电线路或导电图案时一并形成，即，该导电层3形成后，该镂空部3a同步形成。当然，可以理解的是，在其他实施例中，该镂空部3a也可在该导电层3形成后，再去除该导电层3的部分材料形成。
可选地，由于被植入元件4安装于安装孔2b，为了方便被植入元件4的安装，安装孔2b具有倾斜设置的壁面，以使得安装孔2b的开口沿晶粒1至导电层3的方向(如图1中的X方向)逐渐增大，从而便于被植入元件4的安装。
可选地，安装孔2b可以由激光蚀刻或化学蚀刻或其他通过去除绝缘层的材料形成，在本实施例中对安装孔2b的具体实施方式不作限定。
可选地，该导电层3可根据实际功能需求设置为一层或者是多层，当导电层3为多层时，可以实现在芯片结构100的表面积有限的情况下，增加芯片结构100的线路布置面积，以满足芯片结构100的功能需求。
一种可选地示例中，当该导电层3为一层，且该被植入元件4的电连接位置在朝向第一表面11的一侧时，为了便于被植入元件4与导电层3之间的电连接，可在第一表面11上设有第二接电部6，第二接电部6位于安装孔2b中，第二接电部6电连接于导电层3以及被植入元件4。这样，通过在第一表面11上设置第二接电部6，并通过第二接电部6电连接于导电层3，能够便于实现被植入元件4与导电层3之间的电连接。
此外，考虑到由于两个需要进行电连接的结构，其进行电连接位置的连接结构需要相互对应才能够实现二者之间的电连接。即若芯片结构100上与被植入元件4进行电连接的接电结构是固定的，那么芯片结构100能够连接的被植入元件4的种类就会受限。因此，本申请通过在第一表面11上还设置第二接电部6，第二接电部6的类型和位置可对应需要电连接的被植入元件4的接电结构进行设计，即，第二接电部6的类型、位置都可以灵活调整，这样适配于不同的被植入元件4，以使得芯片结构100能够连接各种被植入元件4，从而有利于拓展芯片结构100的不同功能的实现。
可选地，第二接电部6可以是焊点，也可以是焊盘等其他可以实现被植入元件4与导电层3之间的电连接的接电部件，在本实施例中对第二接电部6的具体结构不作限定。
当然，若被植入元件4的电连接位置位于其自身的外周面时，此时将被植入元件4设置在镂空部3a内的部分外周面直接与导电层3接触以实现电连接，则无需额外设置第二接电部6，这样能够简化芯片结构100的导电线路的设计。
另一种可选地示例中，导电层3包括多层，且多层导电层3之间层叠设置时，相邻的两层导电层3之间设有该绝缘层2，以通过绝缘层2实现相邻两层导电层3之间不需要进行电导通的位置的绝缘连接。相应的，在绝缘层2上设有第二通孔2c，以通过第二通孔2c实现相邻的两层导电层3之间需要的位置的电导通。
可以理解的是，该相邻的两层导电层3之间通过第二通孔2c实现电连接导通的方式可包括但不局限于：相邻的两层导电层3中，其中一层导电层3延伸至第二通孔2c中并与另一层导电层3直接接触以实现电连接，或者，在该第二通孔2c中设置导电件(例如金属柱、柔性线路板、导电线等)，利用该导电件的一端连接于其中一层导电层3，另一端连接于另一层导电层3以实现该相邻的两层导电层3的电连接。
可选地，由于第二通孔2c需要实现相邻两层导电层3之间的电连接，为了便于导电层3的布置，第二通孔2c具有倾斜设置的壁面，以使得第二通孔2c开口沿晶粒1至导电层3的方向(如图1中的X方向)逐渐增大，从而在第二通孔2c设置导电层3时能够起到导向作用，以便于实现相邻两层导电层3之间的电连接。可以理解的是，第二通孔2c的数量和设置位置可以根据芯片结构100的导电线路要求进行调整，在本实施例中不作具体限定。
当导电层3具有多层时，一种示例中，以导电层3为两层为例(如图2中的(a)所示)，导电层3包括相邻设置的第一导电层31和第二导电层32，沿晶粒1向导电层3的方向上，第二导电层32位于第一导电层31的背离晶粒1的一侧，第二导电层32、第一导电层31均具有镂空部3a(参见图3中的(c))，且第二导电层32上的镂空部3a与第一导电层31上的镂空部3a对应且连通。此时绝缘层2也有两层，绝缘层2包括位于第一表面11的第一绝缘层21和位于第一导电层31、第二导电层32之间的第二绝缘层22。第二绝缘层22上的安装孔2b与第一导电层31和第二导电层32的镂空部3a对应且连通。当被植入元件4通过第二接电部6与导电层3电连接时，此时，第二接电部6可设于第一绝缘层21的背离第一表面11的一侧，且位于第一导电层31和第二导电层32之间的绝缘层2的安装孔2b中，该第二接电部6可即被植入元件4电连接于第二接电部6。
可以理解的是，此时，第二接电部6可以电连接于第一导电层31，以实现被植入元件4与第一导电层31的电连接；或者，第二接电部6可以电连接于第二导电层32，以实现被植入元件4与第二导电层32的电连接；或者，第二接电部6可以同时电连接于第一导电层31和第二导电层32，以实现被植入元件4同时与第一导电层31和第二导电层32的电连接。可以理解的是，第二接电部6与第一导电层31和第二导电层32的电连接方式可以根据导电线路的需要进行选择，在本实施例中不作具体限定。
另一种示例中，当导电层3为三层时(如图2中的(b)所示)，导电层3包括第一导电层31、第二导电层32和第三导电层33，沿晶粒1向导电层3的方向上，第二导电层32位于第一导电层31的背离晶粒1的一侧，第三导电层33位于第二导电层32背离第一导线层的一侧。此时，绝缘层2也有三层，绝缘层2包括位于第一表面11的第一绝缘层21，位于第一导电层31、第二导电层32之间的第二导电层32，位于第二导电层32与第三导电层33之间的第三绝缘层23。同时，第二绝缘层22上的安装孔2b与第三绝缘层23上的安装孔2b对应且连通设置，并与第一导电层31、第二导电层32、第三导电层33上的镂空部3a(参见图3中的(c))对应且连通设置。第二接电部6位于第二绝缘层22的安装孔2b中并位于第一绝缘层21的背离第一表面11的一侧，被植入元件4位于安装孔2b中并电连接于第二接电部6，且第二接电部6可以根据导电线路的需要电连接于任意一层导电层3或两层导电层3，甚至同时电连接于三层导电层3，在本实施例中不作限定。
上述的导电层3为两层和三层时，被植入元件4的设置位置只是一种示例。即，当导电层3为多层时，被植入元件4可以安装到一层导电层3和绝缘层2中，或者，被植入元件4也可以安装到多层导电层3和绝缘层2中，此时能够更大程度地避免被植入元件4的厚度对芯片结构100的整体厚度的影响。可以理解的是，当导电层3具有更多层时，被植入元件4的位置可以根据实际需要进行调整，在本实施例中不作限定。
请再次一并参阅图1至图3，一些实施例中，为了实现芯片结构100与其他器件的电连接，芯片结构100还包括金属球7，金属球7可采用植球工艺设于导电层3的背离绝缘层2的一侧，金属球7电连接于导电层3。在两个器件之间，金属球7的电连接方式更容易实现不同器件组合之后的整体结构的小型化设计。
具体地，金属球7可以为具有导电性能的锡球、铜球、银球或其他金属材料，在本实施例中对金属球7的具体材料不作限定。
进一步地，为了提高金属球7与导电层3的电连接的稳定性，芯片结构100还包括支撑部8，该支撑部8位于金属球7与导电层3之间，以使得金属球7通过支撑部8电连接于导电层3。受芯片结构100的功能需求的影响，导电层3与金属球7之间的连接面积可能会比较小，而由于金属球7的形状会使得金属球7与导电层3之间的电连接不稳定，因此通过在金属球7与导电层3之间增加支撑部8，能够提高金属球7与导电层3之间的电连接稳定性。
可选地，支撑部8可以是与金属球7材料相同的金属材料，也可以是与金属球7的材料不同的金属材料，也可以是具有导电功能的导电陶瓷等，在本实施例中对支撑部8不作具体限定。
一些实施例中，支撑部8包括端面81和设于端面81且相对设置的第一凸起部82和第二凸起部83，第一凸起部82和第二凸起部83自端面81背离导电层3延伸以夹持金属球7，从而提高金属球7在支撑部8的端面81的连接稳定性，防止金属球7脱落于支撑部8。同时金属球7电连接于第一凸起部82、第二凸起部83以及端面81之间，以通过端面81、第一凸起部82以及第二凸起部83共同实现与金属球7的电连接，从而提高支撑部8与金属球7之间的电连接稳定性，进而提高金属球7与导电层3之间的电连接稳定性。
一种示例中，第一凸起部82与第二凸起部83可以是间隔相对设置，此时能够使得金属球7的受力更加均衡，以提高金属球7与第一凸起部82、第二凸起部83的连接稳定性。可以理解的是，第一凸起部82、第二凸起部83可以为一对间隔且相对设置，也可以是两对、三对或者更多对的间隔相对设置。
另一种示例中，该第一凸起部82与第二凸起部83也可以是相互连接且相对设置，此时第一凸起部82和第二凸起部83可以与端面81围合形成一个用于容纳金属球7的凹槽，以使得金属球7可以设置于该凹槽中，能够有效提高金属球7与支撑部8的连接稳定性以及电连接稳定性。
可选地，第一凸起部82、第二凸起部83的相互朝向的表面可以为倾斜表面，以在设置金属球7时实现对金属球7的导向作用，以进一步提高金属球7与支撑部8之间的连接稳定性。
一些实施例中，由于芯片结构100所需的导电线路过于复杂，为了能够容纳更多的导电线路，晶粒1具有与第一表面11相对的第二表面12以及连接于第一表面11和第二表面12的外周面13。且芯片结构100还包括包覆于第二表面12和外周面13的塑封层9，设置于外周面13外周的塑封层9还可以用于承载部分导电线路，即晶粒1可以采用扇出式的封装工艺，从而在保持塑封可靠性以及实现塑封层9对晶粒实现有效保护的前提下，塑封层9还能够扩大晶粒1的可用于承载导电线路的面积，如第一接电部5，有利于为导电线路的设计提供更多的空间。
具体地，塑封层9的材料可以是聚合树脂材料，如味之素内置膜(AjinomotoBuild-up Film-ABF)、苯并环丁烯(BCB)、双马来酰亚胺三嗪(BT)、环氧树脂、聚酯、聚酰亚胺和/或聚四氟乙烯。或者塑封层9的材料还可以是用于聚合树脂材料的加固材料，例如玻璃纤维加固材料。
本实施例第一各方面提供的芯片结构100通过将导电层3、绝缘层2沿晶粒1的厚度方向层叠设置，从而实现芯片结构100的小型化封装。此外，由于在绝缘层2的导电层3上设有连通的安装孔2b和镂空部3a，从而可以使得被植入元件4设于安装孔2b中，以减小被植入元件4对芯片结构100的整体尺寸的影响，以进一步实现芯片结构100的小型化设计。
请结合图3、图4和图5，第二方面，本实施例提供了一种封装得到上述第一方面所述的芯片结构100的封装方法。
一种实施方式中，该封装方法包括：
301、在晶粒1的第一表面11设置第一接电部5，并在第一表面11覆盖第一绝缘层21；
该步骤的目的是为了在晶粒1的第一表面11上设置该第一接电部5，以作为后续与第一导电层31的接电导通的基础。同时第一绝缘层21的设置能够实现第一接电部5与第一导电层31绝缘设置，从而避免第一接电部5对第一导电层31的设置。
可选地，该第一接电部5可以是金属或金属合金制成得到可包括但不局限于焊点、焊盘、引脚等，该第一接电部5设于第一表面11上时，可与第一表面11上的线路接触以实现电导通。
此外，该第一绝缘层21可以是聚合树脂材料，如味之素内置膜(Ajinomoto Build-up Film-ABF)、苯并环丁烯(BCB)、双马来酰亚胺三嗪(BT)、环氧树脂、聚酯、聚酰亚胺和/或聚四氟乙烯。或者该第一绝缘层21的材料还可以是用于聚合树脂材料的加固材料，例如玻璃纤维加固材料。
302、去除部分第一绝缘层21，暴露至少部分第一接电部5；
该步骤的目的是为了在第一绝缘层21上形成用于暴露至少部分第一接电部5的第一通孔2a和用于安装被植入元件4的安装孔2b。
303、在第一接电部5的背离晶粒1的一侧面覆盖第一导电层31，使第一导电层31覆盖第一绝缘层21和第一接电部5，第一导电层31电连接于第一接电部5；
该步骤的目的是实现第一导电层31与第一接电部5之间的电连接，即第一导电层31通过第一绝缘层21上的第一通孔2a实现与第一接电部5之间的电连接。
可选地，第一导电层31可以是单一金属材料或金属合金材料制成的，如铜、金、银以及铜合金等。
进一步地，第一通孔2a实现第一接电部5与第一导电层31之间的电连接方式可包括但不局限于：该第一导电层31延伸至第一通孔2a中并与第一接电部5直接接触以实现电连接，或者，在该第一通孔2a中设置导电件(例如金属柱、柔性线路板、导电线等)，利用该导电件的一端连接于第一导电层31，另一端连接于第一接电部5以实现该第一导电层31与第一接电部5的电连接。
304、在第一导电层31上设置镂空部3a，镂空部3a对应于去除部分第一绝缘层21的位置；
该步骤中形成的镂空部3a是为被植入元件4的设置提供设置位置，且镂空部3a对应于安装孔2b。
305、将被植入元件4植入镂空部3a以及去除部分第一绝缘层21的位置，被植入元件4电连接于第一导电层31。
由于镂空部3a对应于安装孔2b，当将被植入元件4安装于安装孔2b中时，被植入元件4可以直接与镂空部3a位置的第一导电层31电连接，或者可以在安装孔2b中设置第二接电部6，被植入元件4通过第二接电部6实现与第一导电层31的电连接。
进一步地，当芯片结构100所需实现的功能不同时，芯片结构100通常会设置多层绝缘层2以及导电层3，当芯片结构100具有多层绝缘层2和导电层3时，上述封装方法在第一导电层31上设置镂空部3a的步骤之后还包括：
306、在第一导电层31背离第一绝缘层21的一侧设置第二绝缘层22，使第二绝缘层22覆盖第一导电层31以及镂空部3a；
该步骤的目的是为了实现芯片结构100的功能的多样性，即需要设置多层导电层时，第二绝缘层22可以实现第一导电层31与第二导电层32之间的绝缘设置，从而不影响第二导电层32的设置。
可以理解的是，第二绝缘层22的材料以及设置方式可以参照第一绝缘层21的材料和设置方式，此处不再赘述。
307、去除部分第二绝缘层22，暴露至少部分第一导电层31；
该步骤的目的是为了在第二绝缘层22形成第二通孔2c，以通过第二通孔2c实现第二导电层32与第一导电层31的电连接。
308、在第二绝缘层22的背离第一导电层31的一侧设置第二导电层32，使第二导电层32与暴露的第一导电层31电连接；
该步骤的目的是为了实现第二导电层32与第一导电层31的电连接。
309、去除镂空部3a处的第二绝缘层22，将被植入元件4植入镂空部3a，并使被植入元件4电连接于第一导电层31或第二导电层32，或同时电连接于第一导电层31和第二导电层32。
该步骤的目的是当绝缘层2和导电层3具有多层时，可以使得第二绝缘层22上形成对应于镂空部3a的安装孔2b，从而使得第一绝缘层21的安装孔2b与第二绝缘层的安装孔2b对应，以便于被植入元件4安装于多层绝缘层2的安装孔2b和导电层3的镂空部3a中。进而可以使得被植入元件4同时嵌入多层导电层3和多层绝缘层2中，从而避免被植入元件4的设置对芯片结构100的整体尺寸，尤其是沿晶粒1至导电层3的方向的尺寸。
被植入元件4可以电连接于第一导电层31，也可以电连接于第二导电层32，还可以同时电连接于第一导电层31和第二导电层32，其具体连接方式可以根据实际需要进行选择，在本实施例中不作具体限定。
为了便于芯片结构100与其他结构进行电连接，同时实现整体结构的小型化，该封装方法在第二绝缘层22的背离所述第一导电层31一侧设置所述第二导电层32的步骤之后还包括：
310、在第二导电层32的背离第二绝缘层22的一侧设置支撑部8，支撑部8电连接于第二导电层32，并在支撑部8的背离第二导电层32的一侧设置金属球7，金属球7通过支撑部8电连接于第二导电层32。
该步骤的目的是通过支撑部8的设置以提高金属球7与第二导电层32的电连接稳定性，此外该步骤中的金属球7的设置目的是为芯片结构100与其他电路板结构连接时提供电连接基础。
可选地，金属球7可以采用植球工艺连接于支撑部8，且金属球7的设置有利于实现芯片结构100与其他电路板结构连接时的小型化设置。支撑部8与金属球7可以采用相同的导电材料，如支撑部8与金属球7的材料均为铜；也可以采用不同的导电材料，如支撑部8的材料可以为金，金属球7的材料可以为铜。
具体地，上述设置支撑部8和金属球7的步骤可以在步骤308之后、步骤309之前，或者在步骤309之后，但是不应在安装孔2b形成之后、被植入元件4安装之间进行植金属球7操作。若在安装孔2b形成后，先进行植金属球7操作，会在植金属球7过程中导致安装孔2b中掉落杂质，从而导致后续被植入元件4在安装孔2b内的安装受阻或电连接失效等情况，会影响芯片结构100的生产效率和生产质量。
可选地，当芯片结构100只有第一绝缘层21和第一导电层31时，芯片结构100的制作方法可以如图4所示，其中支撑部8和金属球7可以设置可以在步骤305之后；当芯片结构100具有第一绝缘层21、第一导电层31、第二绝缘层22、第二导电层32时，芯片结构100的制作方法可以如图5所示，其中支撑部8和金属球7可以设置可以在步骤309之后；当芯片结构100的结构更复杂时，可以重复上述第一绝缘层21、第一导电层31、第二绝缘层22、第二导电层32的设置步骤，从而形成芯片结构100的多层结构，以满足芯片结构100的功能需求。且当第一绝缘层21、第一导电层31、第二绝缘层22、第二导电层32具有多层时，支撑部8和金属球7可以设置在最远离晶粒1的一层导电层3上，从而便于实现芯片结构100与其他结构的电连接。当然，在结构设计需要的情况下，支撑部8与金属球7的设置形式也可以如被植入元件4的设置形式，即通过嵌入式设计，从而进一步实现芯片结构100的小型化设计。
一些实施例中，该封装方法还包括：
311、晶粒1具有第二表面12以及外周面13，第二表面12与第一表面11相背设置，外周面13连接于第一表面11和第二表面12，在第二表面12和外周面13设置有塑封层9。
该步骤的目的是通过塑封层9对晶粒1实现包裹保护，同时由于塑封层9具有与晶粒1的第一表面11齐平的表面，当在晶粒1的第一表面11设置第一接电部5时，若晶粒1的第一表面11空间不足，可以将第一接电部5同时设于晶粒1和塑封层9上，从而可以提高芯片结构的导电线路的布线空间。
可选地，上述塑封层9的材料可以是聚合树脂材料，如味之素内置膜(AjinomotoBuild-up Film-ABF)、苯并环丁烯(BCB)、双马来酰亚胺三嗪(BT)、环氧树脂、聚酯、聚酰亚胺和/或聚四氟乙烯。或者塑封层9的材料还可以是用于聚合树脂材料的加固材料，例如玻璃纤维加固材料。
进一步地，上述去除部分第一绝缘层21，以暴露至少部分第一接电部5的方式为：
采用激光蚀刻或化学蚀刻去除第一绝缘层21对应第一接电部5的部分材料，以形成第一通孔2a和安装孔2b。其中，通过激光蚀刻的方法能够提高加工精度，还能够提高加工效率。采用化学蚀刻的方法能够实现对第一导电层31的保护，从而避免对第一导电层31造成损坏。
进一步地，去除部分第二绝缘层22，暴露至少部分第一导电层31的方法也可采用例如化学蚀刻、激光蚀刻或者是其他去除该部分材料的方式实现，从而使得该第二绝缘层22形成第二通孔2c和安装孔2b。镂空部3a可由在形成该第一导电层31的导电线路或导电图案时一并形成，即，该第一导电层31形成后，该镂空部3a同步形成。当然，可以理解的是，在其他实施例中，该镂空部3a也可在该第一导电层31形成后，再去除该第一导电层31的部分材料形成。
请参阅图6，第三方面，本实施例公开了一种电路板模组200，该电路板模组200包括上述第一方面所述的芯片结构100和电路板210，电路板210位于导电层3的背离晶粒1的一侧，且电路板210电连接于导电层3。具有上述芯片结构100的电路板模组200，在实现功能多样性的同时能够实现电路板模组200的小型化设计。
进一步地，当芯片结构100包括金属球7，且沿晶粒1向导电层3的方向上，被植入元件4突出于金属球7时，电路板210的朝向导电层3的一侧对应被植入元件4设有避让结构211，以避让被植入元件4。这样，在电路板210跟被植入元件4的安装连接时，能够避免二者出现干涉的情况，有效确保电路板210与被植入元件4的安装可靠性，同时避让结构211的设置能够减少电路板模组200沿电路板210厚度方向上的整体厚度，使得电路板模组200整体结构更加紧凑。
可选地，该避让结构211可以为设于电路板210上的凹槽，也可以是通孔，或者是电路板210的表面上形成的凹陷等，其具体形式可以根据实际情况选择，在本实施例中不作限定。
可以理解的是，芯片结构100上未设置金属球7时，芯片结构100与电路板210也可以通过导电线路进行电连接，如打金线等；还可以通过柔性电路板进行电连接，在本实施例中对芯片结构100与电路板210的具体连接方式不作限定。
一些实施例中，当芯片结构100包括金属球7时，为了提高金属球7与导电层3的电连接稳定性，还可以在导电层3与金属球7之间设置支撑部8。具体地，支撑部8的设置方式可以参照上述第一方面所述的支撑部8的结构，此处不再赘述。
本实施例第三方面提供的电路板模组200，在实现功能多样性的同时还能够实现小型化设计。
以上对本发明实施例公开的芯片结构、芯片结构的封装方法及电路板模组进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的芯片结构、芯片结构的封装方法及电路板模组及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种芯片结构，其特征在于，包括：
晶粒，所述晶粒具有第一表面，所述第一表面上设有第一接电部；
绝缘层，所述绝缘层设于所述第一表面，所述绝缘层设有第一通孔以及安装孔，所述第一通孔对应所述第一接电部的位置，以暴露至少部分所述第一接电部，所述安装孔与所述第一通孔间隔设置；
导电层，所述导电层设于所述绝缘层的背离所述第一表面的一侧面，所述导电层电连接于所述第一接电部，所述导电层具有镂空部，所述镂空部对应且连通于所述安装孔；以及
被植入元件，沿所述晶粒至所述导电层的方向上，所述被植入元件至少部分安装于所述镂空部和所述安装孔中，且所述被植入元件电连接于所述导电层。
2.根据权利要求1所述的芯片结构，其特征在于，所述第一表面还设有第二接电部，所述第二接电部位于所述安装孔中，所述第二接电部电连接于所述导电层以及所述被植入元件。
3.根据权利要求1所述的芯片结构，其特征在于，所述导电层包括多层，多层所述导电层层叠设置，相邻的两层所述导电层之间设有所述绝缘层，位于相邻的两层所述导电层之间的所述绝缘层上还设有第二通孔，所述第二通孔用于供相邻的两层所述导电层连接以实现电导通。
4.根据权利要求3所述的芯片结构，其特征在于，多层所述导电层至少包括相邻设置的第一导电层和第二导电层，沿所述晶粒向所述导电层的方向上，所述第二导电层位于所述第一导电层的背离所述晶粒的一侧，所述第二导电层、所述第一导电层均具有所述镂空部，且所述第二导电层上的所述镂空部与所述第一导电层上的所述镂空部对应且连通；
位于所述第一导电层和所述第二导电层之间的所述绝缘层还设有第二接电部，所述第二接电部位于所述安装孔中，所述第二接电部电连接于所述第一导电层和/或所述第二导电层；
所述被植入元件还电连接于所述第二接电部。
5.根据权利要求3所述的芯片结构，其特征在于，所述绝缘层为多层，多层所述绝缘层至少包括设于所述第一表面的第一绝缘层以及设于相邻的两层所述导电层之间的第二绝缘层，所述安装孔、所述第二通孔设于所述第二绝缘层。
6.根据权利要求1-5任一项所述的芯片结构，其特征在于，所述芯片结构还包括金属球，所述金属球设于所述导电层的背离所述绝缘层的一侧，所述金属球电连接于所述导电层。
7.根据权利要求6所述的芯片结构，其特征在于，所述芯片结构还包括支撑部，所述支撑部电连接于所述导电层，所述支撑部包括端面和设于端面且相对设置的第一凸起部和第二凸起部，所述第一凸起部、所述第二凸起部自所述端面背离所述导电延伸，所述金属球夹持并电连接于所述第一凸起部、所述第二凸起部以及所述端面之间。
8.根据权利要求1-5任一项所述的芯片结构，其特征在于，所述晶粒还具有第二表面以及外周面，所述第二表面与所述第一表面相背设置，所述外周面连接于所述第一表面和所述第二表面；
所述芯片结构还包括塑封层，所述塑封层包覆于所述外周面和所述第二表面。
9.一种芯片结构的封装方法，用于制作芯片结构，其特征在于，所述封装方法包括：
在晶粒的第一表面设置第一接电部，并在所述第一表面覆盖第一绝缘层；
去除部分所述第一绝缘层，暴露至少部分所述第一接电部；
在所述第一接电部的背离所述晶粒的一侧面覆盖第一导电层，使所述第一导电层覆盖所述第一绝缘层和所述第一接电部，所述第一导电层电连接于所述第一接电部；
在所述第一导电层上设置镂空部，所述镂空部对应于去除部分所述第一绝缘层的位置；
将被植入元件植入所述镂空部，使所述被植入元件电连接于所述第一导电层。
10.根据权利要求9所述的封装方法，其特征在于，所述芯片结构还包括第二绝缘层和第二导电层，所述在所述第一导电层上设置镂空部的步骤之后还包括：
在所述第一导电层背离所述第一绝缘层的一侧设置所述第二绝缘层，使所述第二绝缘层覆盖所述第一导电层以及所述镂空部；
去除部分所述第二绝缘层，暴露至少部分所述第一导电层；
在所述第二绝缘层的背离所述第一导电层的一侧设置所述第二导电层，使所述第二导电层与暴露的所述第一导电层电连接；
去除所述镂空部处的所述第二绝缘层，将被植入元件植入所述镂空部，并使所述被植入元件电连接于所述第一导电层和/或所述第二导电层。
11.根据权利要求10所述的封装方法，其特征在于，所述在所述第二绝缘层的背离所述第一导电层一侧设置所述第二导电层的步骤之后还包括：
在所述第二导电层的背离所述第二绝缘层的一侧设置支撑部，所述支撑部电连接于所述第二导电层，并在所述支撑部的背离所述第二导电层的一侧设置金属球，所述金属球通过所述支撑部电连接于所述第二导电层。
12.根据权利要求9-11任一项所述的封装方法，其特征在于，所述封装方法还包括：
在所述晶粒的所述第一表面设置所述第一接电部之前，在所述晶粒的与所述第一表面相背的第二表面以及连接于所述第一表面和所述第二表面的外周面进行塑封。
13.根据权利要求9-11任一项所述的封装方法，其特征在于，所述去除部分所述第一绝缘层，以暴露至少部分所述第一接电部的方式为：
采用激光蚀刻或化学蚀刻去除部分所述第一绝缘层，以暴露至少部分所述第一接电部。
14.一种电路板模组，其特征在于，包括电路板和如权利要求1-8任一项所述的芯片结构，所述电路板电连接于所述导电层。
15.根据权利要求14所述的电路板模组，其特征在于，所述电路板对应所述被植入元件处设有避让结构，所述避让结构用于避让所述被植入元件。
CN202210527501.XA 2022-05-16 2022-05-16 芯片结构、芯片结构的封装方法及电路板模组 Pending CN114975344A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210527501.XA CN114975344A (zh) 2022-05-16 2022-05-16 芯片结构、芯片结构的封装方法及电路板模组
PCT/CN2022/098896 WO2023221215A1 (zh) 2022-05-16 2022-06-15 芯片结构、芯片结构的封装方法及电路板模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210527501.XA CN114975344A (zh) 2022-05-16 2022-05-16 芯片结构、芯片结构的封装方法及电路板模组

Publications (1)

Publication Number Publication Date
CN114975344A true CN114975344A (zh) 2022-08-30

Family

ID=82984084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210527501.XA Pending CN114975344A (zh) 2022-05-16 2022-05-16 芯片结构、芯片结构的封装方法及电路板模组

Country Status (2)

Country Link
CN (1) CN114975344A (zh)
WO (1) WO2023221215A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723313B2 (en) * 2012-01-14 2014-05-13 Wan-Ling Yu Semiconductor package structure and method for manufacturing the same
CN105097492A (zh) * 2014-05-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 芯片制造工艺和芯片
CN109640521B (zh) * 2018-11-20 2020-06-30 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件
CN113707566A (zh) * 2021-08-16 2021-11-26 矽磐微电子(重庆)有限公司 半导体结构的制造方法及半导体结构

Also Published As

Publication number Publication date
WO2023221215A1 (zh) 2023-11-23

Similar Documents

Publication Publication Date Title
US11089685B2 (en) Stackable via package and method
US9653323B2 (en) Manufacturing method of substrate structure having embedded interconnection layers
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US7285728B2 (en) Electronic parts packaging structure and method of manufacturing the same
US9345143B2 (en) Method of fabricating a wiring board
US20060118931A1 (en) Assembly structure and method for embedded passive device
US20040155324A1 (en) Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
KR20100130555A (ko) 배선기판 및 그 제조방법
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
KR101689547B1 (ko) 전기 접속 구조의 제조 방법
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
US20090101401A1 (en) Wiring board
CN114975344A (zh) 芯片结构、芯片结构的封装方法及电路板模组
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR20020028038A (ko) 반도체 패키지의 적층 구조 및 그 적층 방법
US7732903B2 (en) High capacity memory module using flexible substrate
KR100900182B1 (ko) 반도체 패키지
KR100646489B1 (ko) 반도체 장치 및 그의 제조 방법
US8013432B2 (en) Package substrate, semiconductor package having the package substrate
US8450624B2 (en) Supporting substrate and method for fabricating the same
KR20010058584A (ko) 반도체패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination