CN114975299A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114975299A
CN114975299A CN202110811080.9A CN202110811080A CN114975299A CN 114975299 A CN114975299 A CN 114975299A CN 202110811080 A CN202110811080 A CN 202110811080A CN 114975299 A CN114975299 A CN 114975299A
Authority
CN
China
Prior art keywords
lead
mounting base
resin package
switching element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110811080.9A
Other languages
English (en)
Inventor
井上一裕
野口吉雄
竹下笃史
长内俊英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN114975299A publication Critical patent/CN114975299A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
    • H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

实施方式提供一种防止由内部应力引起的半导体芯片的破损的半导体装置。实施方式的半导体装置具备：发光元件；受光元件；输入侧端子；开关元件；引线，包含安装有所述开关元件的安装底座及输出侧端子；以及树脂封装，将所述发光元件、所述受光元件、所述开关元件及所述安装底座封闭。所述受光元件以及所述开关元件在与从所述发光元件朝向所述受光元件的第一方向交叉的第二方向上并排。所述树脂封装包含：第一侧面，使所述输入侧端子延伸出；第二侧面，使所述输出侧端子延伸出；以及第三侧面，与所述第一侧面、第二侧面相连。所述开关元件位于所述第一、第二侧面之间的中央。所述安装底座与所述第三侧面相对，在所述第二方向上具有比所述输出侧端子的侧面的位置更靠近所述树脂封装的中心侧的侧面。

Description

半导体装置
[相关申请]
本申请享受日本专利申请2021-23980号(申请日：2021年2月18日)作为基础申请的优先权。本申请通过参考此基础申请包括基础申请的全部内容。
技术领域
实施方式涉及半导体装置。
背景技术
在高电压、高电流下使用的半导体芯片，为了增大电流容量而被大面积化。在对这样的半导体芯片进行树脂密封的半导体装置中，半导体芯片有时由于由封装材料的热膨胀系数的差引起的内部应力而破损。
发明内容
实施方式提供一种防止由内部应力引起的半导体芯片的破损的半导体装置。
实施方式的半导体装置具备：发光元件；输入侧端子，与所述发光元件电连接；受光元件，设置于与所述发光元件对置的位置；第一开关元件，与所述受光元件电连接；第一引线，包含安装有所述第一开关元件的第一安装底座以及与所述第一开关元件电连接的第一输出侧端子；以及树脂封装，封闭所述发光元件、所述受光元件、所述第一开关元件以及所述第一引线的所述第一安装底座。所述受光元件以及所述第一开关元件在与从所述发光元件朝向所述受光元件的第一方向交叉的第二方向上并排。所述树脂封装包含：第一侧面，使所述输入侧端子延伸出；第二侧面，设置于所述第一侧面的相反侧，使所述第一输出侧端子延伸出；以及第三侧面，与所述第二方向交叉。所述第一侧面以及所述第二侧面沿着所述第二方向延伸。所述第一开关元件在从所述第一侧面朝向所述第二侧面的第三方向上被封闭于所述第一侧面与所述第二侧面之间的中央。所述第一引线具有：所述第一输出侧端子的与所述第二方向交叉的侧面；以及所述第一安装底座的侧面，与所述树脂封装的所述第三侧面对置，所述第一安装底座的侧面在所述第二方向上设置于比所述第一输出侧端子的所述侧面的位置更靠近所述树脂封装的中心侧的位置。
附图说明
图1是示意性地表示实施方式的半导体装置的立体图。
图2的(a)、(b)是表示实施方式的半导体装置的示意图。
图3的(a)～(c)是表示实施方式的半导体装置的构成的示意图。
图4的(a)～(c)是表示实施方式的半导体装置的特性的示意图。
图5的(a)、(b)是表示实施方式的变形例的半导体装置的示意图。
具体实施方式
以下，参照附图对实施方式进行说明。在附图中的相同部分标注相同的附图标记并适当省略其详细的说明，对不同的部分进行说明。另外，附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等未必与现实的相同。另外，即使在表示相同部分的情况下，也存在根据附图而彼此的尺寸、比率不同地进行表示的情况。
进而，使用各图中所示的X轴、Y轴及Z轴，对各部分的配置及结构进行说明。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。另外，有时将Z方向作为上方并将其相反方向作为下方进行说明。
图1是示意性地表示实施方式的半导体装置1的立体图。半导体装置1例如是包含光耦合器的光继电器。
半导体装置1具备第一开关元件10、第二开关元件20、受光元件30、发光元件40、树脂封装50、输入侧端子60a～60h、输出侧端子70a、70b、80a、80b。第一开关元件10以及第二开关元件20例如是MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。
第一开关元件10、第二开关元件20、受光元件30以及发光元件40被密封在树脂封装50的内部。输入侧端子60a～60h及输出侧端子70a、70b、80a、80b分别以从树脂封装50延伸出的方式设置。
图2的(a)及(b)是表示实施方式的半导体装置1的示意图。图2的(a)是表示树脂封装50的内部结构的示意俯视图。图2的(b)是沿着图2的(a)中所示的A-A线的剖视图。
如图2的(a)所示，半导体装置1包含第一引线70、第二引线80及第三引线90。第一引线70、第二引线80及第三引线90例如是包含铜或铁镍合金的金属板。
第一引线70、第二引线80及第三引线90被密封在树脂封装50的内部。第一引线70的一部分作为输出侧端子70a及70b而向树脂封装50的外部延伸。第二引线80的一部分作为输出侧端子80a及80b而向树脂封装50的外侧延伸。
第一引线70例如包含安装底座70m。第一开关元件10安装于安装底座70m的下表面上。输出侧端子70a及70b经由安装底座70m与第一开关元件10电连接。
第二引线80例如包含安装底座80m。第二开关元件20安装于安装底座80m的下表面上。输出侧端子80a及80b经由安装底座80m与第二开关元件20电连接。
第三引线90设置于第一引线70与第二引线80之间。受光元件30安装于第三引线90的下表面上。
如图2的(a)所示，输入侧端子60a～60h分别包含位于树脂封装50的内部的密封部分和从树脂封装50延伸出的端子部分。
树脂封装50在俯视时例如具有长方形的形状，具有在X方向上延伸的短边和在Y方向上延伸的长边。输入侧端子60a～60h以及输出侧端子70a、70b、80a、80b例如从沿着树脂封装50的长边的侧面延伸出。
树脂封装50具有沿着其长边的第一侧面SS1、第一侧面SS1的相反侧的第二侧面SS2、沿着短边的第三侧面SS3、以及第三侧面SS3的相反侧的第四侧面SS4。输入侧端子60a～60h从第一侧面SS1向外部延伸。输出侧端子70a、70b、80a及80b从第二侧面SS2向外部延伸。
输出侧端子70a及70b从输出侧端子80a及80b在Y方向上分离地设置。输出侧端子70a设置于第二侧面SS2的一端，输出侧端子80b设置于第二侧面SS2的另一端。输出侧端子70b与输出侧端子80a之间的沿着第二侧面SS2的沿面距离设置为能够在第一引线70与第二引线80之间施加规定的电压的长度。即，输出侧端子70b与输出侧端子80a之间的沿面距离越长，越能够在被封闭于树脂封装50内的第一引线70与第二引线80之间施加更高的电压。
如图2的(a)所示，第三引线90以其整体被密封在树脂封装50中的方式设置。即，通过使第三引线90的端部90ef不在第二侧面SS2露出，由此能够防止输出侧端子70b与输出侧端子80a之间的耐压的降低。即，通过树脂以外的材料不在输出侧端子70b与输出侧端子80a之间露出，能够稳定地确保两端子间的耐压。
另外，第一引线70的安装底座70m在Y方向上设置于比输出侧端子70a的位置向树脂封装50的中央侧移动的位置。例如，输出侧端子70a具有与Y方向交叉的侧面70aa和侧面70ab。侧面70ab与输出侧端子70b相对，侧面70aa位于侧面70ab的相反侧。安装底座70m具有与沿着树脂封装50的短边的第三侧面SS3相对的侧面70ms。安装底座70m的侧面70ms的Y方向的位置比输出侧端子70a的侧面70aa的Y方向的位置更靠近树脂封装50的中心。而且，安装底座70m在X方向上设置于树脂封装50的第一侧面SS1与第二侧面SS2之间的中央。这样，第一引线70以第一开关元件10被密封在靠近树脂封装50的中心的位置的方式设置。
第一开关元件10例如优选在X方向上被密封于树脂封装50的第一侧面SS1与第二侧面SS2之间的中央。另外，第一开关元件10与树脂封装50的第三侧面SS3的间隔WD比树脂封装50的Z方向的厚度PT的二分之一宽。
第二引线80的安装底座80m也设置于靠近树脂封装50的中心的位置。安装底座80m具有与沿着树脂封装50的短边的第四侧面SS4相对的侧面80ms。输出侧端子80b在Y方向上具有位于与输出侧端子80a相反一侧的侧面80bb。安装底座80m的侧面80ms的Y方向的位置比输出侧端子80b的侧面80bb的Y方向的位置更靠近树脂封装50的中心。另外，安装底座80m以在X方向上位于树脂封装50的第一侧面SS1与第二侧面SS2之间的中央的方式设置。即，第二开关元件20被密封在树脂封装50的靠近中央的位置。
如图2的(b)所示，受光元件30安装于第三引线90的下表面上。第三引线90包含安装底座90m和延伸部90ex。受光元件30安装于安装底座90m的下表面上。延伸部90ex例如以从安装底座90m沿X方向延伸的方式设置。第三引线90在安装底座90m与延伸部90ex之间具有开口90th。开口90th是为了提高树脂封装50与第三引线90的密合性而设置的。
发光元件40安装于安装底座60m上。安装底座60m例如以与第三引线90的安装底座90m对置的方式设置，并与输入侧端子60d及60f连接(参照图3的(b))。受光元件30及发光元件40在安装底座60m与第三引线90之间以相互对置的方式配置。受光元件30及发光元件40以通过受光元件30检测从发光元件40放射的光的方式配置。
受光元件30例如经由金属线MW1与第三引线90电连接。发光元件40经由安装底座60m与输入侧端子60d及输入侧端子60f中的至少任一方电连接，并且经由金属线MW2与输入侧端子60e电连接。
树脂封装50包含第一树脂51、第二树脂53及第三树脂55。第一树脂51将第一开关元件10、第二开关元件20以及受光元件30封闭于其内部。第二树脂53以覆盖第一树脂51的方式成型。进而，第二树脂53将第三引线90密封。第三树脂55将发光元件40封闭于安装底座60m上。第一树脂51以覆盖第三树脂55的方式成型。
第一树脂51及第二树脂53例如是环氧树脂。第三树脂55例如是硅树脂。第一树脂51及第三树脂55使发光元件40的光透过。第二树脂53包含将发光元件40的光遮蔽的材料，例如氧化物、氮化物、碳化物或复合化合物的粒子、碳等。第二树脂53的热膨胀系数例如优选比第一树脂51的热膨胀系数大，并对第一树脂51进行压缩密封。
第一引线70及第二引线80以从第一树脂51经由第二树脂53向外部伸出的方式设置。第三引线90从第一树脂51延伸到第二树脂53中，但以不从第二树脂53向外部伸出的方式设置。第三引线90在成型第一树脂51之后被切断，第二树脂53以覆盖第三引线90的端部90ef的方式成型。
图3的(a)～(c)是表示实施方式的半导体装置1的构成的示意图。图3的(a)是表示第一引线70、第二引线80及第三引线90的示意俯视图。图3的(b)是表示输入侧端子60a～60h的示意俯视图。图3的(c)是电路图。
如图3的(a)所示，第一开关元件10被安装于第一引线70的安装底座70m下表面上。第二开关元件20安装于第二引线80的安装底座80m的下表面上。受光元件30安装于第三引线90的安装底座90m的下表面上。
第一开关元件10具有源极端子ST1及栅极端子GT1。源极端子ST1例如经由金属线MW3与第三引线90电连接。栅极端子GT1例如经由金属线MW4与受光元件30电连接。
第二开关元件20具有源极端子ST2及栅极端子GT2。源极端子ST2例如经由金属线MW5与第三引线90电连接。栅极端子GT2例如经由金属线MW6与受光元件30电连接。
受光元件30例如经由金属线MW1与第三引线90电连接。受光元件30的背面既可以与第三引线90电连接，也可以与第三引线90电绝缘。在受光元件30的背面与第三引线90电连接的情况下，也能够省略金属线MW1。
如图3的(b)所示，输入侧端子60d及60f与安装底座60m连接。发光元件40安装于安装底座60m上。发光元件40经由安装底座60m与输入侧端子60d及60f电连接。在输入侧端子60d及60f各自与安装底座60m之间设置有开口60th。另外，发光元件40经由金属线MW2与输入侧端子60e电连接。
输入侧端子60a～60c、60g以及60f不与其他的构成要素连接，例如，为了确保将半导体装置1安装于电路基板等的情况下的稳定性以及安装强度而设置。
如图3的(c)所示，输入侧端子60e与发光元件40的阳极侧连接。另外，输入侧端子60d(60f)与发光元件40的阴极侧连接。发光元件40例如是发光二极管(LED)。
受光元件30例如包含多个光电二极管30r和控制电路30f。光电二极管30r串联连接，并与控制电路30f电连接。控制电路30f例如是波形成形电路。
第一开关元件10以及第二开关元件20例如是MOSFET。第一开关元件10的漏极与输出侧端子70a(70b)电连接。第二开关元件20的漏极与输出侧端子80a(80b)电连接。第一开关元件10的源极及第二开关元件的源极经由第三引线90电连接。
受光元件30的阳极侧输出与第一开关元件10的栅极以及第二开关元件的栅极电连接。另一方面，受光元件30的阴极侧输出经由第三引线90而与第一开关元件的源极以及第二开关元件的源极电连接。
发光元件40例如由在输入侧端子60e与输入侧端子60d之间流动的电流(输入信号)驱动，放射与输入信号对应的信号光。受光元件30检测发光元件40的信号光，在第一开关元件10的栅极-源极间以及第二开关元件20的栅极-源极间施加与输入信号对应的输出电压。由此，能够对输出侧端子70a与输出侧端子80b之间的电导通进行接通断开控制。
图4的(a)～(c)是表示实施方式的半导体装置1的特性的示意图。图4的(a)是表示比较例的半导体装置的示意俯视图。图4的(b)是表示半导体装置1的示意俯视图。
图4的(a)及图4的(b)是表示第一引线70的安装底座70m的配置的局部俯视图。图4的(c)是表示对第一开关元件10施加的应力的曲线图。
如图4的(a)所示，在比较例的半导体装置中，安装底座70m设置于第一树脂51与第二树脂53的界面50if的附近。例如，与树脂封装50的沿着短边的侧面相对的安装底座70m的侧面70ms在Y方向上位于与输出侧端子70a的侧面70aa相同的位置。即，在俯视时，安装底座70m的侧面与输出侧端子70a的侧面70aa在其间不具有台阶，而连续地相连。
如图4的(b)所示，在半导体装置1中，安装底座70m设置于从第一树脂51与第二树脂53的界面50if分离的位置。换言之，安装底座70m优选设置于从树脂封装50的沿着短边的侧面以及沿着长边的侧面进一步远离的位置。
例如，安装底座70m以在X方向上位于树脂封装50的第一侧面SS1与第二侧面SS2之间的中央的方式设置。安装于安装底座70m上的第一开关元件10也在X方向上位于树脂封装50的第一侧面SS1与第二侧面SS2之间的中央。另外，安装底座70m的侧面70ms在Y方向上位于比输出侧端子70a的侧面70aa靠树脂封装50的中心的位置。
图4的(c)表示对安装于安装底座70m上的第一开关元件10施加的应力。横轴是从第二侧面SS2与第三侧面SS3相接触的封装50的角部朝向封装50的单侧一半的中心的方向的芯片位置，纵轴是应力。该图中的“CE”表示比较例的半导体装置中的第一开关元件10的位置。另外，“EB”表示半导体装置1中的第一开关元件10的位置。
图4的(c)表示在图4的(a)及(b)中所示的位置A、B及C中对第一开关元件10施加的应力。这里所示的“应力”是由第一树脂51、第二树脂53及第一引线70各自的材料的热膨胀系数之差引起的。
位置A相当于第一开关元件10的角部，位置B是与树脂封装50的第三侧面SS3相对的第一开关元件10的侧面的中央。另外，位置C是与树脂封装50的第二侧面SS2相对的第一开关元件10的侧面的中央。
如图4的(c)所示，对半导体装置1的第一开关元件10施加的应力小于对比较例的半导体装置的第一开关元件10施加的应力。特别是，可知在容易产生芯片裂纹的角部(位置A)对第一开关元件10施加的应力大幅降低。
这样，通过将第一开关元件10封闭于从树脂封装50的第一侧面SS1、第二侧面SS2以及第三侧面SS3离开的位置，由此能够降低由施加于第一开关元件10的温度变化引起的应力，并防止元件破坏。
即，通过使第一开关元件10远离应力集中容易发生的树脂封装50的端部，由此能够降低对第一开关元件10施加的应力。另外，通过将第一引线70的安装底座70m配置于第一侧面SS1与第二侧面SS2之间的中央，由此在树脂封装50的俯视时，第一引线70接近输入侧端子60a～60d。由此，在树脂封装50的俯视时，仅包含第一树脂51及第二树脂53的区域的面积变窄，能够提高相对于封装50的Z方向的变形(例如，挠曲等)的刚性。由此，也能够降低对第一开关元件10施加的应力。
另外，第一引线70及第二引线80具有在树脂封装50的第二侧面SS2与安装底座70m之间设置的多个开口70th(参照图2的(a))。第二引线80具有在第二侧面SS2与安装底座80m之间设置的多个开口80th(参照图2的(a))。并且，在Z方向上的俯视图中，输入端子60a及60d的一部分与安装底座70m重叠。另外，60f及60h的一部分与安装底座80m重叠。通过这样的结构，对第一开关元件10以及第二开关元件20施加的应力被各向同性化，能够防止元件破坏。另外，也可以构成为，输入端子60a～60d中的至少1个在俯视时与安装底座70m重叠，输入侧端子60f～60h中的至少1个在俯视时与安装底座80m重叠。
第一开关元件10在俯视时例如被封闭于树脂封装50的Y方向上的单侧一半的中央。第二开关元件20也同样地被封闭于从树脂封装50的第一侧面SS1、第二侧面SS2以及第四侧面SS4分离的位置(参照图2的(a))。
图5的(a)及(b)是表示实施方式的变形例的半导体装置2的示意图。图5的(a)是表示半导体装置2的立体图。图5的(b)是沿着图5的(a)中所示的FC的剖视图。FC是与Y-Z平面平行的截面。
如图5的(a)所示，半导体装置2也包含被密封于树脂封装50的内部的第一开关元件10、第二开关元件20、受光元件30以及发光元件40(未图示)。第一开关元件10安装于第一引线70的安装底座70m的下表面上，第二开关元件20安装于第二引线80的安装底座80m的下表面上。受光元件30安装于第三引线90的安装底座90m的下表面上。发光元件40安装于安装底座60m上，以与受光元件30相互相对的方式配置。
如图5的(b)所示，半导体装置2还具备金属板60n及60p。金属板60n例如设置于与安装底座70m对置的位置，与输入侧端子60a～60c连接(参照图3的(b))。金属板60p例如设置于与安装底座80m对置的位置，与输入侧端子60g及60h连接(参照图3的(b))。
通过设置金属板60n及60p，能够抵消由第一引线70、第二引线80以及第三引线90的伸缩所产生的应力，或者使其在X、Y、Z方向上分散并均匀化。例如，当将第一引线70、第二引线80以及第三引线90的Y方向的宽度分别设为WUL、WUR以及WUC，并将金属板60n、60p以及安装底座60m的Y方向的宽度分别设为WLL、WLR以及WLC时，WUL、WUR以及WUC之和被设置为与WLL、WLR、WLC之和大致相同。
而且，在俯视观察时，安装底座70m以覆盖安装底座60m与金属板60n之间的空间的方式设置。另外，安装底座80m以覆盖安装底座60m与金属板60p之间的空间的方式设置。另一方面，安装底座60m在俯视时包含位于第一引线70与第三引线90之间的空间的部分。另外，安装底座60m在俯视时包含位于第二引线80与第三引线90之间的空间的其他部分。由此，能够抑制树脂封装50的Z方向上的挠曲，降低对第一开关元件10以及第二开关元件20施加的应力。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围或主旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (10)

1.一种半导体装置，具备：
发光元件；
输入侧端子，与所述发光元件电连接；
受光元件，设置于与所述发光元件对置的位置；
第一开关元件，与所述受光元件电连接，所述受光元件和所述第一开关元件在与从所述发光元件朝向所述受光元件的第一方向交叉的第二方向上并排；
第一引线，包含：安装有所述第一开关元件的第一安装底座；和与所述第一开关元件电连接的第一输出侧端子；以及
树脂封装，将所述发光元件、所述受光元件、所述第一开关元件以及所述第一引线的所述第一安装底座封闭，所述树脂封装包含：第一侧面，使所述输入侧端子延伸出；第二侧面，设置于所述第一侧面的相反侧，使所述第一输出侧端子延伸出；和第三侧面，与所述第二方向交叉；
所述树脂封装的所述第一侧面以及所述第二侧面沿着所述第二方向延伸，
所述第一开关元件在从所述第一侧面朝向所述第二侧面的第三方向上被封闭于所述第一侧面与所述第二侧面之间的中央，
所述第一引线具有：所述第一输出侧端子的与所述第二方向交叉的侧面；和所述第一安装底座的侧面，与所述树脂封装的所述第三侧面对置，
所述第一安装底座的所述侧面在所述第二方向上设置于比所述第一输出侧端子的所述侧面的位置更靠近所述树脂封装的中心侧的位置。
2.根据权利要求1所述的半导体装置，其中，
所述树脂封装的所述第三侧面与所述第一开关元件的间隔，比所述树脂封装的所述第一方向的厚度的二分之一宽。
3.根据权利要求1或2所述的半导体装置，其中，
所述树脂封装的所述第一侧面与所述第一开关元件的间隔，与所述树脂封装的所述第二侧面与所述第一开关元件的间隔相等。
4.根据权利要求1所述的半导体装置，其中，还具备：
第二开关元件，被封闭于所述树脂封装内，并与所述受光元件电连接；
第二引线，包含：安装有所述第二开关元件的第二安装底座；和与所述第二开关元件电连接的第二输出侧端子；以及
第三引线，安装有所述受光元件，
所述第一引线、所述第二引线以及所述第三引线在所述第二方向上并排，
所述第三引线设置于所述第一引线与所述第二引线之间，
所述第二安装底座被封闭于所述树脂封装内，
所述第二输出侧端子从所述树脂封装的所述第二侧面延伸出，
所述树脂封装具有在所述第二方向上与所述第三侧面对置的第四侧面，
所述第二引线具有：所述第二输出侧端子的与所述第二方向交叉的侧面；和所述第二安装底座的侧面，与所述树脂封装的所述第四侧面对置，
所述第二安装底座的所述侧面在所述第二方向上设置于比所述第二输出侧端子的所述侧面的位置更靠近所述树脂封装的中心侧的位置，
所述第二开关元件在从所述第一侧面朝向所述第二侧面的第三方向上被封闭于所述第一侧面与所述第二侧面之间的中央。
5.根据权利要求4所述的半导体装置，其中，
所述第三引线整体被封闭于所述树脂封装的内部。
6.根据权利要求4或5所述的半导体装置，其中，还具备：
第三安装底座，供所述发光元件安装，且与所述输入侧端子电连接，所述第三安装底座被封闭于所述树脂封装内，在所述第一方向上与所述第三引线对置，
所述发光元件和所述受光元件以在所述第三安装底座与所述第三引线之间相互对置的方式配置。
7.根据权利要求6所述的半导体装置，其中，还具备：
第一金属板，被封闭于所述树脂封装内，且在所述第一方向上与所述第一引线的所述第一安装底座对置；以及
第二金属板，被封闭于所述树脂封装内，且在所述第一方向上与所述第二引线的所述第二安装底座对置，
所述第一金属板、所述第二金属板及所述第三安装底座，在所述第二方向上并排，
所述第三安装底座设置于所述第一金属板与所述第二金属板之间。
8.根据权利要求7所述的半导体装置，其中，
所述第一引线的所述第一安装底座、所述第二引线的所述第二安装底座以及所述第三引线各自在所述第二方向的宽度之和，与所述第一金属板、所述第二金属板以及所述第三安装底座各自在所述第二方向的宽度之和大致相同。
9.根据权利要求7所述的半导体装置，其中，
从所述第一方向观察，所述第三安装底座包含：位于所述第一引线与所述第三引线之间的空间的部分；和位于所述第二引线与所述第三引线之间的空间的部分。
10.根据权利要求8所述的半导体装置，其中，
从所述第一方向观察，所述第三安装底座包含：位于所述第一引线与所述第三引线之间的空间的部分；和位于所述第二引线与所述第三引线之间的空间的部分。
CN202110811080.9A 2021-02-18 2021-07-19 半导体装置 Pending CN114975299A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-023980 2021-02-18
JP2021023980A JP2022126101A (ja) 2021-02-18 2021-02-18 半導体装置

Publications (1)

Publication Number Publication Date
CN114975299A true CN114975299A (zh) 2022-08-30

Family

ID=82801578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110811080.9A Pending CN114975299A (zh) 2021-02-18 2021-07-19 半导体装置

Country Status (3)

Country Link
US (1) US20220262779A1 (zh)
JP (1) JP2022126101A (zh)
CN (1) CN114975299A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1130307A (zh) * 1994-10-03 1996-09-04 松下电工株式会社 操作显示半导体开关
CN101237004A (zh) * 2006-12-28 2008-08-06 夏普株式会社 多通道型光耦合装置及其制造方法、电子设备和引线架部件
JP2010034261A (ja) * 2008-07-29 2010-02-12 Panasonic Electric Works Co Ltd 光結合型半導体リレー
CN111211198A (zh) * 2018-11-21 2020-05-29 株式会社东芝 光耦合装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1130307A (zh) * 1994-10-03 1996-09-04 松下电工株式会社 操作显示半导体开关
CN101237004A (zh) * 2006-12-28 2008-08-06 夏普株式会社 多通道型光耦合装置及其制造方法、电子设备和引线架部件
JP2010034261A (ja) * 2008-07-29 2010-02-12 Panasonic Electric Works Co Ltd 光結合型半導体リレー
CN111211198A (zh) * 2018-11-21 2020-05-29 株式会社东芝 光耦合装置

Also Published As

Publication number Publication date
US20220262779A1 (en) 2022-08-18
JP2022126101A (ja) 2022-08-30

Similar Documents

Publication Publication Date Title
US9041172B1 (en) Semiconductor device for restraining creep-age phenomenon and fabricating method thereof
US9433075B2 (en) Electric power semiconductor device
US8546926B2 (en) Power converter
EP0987762B1 (en) Semiconductor module
US11876028B2 (en) Package with electrically insulated carrier and at least one step on encapsulant
WO2018096734A1 (ja) 半導体モジュール
CN112514066A (zh) 半导体装置
WO2021002132A1 (ja) 半導体モジュールの回路構造
CN111799233A (zh) 具有连接至半导体管芯的上表面处的端子的导电夹的四边封装
US11942449B2 (en) Semiconductor arrangement and method for producing the same
KR101766082B1 (ko) 파워모듈
CN114975299A (zh) 半导体装置
CN116230714A (zh) 氮化镓集成功率芯片及其制造方法
US11107755B2 (en) Packaging for lateral high voltage GaN power devices
JP7491043B2 (ja) 半導体モジュール
CN115117048A (zh) 半导体装置
CN110164858B (zh) 半导体器件
CN113675157A (zh) 半导体装置
CN109564918B (zh) 半导体装置
US20090309199A1 (en) Chip package for semiconductor devices
US20220102264A1 (en) Semiconductor device
CN113497116B (zh) 半导体装置
US20230361006A1 (en) Semiconductor device
US20240203950A1 (en) Semiconductor module arrangement
US20240203808A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination