CN114968120B - 一种提高单片机flash存储次数的数据处理方法及系统 - Google Patents
一种提高单片机flash存储次数的数据处理方法及系统 Download PDFInfo
- Publication number
- CN114968120B CN114968120B CN202210617450.XA CN202210617450A CN114968120B CN 114968120 B CN114968120 B CN 114968120B CN 202210617450 A CN202210617450 A CN 202210617450A CN 114968120 B CN114968120 B CN 114968120B
- Authority
- CN
- China
- Prior art keywords
- data
- storage
- address
- result
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本申请涉及一种提高单片机FLASH存储次数的数据处理方法及系统,包括以下步骤:接收读取信号,检测预存基准地址对应数据存储单元内的存储信息,得出存储结果;根据数据不存在结果,按排列顺序逐一检测前列的数据存储单元,直至得出数据存在结果;根据数据存在结果,读取数据存储单元内的存储数据;接收数据写入信息,将数据存入写入地址并将写入地址增加一数据存储单元的地址长度。通过设置多个数据存储单元,提高了存储次数,延长了智能摄影产品的使用时间;通过设置多个存储区,使得智能摄影产品的使用时间进一步提升;本申请能够对存储内容进行判断,查找出最新存储的数据,可以在发现存储数据异常时,读取上次存储内容,避免出现异常参数。
Description
技术领域
本申请涉及于智能摄影器材领域,尤其是涉及一种提高单片机FLASH存储次数的数据处理方法及系统。
背景技术
目前,使用嵌入式开发赋能的智能产品越来越多,嵌入式开发基本上都会涉及设定参数存储功能,常用的存储方案有:单片机内部EEPROM,片外EEPROM,FRAM,外部FLASH,内部FLASH等;其中以内部FLASH存储成本最低,内部FLASH为存储程序区,大部分产品程序不会占满整个FLASH,会留有数据存储区,以供参数设置;
单片机内部FLASH常用大小规格为64K、128K、256K、512K byte,其最小存储单元为byte,但其最小擦除单位一般为page(2K byte)。FLASH的存储机制:每次擦除后的值为0xff,对于非0xff地址不能存储数据,所以,我们存储数据前,需要先将FLASH擦除,然后再进行存储,这样一次存储,算做对FLASH的一次存储操作。
针对上述中的相关技术,当存储次数达到芯片给定的存储次数后,存储失败的概率增加,使得数据出现较大的问题,使得智能摄影器的使用寿命比较低。
发明内容
为了增加智能摄影器的使用寿命,本申请提供一种提高单片机FLASH存储次数的数据处理方法及系统。
本申请提供的一种提高单片机FLASH存储次数的数据处理方法采用如下的技术方案:
一种提高单片机FLASH存储次数的数据处理方法,包括以下步骤:
将预存的存储区按地址排列顺序划分出若干数据存储单元;
接收读取信号,检测预存基准地址对应数据存储单元内的存储信息,得出存储结果,其中存储结果包括数据存在结果、数据不存在结果;
根据数据不存在结果,按排列顺序逐一检测前列的数据存储单元,直至得出数据存在结果;
根据数据存在结果,读取数据存储单元内的存储数据,并将下一数据存储单元的地址作为写入地址;
接收数据写入信息,将数据存入写入地址并将写入地址增加一数据存储单元的地址长度。
通过采用上述技术方案,对于智能摄影灯产品,每天的存储次数有限,大约在几十次量级,本申请通过循环改变数据的存储处,提高了存储次数,可使产品10年内不会因为存储次数超限而无法正常使用,提高了用户使用体验。
优选的,其中存储区设有若干个,若干个存储区也按地址大小顺序排列,基准地址对应存储区预存有多个,在接检测预存基准地址对应数据存储单元内的存储信息,得出存储结果中,还包括以下步骤:
按照排列顺序由前到后逐一检测各个基准地址对应数据存储单元内的存储信息,直至得出数据不存在结果。
通过采用上述技术方案,通过设置多个存储区,使得数据的存储次数进一步提高,从而使得智能摄影灯产品的使用寿命进一步提高。
优选的,在将下一数据存储单元的地址作为写入地址后,还包括以下步骤:
判断写入地址是否为下一存储区的地址,若是则擦除写入地址对应的存储区内所有的存储数据。
通过采用上述技术方案,在一存储区满后,能够提前擦除下一存储区的数据,便于数据写入到下一存储区的数据存储单元内,较为方便。
优选的,在读取数据存储单元内的存储数据后,还包括以下步骤:
对存储数据进行校验,得出通过结果或不通过结果;
根据通过结果,基于读取的存储数据,调节智能摄影器参数。
通过采用上述技术方案,使得智能摄像器在启动后,能够根据正确的存储数据自动调节自身参数,便于人员快速校准镜头,较为方便。
优选的,在对存储数据进行校验后,还包括以下步骤:
根据不通过结果,读取前一数据存储单元内的存储数据并再次进行校验,得出通过结果或二次校验不通过结果;
根据二次校验不通过结果,初始化存储单元内的存储数据。
通过采用上述技术方案,通过对前一数据存储单元进行校验,获得通过结果后调取前一数据存储单元内的数据进行参数调节,去除个别数据传输错误造成的存储数据异常的影响。
优选的,在初始化存储单元内的存储数据中,包括以下步骤:
读取预置的初始数据,根据写入地址将初始数据写入下一数据存储单元。
通过采用上述技术方案,将初始数据写入下一数据存储单元后,之后能够正常对数据存储单元进行读取,减少运算量。
优选的,在初始化存储单元内的存储数据后还包括以下步骤:
根据初始数据调节智能摄影器参数。
通过采用上述技术方案,根据初始数据对智能摄影器的参数进行调节,在连续两个数据存储单元的数据都错误时,使得智能摄影器的参数能够初始化,以便人员正常使用。
本申请还提供一种提高单片机FLASH存储次数的数据处理系统。
一种提高单片机FLASH存储次数的数据处理系统,包括:
存储空间划分模块,用于将预存的存储区按地址排列顺序划分出若干数据存储单元;
数据检测模块,用于接收读取信号,检测预存基准地址对应数据存储单元内的存储信息,得出存储结果,其中存储结果包括数据存在结果、数据不存在结果;
逐一检测模块,根据数据不存在结果,按排列顺序逐一检测前列的数据存储单元,直至得出数据存在结果;
数据处理模块,根据数据存在结果,读取数据存储单元内的存储数据,并将下一数据存储单元的地址作为写入地址;以及,
数据写入模块,接收数据写入信息,将数据存入写入地址并将写入地址增加一数据存储单元的地址长度。
综上所述,本申请包括以下至少一种有益技术效果:
1.通过设置多个数据存储单元,使得数据的存储点在FLASH内不断变化,提高了存储次数,延长了智能摄影产品的使用时间;
2.通过设置多个存储区,使得智能摄影产品的使用时间进一步提升;
3.本申请能够对存储内容进行判断,查找出最新存储的数据,并且可以在发现存储数据异常时,读取上次存储内容,避免出现异常参数。
附图说明
图1是本申请实施例的一种提高单片机FLASH存储次数的数据处理方法的流程图。
图2是本申请实施例的一种提高单片机FLASH存储次数的数据处理方法的数据读取程序的程序框图。
图3是本申请实施例的一种提高单片机FLASH存储次数的数据处理方法的数据写入程序的程序框图。
图4是本申请实施例的一种提高单片机FLASH存储次数的数据处理系统的架构图。
附图标记说明:1、存储空间划分模块;2、数据检测模块;3、逐一检测模块;4、数据处理模块;5、数据写入模块。
具体实施方式
本申请实施例公开一种提高单片机FLASH存储次数的数据处理方法。
参照图1和图2,一种提高单片机FLASH存储次数的数据处理方法,包括以下步骤:
S1:将预存的存储区按地址排列顺序划分出若干数据存储单元;
具体的,其中存储区在FLASH内预存有若干个,本实施例中优选为2个,存储区的存储空间为最小擦除单位page(2K byte),每个数据存储单元的存储空间大小均为16 byte,在其他实施例中也可以是32 byte或64byte,若干个存储区的排序也是按照自身对应的地址进行排序,地址靠前的存储区排在前列,数据存储单元的排序方式与存储区的排序方式相同;
S2:接收读取信号,检测预存基准地址对应数据存储单元内的存储信息,得出存储结果,其中存储结果包括数据存在结果、数据不存在结果;
具体的:基准地址对应存储区预存有多个,多个基准地址分别是一个存储区最后一个数据存储单元的存储地址,数据存储单元的存储地址均为 0xff,在智能摄影器启动进行拍摄时,会发出读取信号,单片机内部FLASH在接收到读取信号后,会按照顺序对各个预存基准地址对应的数据存储单元进行检测,根据基准地址对应的数据存储单元内有无存储的数据得出数据存在结果、数据不存在结果,其中数据存在结果根据数据存储单元内存储有数据得出;数据不存在结果根据数据存储单元内无存储数据得出;
基准地址根据地址的大小进行排序,对于多个基准地址的检测顺序为:按照排列顺序由前到后逐一检测各个基准地址对应数据存储单元内的存储信息,直至得出数据不存在结果,智能摄影器的存储方式是从低位地址存储到高位地址的,所以对于基准地址进行检测是由低到高进行检测,当检测到数据存在结果,说明该地址之前的地址都存储了数据,当检测到基准地址的数据不存在结果时,说明该基准地址之前有未被存储的输出存储单元,本实施例中的基准地址数量为2,分别是两个存储区的末尾地址;
S3:根据数据不存在结果,按排列顺序逐一检测前列的数据存储单元,直至得出数据存在结果;
具体的,在按顺序对两个出基准地址检测后,首次得出基准地址的数据不存在结果,说明该存储区的数据存储单元未存储满,由此从后往前依次对数据存储单元进行检测,检测出离基准地址最近的存储有数据的数据存储单元,最新存储的数据便在该存储单元内,当检测到该数据存储单元后便会得出数据存在结果;
S4:根据数据存在结果,读取数据存储单元内的存储数据,并将下一数据存储单元的地址作为写入地址;
具体的,在得出数据存在结果后,停止对数据存储单元的继续检测,转而对数据存储单元内的存储数据进行读取,并提取后一个数据不存在结果的数据存储单元的地址,作为下次最新数据写入的地址,以便人员对智能摄像器的参数进行重新设定;
S5:对存储数据进行校验,得出通过结果或不通过结果;
具体的,在数据读取后,智能摄像器会对读取的数据进行校验,校验的方式可以是CRC校验,通过对数据进行校验,检测数据是否正常,数据正常则得出通过结果,若是不正常则得出不通过结果;
S6:根据通过结果,基于读取的存储数据,调节智能摄影器参数;根据不通过结果,读取前一数据存储单元内的存储数据并再次进行校验,得出通过结果或二次校验不通过结果;根据二次校验不通过结果,初始化存储单元内的存储数据;
具体的:在得出通过结果后,将读取到的存储数据的变量,赋予到智能摄影器的参数调节程序以调节智能摄影器中包括焦距、角度在内的摄影参数,若得到的是不通过结果则,读取相邻前一数据存储单元内的存储数据,再次进行检查校验,若是校验通过则得出通过结果,根据通过结果则将读取到的存储数据的变量,赋予到智能摄影器的参数调节程序程序;不通过则得出二次校验不通过结果,智能摄影器根据二次校验不通过结果,会初始化该存储单元内的存储数据,其中初始化该存储单元内的存储数据包括以下步骤:
读取预置的初始数据,其中初始数据预存在FLASH的程序区,根据写入地址将初始数据写入后一数据存储单元进行保存,以便下次读取,并根据读取的初始数据对智能摄影器参数进行调节,将智能摄影器的摄影参数调节到初始值。此外需要说明的在智能摄影器参数没有读取到数据存在结果即智能摄影器的FLASH的存储区处于空白状态,会在最小的地址对应的数据存储单元处自动生成初始数据,并基于初始数据调节智能摄影器的参数。
参照图1和图3,S7:判断写入地址是否为下一存储区的地址,若是则擦除写入地址对应的存储区内所有的存储数据;
具体的:本申请中两个存储区循环使用,在有个存储区的数据存储单元全部存储满后,会向另一存储区进行数据存储,在另一存储区的数据存储单元存储满后需要对其进行擦除,避免旧的存储数据阻碍数据存储,在写入地址确定后,根据写入地址判断写入地址是否在另一存储区,该步骤通过判断写入地址是否是储存区的起始地址便可实现,判断到写入地址是储存区的起始地址便将该存储区(page)内的所有数据存储单元的数据擦除,使得不会出现两个存储区都存储满的现象而发生程序故障。
S8:接收数据写入信息,将数据存入写入地址并将写入地址增加一数据存储单元的地址长度。
具体的,在接收到智能摄影器发出的数据写入信息后,将数据写入信息内的参数数据存入写入地址,并将写入地址增加一数据存储单元的地址长度,若是写入地址位于储存区的末尾数据存储单元中,则将写入地址跳转为另一储存区的起始数据存储单元对应的写入地址,并在写入地址跳转后将写入地址对应存储区内存储的数据擦除。
本申请实施例一种提高单片机FLASH存储次数的数据处理方法的实施原理为:对于智能摄影灯产品,每天的存储次数有限,大约在几十次的量级,当存储完整个存储区(page)时,再擦除整个存储区,这样算一次存储操作,比如我们每次存储16byte数据时,写完一个存储区需要128次,也就是说,我们将存储次数提高了128倍,并采用两个存储区循环存储时,可以调高256倍,可使产品10年内,不会因为存储次数超限而无法正常使用,可高了用户使用体验。
为了配合一种提高单片机FLASH存储次数的数据处理方法的实施,本申请实施例还公开一种提高单片机FLASH存储次数的数据处理系统。
参照图4,一种提高单片机FLASH存储次数的数据处理系统,包括:
存储空间划分模块,用于将预存的存储区按地址排列顺序划分出若干数据存储单元;
数据检测模块,用于接收读取信号,检测预存基准地址对应数据存储单元内的存储信息,得出存储结果,其中存储结果包括数据存在结果、数据不存在结果;
逐一检测模块,根据数据不存在结果,按排列顺序逐一检测前列的数据存储单元,直至得出数据存在结果;
数据处理模块,根据数据存在结果,读取数据存储单元内的存储数据,并将下一数据存储单元的地址作为写入地址;
以及数据写入模块,接收数据写入信息,将数据存入写入地址并将写入地址增加一数据存储单元的地址长度,若是写入地址位于储存区的末尾数据存储单元中,则将写入地址跳转为另一储存区的起始数据存储单元对应的写入地址,并在写入地址跳转后将写入地址对应存储区内存储的数据擦除。
其中,存储空间划分模块、数据检测模块、逐一检测模块、数据处理模块以及数据写入模块均为智能摄影器的FLASH处理器内部的程序模块。
以上均为本申请的较佳实施例,并非依此限制本申请的保护范围,故:凡依本申请的结构、形状、原理所做的等效变化,均应涵盖于本申请的保护范围之内。
Claims (6)
1.一种提高单片机FLASH存储次数的数据处理方法,其特征在于,包括以下步骤:
将预存的存储区按地址排列顺序划分出若干数据存储单元;
接收读取信号,检测预存基准地址对应数据存储单元内的存储信息,得出存储结果,其中存储结果包括数据存在结果、数据不存在结果;
根据数据不存在结果,按排列顺序逐一检测前列的数据存储单元,直至得出数据存在结果;
根据数据存在结果,读取数据存储单元内的存储数据,并将下一数据存储单元的地址作为写入地址;
接收数据写入信息,将数据存入写入地址并将写入地址增加一数据存储单元的地址长度;
其中,所述预存存储区采用双存储区循环使用的方法,该方法包括:当其中一个存储区的数据存储单元全部存储满时,会向另一存储区进行数据存储,在另一存储区的数据存储单元存储满后,判断写入地址是否是该储存区的起始地址,若是则确定写入地址是在另一存储区中,并对该存储区的所有数据存储单元进行擦除;
其中,所述预存基准地址指的是对应多个存储区预存多个基准地址,多个基准地址分别是一个存储区最后一个数据存储单元的存储地址,用于单片机内部FLASH按照顺序对各个预存基准地址对应的数据存储单元进行检测;
其中,读取数据存储单元内的存储数据后,包括:
读取预置的初始数据,根据写入地址将初始数据写入下一数据存储单元;
根据初始数据调节智能摄影器参数。
2.根据权利要求1所述的一种提高单片机FLASH存储次数的数据处理方法,其特征在于,其中存储区设有若干个,若干个存储区也按地址大小顺序排列,基准地址对应存储区预存有多个,在接检测预存基准地址对应数据存储单元内的存储信息,得出存储结果中,还包括以下步骤:
按照排列顺序由前到后逐一检测各个基准地址对应数据存储单元内的存储信息,直至得出数据不存在结果。
3.根据权利要求2所述的一种提高单片机FLASH存储次数的数据处理方法,其特征在于,在将下一数据存储单元的地址作为写入地址后,还包括以下步骤:
判断写入地址是否为下一存储区的地址,若是则擦除写入地址对应的存储区内所有的存储数据。
4.根据权利要求1所述的一种提高单片机FLASH存储次数的数据处理方法,其特征在于,在读取数据存储单元内的存储数据后,还包括以下步骤:
对存储数据进行校验,得出通过结果或不通过结果;
根据通过结果,基于读取的存储数据,调节智能摄影器参数。
5.根据权利要求4所述的一种提高单片机FLASH存储次数的数据处理方法,其特征在于,在对存储数据进行校验后,还包括以下步骤:
根据不通过结果,读取前一数据存储单元内的存储数据并再次进行校验,得出通过结果或二次校验不通过结果;
根据二次校验不通过结果,初始化存储单元内的存储数据。
6.一种基于权利要求1-5任意一条所述的提高单片机FLASH存储次数的数据处理方法的系统,其特征在于,包括:
存储空间划分模块,用于将预存的存储区按地址排列顺序划分出若干数据存储单元;
数据检测模块,用于接收读取信号,检测预存基准地址对应数据存储单元内的存储信息,得出存储结果,其中存储结果包括数据存在结果、数据不存在结果;
逐一检测模块,根据数据不存在结果,按排列顺序逐一检测前列的数据存储单元,直至得出数据存在结果;
数据处理模块,根据数据存在结果,读取数据存储单元内的存储数据,并将下一数据存储单元的地址作为写入地址;以及,
数据写入模块,接收数据写入信息,将数据存入写入地址并将写入地址增加一数据存储单元的地址长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210617450.XA CN114968120B (zh) | 2022-06-01 | 2022-06-01 | 一种提高单片机flash存储次数的数据处理方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210617450.XA CN114968120B (zh) | 2022-06-01 | 2022-06-01 | 一种提高单片机flash存储次数的数据处理方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114968120A CN114968120A (zh) | 2022-08-30 |
CN114968120B true CN114968120B (zh) | 2023-06-06 |
Family
ID=82959863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210617450.XA Active CN114968120B (zh) | 2022-06-01 | 2022-06-01 | 一种提高单片机flash存储次数的数据处理方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114968120B (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101540173B (zh) * | 2009-04-27 | 2011-07-20 | 杭州华三通信技术有限公司 | 一种磁盘阵列重建中的数据存储方法和装置 |
JP2011129218A (ja) * | 2009-12-18 | 2011-06-30 | Toshiba Corp | 不良解析方法、不良解析装置および不良解析プログラム |
CN102737722A (zh) * | 2012-07-26 | 2012-10-17 | 上海宏力半导体制造有限公司 | 一种内建自测系统的自检修补法 |
KR101453313B1 (ko) * | 2013-03-25 | 2014-10-22 | 아주대학교산학협력단 | 플래시 메모리 기반의 페이지 주소 사상 방법 및 시스템 |
KR102467624B1 (ko) * | 2018-05-10 | 2022-11-16 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
CN111554344B (zh) * | 2020-04-28 | 2022-06-24 | 深圳佰维存储科技股份有限公司 | 存储单元测试方法、装置、存储介质及电子设备 |
CN113470730B (zh) * | 2021-06-30 | 2024-03-08 | 恒烁半导体(合肥)股份有限公司 | 一种提升Nor Flash存储器存储性能的方法及装置 |
-
2022
- 2022-06-01 CN CN202210617450.XA patent/CN114968120B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN114968120A (zh) | 2022-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100331139B1 (ko) | 에러 위치지정 코드를 사용하여 멀티레벨 셀 메모리를 정정하는방법 및 장치 | |
US7594157B2 (en) | Memory system with backup circuit and programming method | |
US7864578B2 (en) | Semiconductor memory repairing a defective bit and semiconductor memory system | |
US7873778B2 (en) | Apparatus for storing page data | |
US20100296350A1 (en) | Method of setting read voltage minimizing read data errors | |
CN103680637B (zh) | 具有异常字线检测器的闪存系统及其异常字线检测方法 | |
CN1933027B (zh) | 一种与非型闪存的识别方法与系统 | |
US8930779B2 (en) | Bit-replacement technique for DRAM error correction | |
US5263031A (en) | Semiconductor integrated circuit having post-package testing function for error detection and correction circuit | |
CN106158038B (zh) | 从非易失性存储器读取数据的方法 | |
EP2972875A2 (en) | Memory system with configurable error thresholds and failure analysis capability | |
CN102132354B (zh) | 闪存中的数据的快速低功率读取 | |
CN105556610A (zh) | 具有动态读取阈值机制的数据贮存系统以及操作其的方法 | |
CN107567645A (zh) | 采用错误计数器和内部地址生成的管芯上ecc | |
US20080072119A1 (en) | Allowable bit errors per sector in memory devices | |
US8908436B2 (en) | Method and device for storing and reading reliable information in a NAND array | |
EP3971901A1 (en) | Dram with combined scrubbing with combined refresh and scrubing operation | |
US11437115B2 (en) | Semiconductor memory devices and methods of operating semiconductor memory devices | |
EP3392885B1 (en) | Non-volatile memory repair circuit | |
CN105653332B (zh) | 一种可修正otp烧录问题的mcu系统及烧录方法 | |
CN114968120B (zh) | 一种提高单片机flash存储次数的数据处理方法及系统 | |
CN102369515A (zh) | 用于数据存活性的系统和方法 | |
CN107239358A (zh) | 安卓系统的启动方法、移动终端及具有存储功能的装置 | |
US20030051193A1 (en) | Computer system with improved error detection | |
US20100180183A1 (en) | Circuit for reducing the read disturbance in memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |