CN114967254A - 阵列基板及液晶显示装置 - Google Patents
阵列基板及液晶显示装置 Download PDFInfo
- Publication number
- CN114967254A CN114967254A CN202110219314.0A CN202110219314A CN114967254A CN 114967254 A CN114967254 A CN 114967254A CN 202110219314 A CN202110219314 A CN 202110219314A CN 114967254 A CN114967254 A CN 114967254A
- Authority
- CN
- China
- Prior art keywords
- substrate
- electrode
- orthographic projection
- pixel
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 235
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims description 43
- 238000013461 design Methods 0.000 abstract description 9
- 238000012423 maintenance Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 95
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000006748 scratching Methods 0.000 description 2
- 230000002393 scratching effect Effects 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开涉及一种阵列基板及液晶显示装置，该阵列基板可包括第一衬底和多个沿行方向和列方向阵列排布的子像素单元，子像素单元包括：像素电极；晶体管，包括有源层和漏电极，有源层与像素电极在第一衬底上的正投影不存在交叠；漏电极的第一端位于有源层远离第一衬底的一侧并与有源层在第一衬底上的正投影存在交叠，漏电极的第一端与有源层连接，漏电极的第二端位于像素电极远离或靠近第一衬底的一侧并与像素电极在第一衬底上的正投影存在交叠，漏电极的第二端与像素电极直接接触，且漏电极的材料与像素电极的材料不同。本设计的目标为实现55寸8k高开口率像素设计，同时消除按压黑mura问题，以及确保维修成功率。
Description
技术领域
本公开涉及显示技术领域，具体而言，涉及一种阵列基板及液晶显示装置。
背景技术
随着液晶显示面板的不断发展，高分辨率的产品被不断开发；然而，分辨率越高，显示产品开发难度越大，主要体现在栅线、数据线、晶体管(简称：TFT)与像素电极的转接过孔等不能按比例压缩，若将高分辨率应用于小尺寸产品中时，则容易出现空间受限的情况，导致良率和开口率都会有较大损失。
发明内容
本公开的目的在于提供一种阵列基板及液晶显示装置，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。
本公开第一方面提供了一种阵列基板，用于液晶显示装置，其中，阵列基板包括第一衬底和多个沿行方向和列方向阵列排布的子像素单元，所述子像素单元包括：
像素电极；及
晶体管，包括有源层和漏电极，所述有源层与所述像素电极在所述第一衬底上的正投影不存在交叠；所述漏电极的第一端位于所述有源层远离所述第一衬底的一侧并与所述有源层在所述第一衬底上的正投影存在交叠，所述漏电极的第一端与所述有源层连接，所述漏电极的第二端位于所述像素电极远离或靠近所述第一衬底的一侧并与所述像素电极在所述第一衬底上的正投影存在交叠，所述漏电极的第二端与所述像素电极直接接触，且所述漏电极的材料与所述像素电极的材料不同。
在本公开的一种示例性实施例中，
所述子像素单元还包括公共电极，位于所述像素电极远离所述第一衬底的一侧，所述公共电极与所述像素电极在所述第一衬底上的正投影存在交叠，且所述公共电极开设有缝隙；
所述晶体管还包括栅极和源电极，所述栅极位于所述有源层靠近所述第一衬底的一侧，且所述栅极与所述有源层在所述第一衬底上的正投影存在交叠；所述源电极与所述漏电极同层设置并位于所述公共电极靠近所述第一衬底的一侧，所述源电极的第一端位于所述有源层远离所述第一衬底的一侧并与所述有源层在所述第一衬底上的正投影存在交叠，所述源电极的第一端与所述有源层直接接触，所述源电极的第二端与所述有源层在所述第一衬底上的正投影不存在交叠；
其中，所述漏电极的第一端与所述有源层直接接触，且所述漏电极的第二端位于所述像素电极远离所述第一衬底的一侧。
在本公开的一种示例性实施例中，
所述阵列基板还包括形成在所述第一衬底上的多行栅线、多行公共线及多列数据线；
所述数据线与所述源电极同层设置并与所述源电极的第二端连接，所述数据线与所述子像素单元在所述行方向上交替排布，且所述数据线与所述栅线和所述公共线在所述第一衬底上存在交叠；
所述栅线与所述公共线相互间隔且同层设置，所述栅线与所述公共线在所述列方向上交替排布，所述栅线的部分构成所述晶体管的栅极，所述公共线通过转接过孔与所述公共电极连接；
其中，每行所述子像素单元的所述像素电极在所述列方向上的相对两侧中的一侧设置有与之相邻的一条所述栅线，另一侧设置有与之相邻的一条所述公共线；且所述像素电极和与之相邻的所述栅线在所述第一衬底上的正投影不存在交叠，所述像素电极和与之相邻的所述公共线在所述第一衬底上的正投影存在交叠部分。
在本公开的一种示例性实施例中，所述像素电极中与所述公共线在所述第一衬底上的正投影交叠的部分为交叠凸部；
其中，所述交叠凸部在所述行方向上的尺寸在5μm至10μm之间，所述交叠凸部在所述列方向上的尺寸在2μm至8μm之间，所述交叠凸部与所述数据线在所述行方向上的间距在7μm至18μm之间。
在本公开的一种示例性实施例中，
至少一列所述数据线具有用于与隔垫物对应的对位部，所述隔垫物中靠近所述第一衬底的表面在所述第一衬底上的正投影位于所述对位部在所述第一衬底上的正投影内；
其中，所述对位部在所述第一衬底上的正投影位于相邻两行所述子像素单元在所述第一衬底上的正投影之间，并位于相邻所述公共线和所述栅线在所述第一衬底上的正投影之间；
且所述对位部在所述第一衬底上的正投影与所述公共线和所述栅线在所述第一衬底上的正投影具有间隙。
在本公开的一种示例性实施例中，
各所述栅线具有在所述行方向上交叠排布的第一段和第二段，所述第二段在所述列方向上的尺寸大于所述第一段在所述列方向上的尺寸，且所述第二段的局部构成所述晶体管的栅极；
所述阵列基板还包括与所述公共电极同层设置的跨接线，在相邻两行所述子像素单元中，至少一对在所述列方向上相邻的两所述子像素单元的公共电极通过所述跨接线连接。
在本公开的一种示例性实施例中，
所述跨接线在所述第一衬底上的正投影位于所述数据线与所述栅线的第二段在所述第一衬底上的正投影之间，并与所述数据线与所述栅线的第二段在所述第一衬底上的正投影具有间隙。
在本公开的一种示例性实施例中，
所述公共线远离与之相邻所述栅线的一侧形成有缺口；
所述转接过孔的一部分与所述公共线在所述第一衬底上的正投影存在交叠，另一部分与所述缺口在所述第一衬底上的正投影存在交叠；
其中，所述转接过孔在所述第一衬底上的正投影位于所述公共电极在所述第一衬底上的正投影内。
在本公开的一种示例性实施例中，
每行所述子像素单元中各所述子像素单元的晶体管的栅极为与之相邻的同一行所述栅线的部分结构；
每行所述子像素单元中各所述子像素单元的公共电极分别通过所述转接过孔和与之相邻的同一行所述公共线连接；
每列所述子像素单元中各所述子像素单元的晶体管的源电极和与之相邻的同一列所述数据线连接。
本公开第二方面提供了一种液晶显示装置，其包括上述任一项所述的阵列基板、与所述阵列基板对盒设置的对置基板及位于所述阵列基板与所述对置基板之间的液晶层。
在本公开的一种示例性实施例中，所述对置基板包括第二衬底、隔垫物及遮挡层，其中，
所述隔垫物位于所述第二衬底靠近所述第一衬底的一侧，且所述隔垫物中靠近所述第一衬底的表面为所述隔垫物的底面，所述隔垫物的底面在所述第一衬底上的正投影位于所述数据线的对位部在所述第一衬底上的正投影内；
所述遮挡层位于所述第二衬底靠近所述第一衬底的一侧并位于所述隔垫物远离所述第一衬底的一侧，且所述遮挡层开设有遮挡区和透光区，所述透光区设置多个并与所述子像素单元一一对应，所述透光区在所述第一衬底上的正投影位于所述像素电极和所述公共电极在所述第一衬底上的正投影内，所述遮挡区在所述第一衬底上的正投影完全覆盖所述晶体管、所述栅线、所述数据线、所述公共线及所述隔垫物。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本公开一实施例所述的阵列基板的结构示意图；
图2示出了图1所示的阵列基板与隔垫物的对应关系示意图；
图3示出了图2中所示的C部的放大结构示意图；
图4示出了图2中所示的D部的放大结构示意图；
图5示出了完成步骤S102之后的结构示意图；
图6示出了完成步骤S106之后的结构示意图；
图7示出了完成步骤S108之后的结构示意图；
图8示出了完成步骤S110之后的结构示意图；
图9示出了本公开一实施例所述的液晶显示装置的结构示意图；
图10示出了图9中所示的遮挡层与隔垫物的对应关系示意图。
具体实施方式
下面通过实施例，并结合附图，对本公开的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本公开实施方式的说明旨在对本公开的总体发明构思进行解释，而不应当理解为对本公开的一种限制。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。
用语“该”、“此”用以表示存在一个或多个要素/组成部分/等；用语“包括”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
当前电视(简称：TV)市场主打产品为55、65、75寸，且8K分辨率作为高端TV产品也在逐渐普及中。然而，在8K产品中由于PPI(Pixels Per IncH，像素密度)较高，开发难度极大，主要体现在栅线，数据线，晶体管(简称：TFT)与像素电极的转接过孔等不能按比例压缩，当前65寸和75寸8K产品像素关键尺寸都是按极限工艺设计。55寸8K像素尺寸更小，要和65寸和75寸8k一样进行相同的像素关键尺寸设计，空间受限，且良率和开口率都会有较大损失。
基于此，本公开一实施例提供了一种阵列基板，其可用于液晶显示装置；如图1所示，阵列基板可包括第一衬底、形成在第一衬底上的多个子像素单元、多行栅线20、多行公共线30及多列数据线40。
在本公开的实施例中，如图1所示，第一衬底可具有沿行方向X和列方向Y呈阵列排布的多个子像素区A2、多行第一布线区A1和多列第二布线区A3，此第一布线区A1与子像素区A2在列方向Y上交替排布，第二布线区A3与子像素区A2在行方向X上交替排布，应当理解的是，第一布线区A1与第二布线区A3之间存在交叠。
举例而言，此第一衬底可为单层结构，该第一衬底的材料可为玻璃；但不限于此，此第一衬底还可多层结构；且第一衬底的材料不限于玻璃，也可为其他材料，例如：聚酰亚胺(PI)等材料，视具体情况而定。
在本公开的实施例中，多个子像素单元可沿行方向X和列方向Y阵列排布，子像素单元与子像素区A2一一对应，即：每个子像素单元对应设置在一子像素区A2上。举例而言，多个子像素单元可包括红色子像素单元、蓝色子像素单元及绿色子像素单元，应当理解的是，此红色子像素单元指的是与红色色阻块对应的子像素单元，蓝色子像素单元指的是与蓝色色阻块对应的子像素单元，绿色子像素单元指的是与绿色色阻块对应的子像素单元；其中，在行方向X上相邻的红色子像素单元、蓝色子像素单元及绿色子像素单元三者之间构成一个像素单元，此像素单元在行方向X和列方向Y上重复设置。
具体地，如图1所示，子像素单元可包括像素电极10、公共电极11及晶体管，此像素电极10和公共电极11的至少部分位于子像素区A2；此晶体管的至少部分位于第一布线区A1。
其中，如图1所示，晶体管可包括有源层12、栅极及同层设置的源电极13和漏电极14；其中，栅极与有源层12之间还可设置栅绝缘层，以使栅极与有源层12之间相互绝缘，此栅绝缘层可采用无机材料制作而成，例如，氧化硅、氮化硅等无机材料。需要说明的是，栅极可与栅线20同层设置，此栅极可为前述提到的栅线20的一部分，也就是说，可利用栅线20的部分作为晶体管的栅极。源电极13和漏电极14分别与有源层12的两端连接，源电极13和漏电极14可包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层，例如钛、铝、钛三层金属叠层(Ti/Al/Ti)等。
应该理解的是，在本公开中，“同层设置”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。即一次构图工艺对应一道掩模板(mask，也称光罩)。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。从而简化制作工艺，节省制作成本，提高生产效率。
举例而言，本公开的实施例的晶体管可为底栅型，即：栅极可先形成在第一衬底上，此栅极可包括金属材料或者合金材料，例如包括钼、铝及钛等，以保证其良好的导电性能；然后，再在第一衬底上形成栅绝缘层，此栅绝缘层覆盖栅极；之后在栅绝缘层背离第一衬底的一侧形成有源层12，即：有源层12位于栅极远离第一衬底的一侧，此有源层12与栅极在第一衬底上的正投影存在交叠，示例的，有源层12在第一衬底上的正投影可位于栅极在第一衬底上的正投影内；源电极13和漏电极14可在形成有源层12之后形成，其中，漏电极14的第一端可位于有源层12远离第一衬底的一侧并与有源层12在第一衬底上的正投影存在交叠，漏电极14的第一端可与有源层12直接接触，漏电极14的第二端可位于子像素区A2以与像素电极10连接；源电极13的第一端可位于有源层12远离第一衬底的一侧并与有源层12在第一衬底上的正投影存在交叠，源电极13的第一端与有源层12直接接触，源电极13的第二端与有源层12在第一衬底上的正投影不存在交叠，且源电极13的第二端与数据线40连接。
需要说明的是，本公开实施例提到的直接接触指的是两个部件之间无其他膜层并直接贴合在一起，即：两个部件不需要通过其他结构(例如：转接过孔)连接。
此外，还需要说明的是，本公开实施例的晶体管不限于前述提到的底栅型，还可为顶栅型，即：栅极在形成有源层12之后且在形成源电极13和漏电极14之前形成，应当理解的是，在栅极和有源层12及栅极和源、漏电极13、14之间分别形成有一层栅绝缘层；在晶体管为顶栅型时，源电极13和漏电极14可分别通过转接过孔(即：贯穿两层栅绝缘层的转接过孔)与有源层12的相对两端连接。
在本公开的实施例中，像素电极10可在形成有源层12之后且在形成源电极13和漏电极14之前形成在栅绝缘层上；如图1所示，此像素电极10在第一衬底上的正投影与有源层12在第一衬底上的正投影不存在交叠，并与漏电极14的第二端在第一衬底上的正投影重叠；其中，漏电极14的第二端与像素电极10直接接触，也就是说，像素电极10与漏电极14的第二端之间无其他膜层并直接贴合在一起，即：像素电极10与漏电极14的第二端之间无需通过转接过孔连接，这样相比于相关技术中像素电极10与漏电极14的第二端通过转接过孔连接的方案，在提高产品开口率的同时，还可改善其他结构设计空间(即：Margin)不足的情况，及避免转接过孔形成时存在的底切(Undercut)风险，提高显示均一性。
举例而言，本公开实施例的像素电极10的材料与前述提到的漏电极14的材料不同，此像素电极10可为透明电极，其材料可为ITO(氧化铟锡)材料，但不限于此，也可采用氧化铟锌(IZO)、氧化锌(ZnO)等透明材料制作而成。
需要说明的是，本公开实施例的像素电极10不限于前述提到的在形成源电极13和漏电极14之前形成，也可在源电极13和漏电极14之后形成。
其中，由于晶体管的掺杂是在形成源电极13和漏电极14之后形成的，因此，为了避免像素电极10的制作对晶体管的影响，本公开实施例优选在形成源电极13和漏电极14之前形成像素电极10。
举例而言，如图7和图8所示，本公开实施例的像素电极10可为板状电极，即：像素电极10上未开设缝隙；但不限于此，像素电极10也可为开设有缝隙的狭缝电极，视具体情况而定。
在本公开的实施例中，公共电极11可位于像素电极10远离第一衬底的一侧，并位于源电极13和漏电极14远离第一衬底的一侧，也就是说，在形成阵列基板时，先在第一衬底上形成像素电极10、源电极13和漏电极14，之后再形成公共电极11，如图1所示，此公共电极11在第一衬底上的正投影与像素电极10在第一衬底上的正投影存在交叠。
举例而言，本公开实施例的公共电极11的材料可与像素电极10的材料不同，此公共电极11可为透明电极，其材料可为ITO(氧化铟锡)材料，但不限于此，也可采用氧化铟锌(IZO)、氧化锌(ZnO)等透明材料制作而成。
如图1所示，公共电极11可开设有缝隙110，此缝隙110的四周闭合，其中，缝隙110设置多个并在列方向Y上间隔排布，每个公共电极11中各缝隙110的延伸方向相平行；如图1所示，在行方向X上相邻两公共电极11的缝隙110的延伸方向相交，并与列方向Y之间形成的锐角相等；在列方向Y上相邻两公共电极11的缝隙110的延伸方向相交，并与行方向X之间形成的锐角相等，以保证显示均一性。
应当理解的是，本公开实施例的公共电极11不限于图1中所示的形状，也可为其他形状，例如：公共电极11的缝隙110在其延伸方向的一端可呈开口状、公共电极11存在延伸方向相交的缝隙110等等。
在本公开的实施例中，栅线20和公共线30相互间隔且同层设置，也就是说，在晶体管为底栅型时，栅线20和公共线30可先于有源层12形成在第一衬底上，需要说明的是，前述提到栅线20的部分可构成晶体管的栅极，以实现栅线20与晶体管的连接，而公共线30可通过转接过孔H与公共电极11，结合图1至图3所示。
如图1所示，栅线20和公共线30分别位于第一布线区A1上，此栅线20与公共线30在列方向Y上交替排布，具体地，每行子像素单元的像素电极10在列方向Y上的相对两侧中的一侧设置有与之相邻的一条栅线20，另一侧设置有与之相邻的一条公共线30；应当理解的是，最边上的两个第一布线区A1中的一个第一布线区A1上设置有一行公共线30而不设置有栅线20，另一个第一布线区A1上设置有一行栅线20而不设置公共线30；而位于中间的第一布线区A1上可设置有一行公共线30和一行栅线20。
在本公开的实施例中，如图1所示，每行子像素单元中各子像素单元的晶体管的栅极为与之相邻的同一行栅线20的部分结构，即：每行栅线20与每行子像素单元中各子像素单元的晶体管连接，用于为同一行子像素单元提供驱动信号；且每行子像素单元中各子像素单元的公共电极11分别通过转接过孔H和与之相邻的同一行公共线30连接，即：每行公共线30与每行子像素单元中各子像素单元的公共电极11连接，用于为同一行子像素单元提供公共信号。
需要说明的是，第一布线区A1上不限于设置一行栅线20，也可设置两行等等，视具体情况而定。
在本公开的实施例中，前述提到的像素电极10和与之相邻的栅线20在第一衬底上的正投影不存在交叠，且像素电极10和与之相邻的公共线30在第一衬底上的正投影存在交叠部分，其中，结合图1至图3所示，像素电极10中与公共线30在第一衬底上的正投影交叠的部分为交叠凸部101，应当理解的是，像素电极10的少部分(例如：交叠凸部101)可位于第一布线区A1，而像素电极10的大部分位于子像素区A2。
基于前述内容可知，公共线30与晶体管的栅极同层设置，因此，公共线30的材料与栅极的材料相同，即：公共线30的材料可为金属材料或者合金材料，此公共线30为非透明结构。在公共线30为非透明结构时，本公开通过使得像素电极10和与之相邻的公共线30在第一衬底上的正投影存在交叠部分，这样方便激光(简称：laser)维修聚焦，从而可确保量产过程中维修成功率；此外，通过使得像素电极10和与之相邻的公共线30在第一衬底上的正投影存在交叠部分，还可增大电容，减小V-crosstalk(即：V型串扰)风险。
其中，考虑工艺偏差，如图3所示，像素电极10的交叠凸部101在列方向Y上的尺寸S1可在2μm至8μm之间，比如：2μm、3μm、4μm、5μm、6μm、7μm、8μm等等；考虑修复后过孔电阻，交叠凸部101在行方向X上的尺寸S2可在5μm至10μm之间，比如：5μm、6μm、7μm、8μm、9μm、10μm等等；考虑激光镭射不影响旁边的数据线40，交叠凸部101与数据线40在行方向X上的间距S3可在7μm至18μm之间，比如：7μm、9μm、12μm、15μm、18μm等等。
应当理解的是，像素电极10的交叠凸部101在列方向Y上的尺寸S1、在行方向X上的尺寸S2及与数据线40在行方向X上的间距S3不限于前述提到的取值范围，也可在其他范围内，只要能够保证产品良率及良好显示效果即可。
在本公开的实施例中，前述提到的栅线20可具有在行方向X上交叠排布的第一段201和第二段202，此栅线20的第二段202在列方向Y上的尺寸大于栅线20的第一段201在列方向Y上的尺寸，且栅线20的第二段202的局部构成晶体管的栅极；此外，栅线20的第一段201在第一衬底上的正投影与数据线40在第一衬底上的正投影存在交叠，这样可减小栅线20与数据线40之间形成的寄生电容。
此外，如图3所示，公共线30远离与之相邻的栅线20的一侧可形成有缺口b；其中，前述提到的转接过孔H(即：连接公共电极11和公共线30的转接过孔H)的一部分与公共线30在第一衬底上的正投影存在交叠，另一部分与缺口b在第一衬底上的正投影存在交叠；这样设计在保证转接过孔H位于公共线30上的同时，还可改善配向膜扩散均一性。
应当理解的是，前述提到的转接过孔H在第一衬底上的正投影可位于公共电极11在第一衬底上的正投影内，也就是说，公共电极11的部分可位于第一布线区A1。
在本公开的实施例中，如图1所示，数据线40可位于第二布线区A3上，此数据线40与源电极13同层设置并与源电极13的第二端连接，其中，数据线40与子像素单元可在行方向X上交替排布，也就是说，每个第二布线区A3上可设置有一列数据线40。具体地，如图1所示，每列子像素单元中各子像素单元的晶体管的源电极13和与之相邻的同一列数据线40连接，即：每列数据线40与每列子像素单元中各子像素单元的晶体管连接，用于为同一列子像素单元提供数据信号。
应当理解的是，由于栅线20和公共线30整体在行方向X上延伸，而数据线40整体在列方向Y上延伸，因此可知，数据线40与栅线20和公共线30在第一衬底上可存在交叠。
在本公开的实施例中，结合图1和图2所示，至少一列数据线40具有用于与隔垫物50对应的对位部401，应当理解的是，隔垫物50中靠近第一衬底的表面在第一衬底上的正投影可位于对位部401在第一衬底上的正投影内，具体可位于对位部401在第一衬底上的正投影的中心区域。
其中，数据线40的对位部401在第一衬底上的正投影位于相邻两行子像素单元在第一衬底上的正投影之间，并位于相邻公共线30和栅线20在第一衬底上的正投影之间；换言之，数据线40的对位部401在第一衬底上的正投影位于第一布线区A1和第二布线区A3的交叠区域上，且位于设置在同一第一布线区A1上的公共线30和栅线20在第一衬底上的正投影之间，这样设计不需要设置额外的挡墙来阻挡隔垫物50在行方向X和列方向Y上的过渡滑移，即：结合图2和图4所示，可直接利用数据线40和公共线30形成的交叠部分及利用数据线40和栅线20形成的交叠部分作为挡墙P，以阻挡隔垫物50在列方向Y上的过渡滑移；同时，还可直接利用数据线40两侧的晶体管作为挡墙P，以阻挡隔垫物50在行方向X上的过度滑移，从而可缩小隔垫物50划伤范围，阻挡隔垫物50划伤配向膜继而导致出现mura(亮度不均匀)现象的情况，即：改善了面板受敲击、挤压、碰撞而出现mura的问题。
需要说明的是，本公开实施例中数据线40的对位部401在行方向X上的尺寸可大于数据线40其他部分在行方向X上的尺寸，此外，在第一衬底上的正投影与公共线30和栅线20在第一衬底上的正投影具有间隙，以减小寄生电容。
举例而言，本公开实施例的多列数据线40的部分设置有对位部401，具体地，与红色子像素单元连接的数据线40可设置对位部401，这样在改善面板受敲击、挤压、碰撞而出现mura的问题的同时，还可保证显示画面的良好。
在本公开实施例中，如图1所示，阵列基板还可包括与公共电极11同层设置的跨接线15，其中，在相邻两行所述子像素单元中，至少一对在列方向Y上相邻的两子像素单元的公共电极11通过跨接线15连接，这样设计相比于跨接线15与公共电极11不同层设置的方案可省略用于实现跨接线15和公共电极11连接的过孔结构，在保证公共信号均一性及节省设计空间的同时，还可提高开口率；此外，由于本公开实施例的跨接线15与公共电极11同层设置，因此可知，跨接线15不与数据线40同层设置，这样相比于跨接线15与数据线40同层设置的方案，可避免跨接线15与数据线40由于距离较近而容易产生信号短路的情况。
其中，跨接线15在第一衬底上的正投影位于数据线40与栅线20的第二段202在第一衬底上的正投影之间，并与数据线40与栅线20的第二段202在第一衬底上的正投影具有间隙；举例而言，跨接线15和数据线40在第一衬底上的正投影之间的间隙大于或等于1μm，且跨接线15和栅线20的第二段202在第一衬底上的正投影之间的间隙大于或等于1μm，以避免或改善跨接线15与数据线40或栅线20之间产生的寄生电容，保证显示效果；但应当理解的是，跨接线15和数据线40在第一衬底上的正投影之间的间隙、跨接线15和栅线20的第二段202在第一衬底上的正投影之间的间隙也可小于1μm。
此外，还需说明的是，跨接线15在第一衬底上的正投影也可与数据线40或栅线20的第二段202在第一衬底上的正投影存在交叠，视具体情况而定。
需要说明的是，阵列基板还可包括配向膜(图中未标示出)，此配向膜可位于阵列基板的顶层，即：位于公共电极11远离第一衬底的一侧。
本公开实施例还提供了一种阵列基板的制作方法，此阵列基板的结构可参考实施例所提到的内容，在此不做重复赘述。其中，阵列基板的制作方法可包括：
步骤S102，在第一衬底上形成栅线20和公共线30，此栅线20的部分构成晶体管的栅极，如图5所示；
步骤S104，形成覆盖栅线20和公共线30的栅绝缘层；
步骤S106，在栅绝缘层上晶体管的有源层12，如图6所示；
步骤S108，在栅绝缘层上形成像素电极10，如图7所示；
步骤S110，在栅绝缘层上形成数据线40及晶体管的源电极13和漏电极14，此漏电极14的第一端搭接在有源层12的一端，漏电极14的第二端搭接在像素电极10上，且源电极13的第一端搭接在有源层12的另一端，源电极13的第二端与数据线40连接，如图8所示；
步骤S112，形成覆盖栅绝缘层、数据线40、源电极13和漏电极14的钝化层；
步骤S114，在钝化层上形成公共电极11和跨接线15，此公共电极11通过贯穿钝化层和栅绝缘层的转接过孔H与公共线30连接，此跨接线15连接在列方向Y上相邻两公共电极11，如图1所示。
本公开实施例还提供了一种液晶显示装置，其包括前述任一实施提到的阵列基板，在此不做重复赘述。且液晶显示装置还可包括与阵列基板对盒设置的对置基板及位于阵列基板与对置基板之间的液晶层，此液晶层的液晶分子可为负性液晶，以提高透过率，但不限于此，也可为正性液晶。
详细说明，对置基板可包括第二衬底(图中未标示出)及隔垫物50，此隔垫物50位于第二衬底靠近第一衬底的一侧。其中，此第二衬底可为单层结构，该第二衬底的材料可为玻璃；但不限于此，此第二衬底还可多层结构；且第一衬底的材料不限于玻璃，也可为其他材料，例如：聚酰亚胺(PI)等材料，视具体情况而定。隔垫物50中靠近第一衬底的表面为隔垫物50的底面，如图2所示，此隔垫物50的底面在第一衬底上的正投影位于数据线40的对位部401在第一衬底上的正投影内，以保证隔垫物50的支撑平稳性。
可选地，隔垫物50的底面和与其相邻晶体管的有源层12在行方向X上的间距在10μm至25μm之间，比如：10μm、13μm、16μm、19μm、22μm及25μm等等，以改善了面板受敲击导致的敲击mura问题，但应当理解的是，隔垫物50的底面和与其相邻晶体管的有源层12在行方向X上的间距不限于前述提到的取值范围，也可为其他取值范围，视具体情况而定。
在本公开的实施例中，如图9所示，对置基板还可包括遮挡层60，此遮挡层60可位于第二衬底靠近第一衬底的一侧并位于隔垫物50远离第一衬底的一侧；其中，如图9和图10所示，遮挡层60开设有遮挡区601和透光区602；透光区602设置多个，并与子像素单元一一对应；其中，透光区602在第一衬底上的正投影位于像素电极10和公共电极11在第一衬底上的正投影内，此遮挡区601在第一衬底上的正投影完全覆盖晶体管、栅线20、数据线40、公共线30及隔垫物50，且遮挡区601还可覆盖公共电极11和像素电极10的边缘。
其中，如图10所示，至少部分透光区602(即：与隔垫物50邻近的透光区602)的拐角处呈倒角设置，且隔垫物50的底面与透光区602的拐角处的最小间距S4在25μm至40μm之间，比如：25μm、30μm、35μm、40μm等等，隔垫物50的底面与透光区602的拐角处的最大间距S5在40μm至50μm之间，比如：40μm、42μm、44μm、46μm、48μm、50μm等等，在避免隔垫物50划伤mura现象的同时，还可进一步提升开口率。但应当理解的是，隔垫物50的底面与透光区602的拐角处的最小间距S4、隔垫物50的底面与透光区602的拐角处的最大间距S5不限于前述提到的取值范围，也可为其他取值范围，视具体情况而定。
需要说明的是，对置基板还可设置有具有红色色阻块、绿色色阻块及蓝色色阻块的彩膜层(图中未标示处)，此彩膜层位于隔垫物50靠近遮挡层60的一侧，应当理解的是，彩膜层不仅可以位于对置基板上，也可位于阵列基板上，视具体情况而定。
基于前述设计，本公开的液晶显示装置可实现55寸8k高开口率像素设计，同时消除按压黑mura问题，以及确保维修成功率。
根据本公开的实施例，该液晶显示装置的具体类型不受特别的限制，本领域常用的显示装置类型均可，具体例如电视、VR装置等等，本领域技术人员可根据该显示设备的具体用途进行相应地选择，在此不再赘述。
需要说明的是，该显示装置除了前述提到的阵列基板、对置基板及液晶层以外，还包括其他必要的部件和组成，以显示器为例，还可包括背光模组、外壳、主电路板、电源线，等等，本领域技术人员可根据该显示装置的具体使用要求进行相应地补充，在此不再赘述。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
Claims (11)
1.一种阵列基板，用于液晶显示装置，其特征在于，所述阵列基板包括第一衬底和多个沿行方向和列方向阵列排布的子像素单元，所述子像素单元包括：
像素电极；及
晶体管，包括有源层和漏电极，所述有源层与所述像素电极在所述第一衬底上的正投影不存在交叠；所述漏电极的第一端位于所述有源层远离所述第一衬底的一侧并与所述有源层在所述第一衬底上的正投影存在交叠，所述漏电极的第一端与所述有源层连接，所述漏电极的第二端位于所述像素电极远离或靠近所述第一衬底的一侧并与所述像素电极在所述第一衬底上的正投影存在交叠，所述漏电极的第二端与所述像素电极直接接触，且所述漏电极的材料与所述像素电极的材料不同。
2.根据权利要求1所述的阵列基板，其特征在于，
所述子像素单元还包括公共电极，位于所述像素电极远离所述第一衬底的一侧，所述公共电极与所述像素电极在所述第一衬底上的正投影存在交叠，且所述公共电极开设有缝隙；
所述晶体管还包括栅极和源电极，所述栅极位于所述有源层靠近所述第一衬底的一侧，且所述栅极与所述有源层在所述第一衬底上的正投影存在交叠；所述源电极与所述漏电极同层设置并位于所述公共电极靠近所述第一衬底的一侧，所述源电极的第一端位于所述有源层远离所述第一衬底的一侧并与所述有源层在所述第一衬底上的正投影存在交叠，所述源电极的第一端与所述有源层直接接触，所述源电极的第二端与所述有源层在所述第一衬底上的正投影不存在交叠；
其中，所述漏电极的第一端与所述有源层直接接触，且所述漏电极的第二端位于所述像素电极远离所述第一衬底的一侧。
3.根据权利要求2所述的阵列基板，其特征在于，
所述阵列基板还包括形成在所述第一衬底上的多行栅线、多行公共线及多列数据线；
所述数据线与所述源电极同层设置并与所述源电极的第二端连接，所述数据线与所述子像素单元在所述行方向上交替排布，且所述数据线与所述栅线和所述公共线在所述第一衬底上存在交叠；
所述栅线与所述公共线相互间隔且同层设置，所述栅线与所述公共线在所述列方向上交替排布，所述栅线的部分构成所述晶体管的栅极，所述公共线通过转接过孔与所述公共电极连接；
其中，每行所述子像素单元的所述像素电极在所述列方向上的相对两侧中的一侧设置有与之相邻的一条所述栅线，另一侧设置有与之相邻的一条所述公共线；且所述像素电极和与之相邻的所述栅线在所述第一衬底上的正投影不存在交叠，所述像素电极和与之相邻的所述公共线在所述第一衬底上的正投影存在交叠部分。
4.根据权利要求3所述的阵列基板，其特征在于，所述像素电极中与所述公共线在所述第一衬底上的正投影交叠的部分为交叠凸部；
其中，所述交叠凸部在所述行方向上的尺寸在5μm至10μm之间，所述交叠凸部在所述列方向上的尺寸在2μm至8μm之间，所述交叠凸部与所述数据线在所述行方向上的间距在7μm至18μm之间。
5.根据权利要求3所述的阵列基板，其特征在于，
至少一列所述数据线具有用于与隔垫物对应的对位部，所述隔垫物中靠近所述第一衬底的表面在所述第一衬底上的正投影位于所述对位部在所述第一衬底上的正投影内；
其中，所述对位部在所述第一衬底上的正投影位于相邻两行所述子像素单元在所述第一衬底上的正投影之间，并位于相邻所述公共线和所述栅线在所述第一衬底上的正投影之间；
且所述对位部在所述第一衬底上的正投影与所述公共线和所述栅线在所述第一衬底上的正投影具有间隙。
6.根据权利要求5所述的阵列基板，其特征在于，
各所述栅线具有在所述行方向上交叠排布的第一段和第二段，所述第二段在所述列方向上的尺寸大于所述第一段在所述列方向上的尺寸，且所述第二段的局部构成所述晶体管的栅极；
所述阵列基板还包括与所述公共电极同层设置的跨接线，在相邻两行所述子像素单元中，至少一对在所述列方向上相邻的两所述子像素单元的公共电极通过所述跨接线连接。
7.根据权利要求6所述的阵列基板，其特征在于，
所述跨接线在所述第一衬底上的正投影位于所述数据线与所述栅线的第二段在所述第一衬底上的正投影之间，并与所述数据线与所述栅线的第二段在所述第一衬底上的正投影具有间隙。
8.根据权利要求3所述的阵列基板，其特征在于，
所述公共线远离与之相邻所述栅线的一侧形成有缺口；
所述转接过孔的一部分与所述公共线在所述第一衬底上的正投影存在交叠，另一部分与所述缺口在所述第一衬底上的正投影存在交叠；
其中，所述转接过孔在所述第一衬底上的正投影位于所述公共电极在所述第一衬底上的正投影内。
9.根据权利要求3至8中任一项所述的阵列基板，其特征在于，
每行所述子像素单元中各所述子像素单元的晶体管的栅极为与之相邻的同一行所述栅线的部分结构；
每行所述子像素单元中各所述子像素单元的公共电极分别通过所述转接过孔和与之相邻的同一行所述公共线连接；
每列所述子像素单元中各所述子像素单元的晶体管的源电极和与之相邻的同一列所述数据线连接。
10.一种液晶显示装置，其特征在于，包括如权利要求1至9中任一项所述的阵列基板、与所述阵列基板对盒设置的对置基板及位于所述阵列基板与所述对置基板之间的液晶层。
11.根据权利要求10所述的液晶显示装置，其特征在于，
所述阵列基板为权利要求5所述的阵列基板；
所述对置基板包括第二衬底、隔垫物及遮挡层，其中，
所述隔垫物位于所述第二衬底靠近所述第一衬底的一侧，且所述隔垫物中靠近所述第一衬底的表面为所述隔垫物的底面，所述隔垫物的底面在所述第一衬底上的正投影位于所述数据线的对位部在所述第一衬底上的正投影内；
所述遮挡层位于所述第二衬底靠近所述第一衬底的一侧并位于所述隔垫物远离所述第一衬底的一侧，且所述遮挡层开设有遮挡区和透光区，所述透光区设置多个并与所述子像素单元一一对应，所述透光区在所述第一衬底上的正投影位于所述像素电极和所述公共电极在所述第一衬底上的正投影内，所述遮挡区在所述第一衬底上的正投影完全覆盖所述晶体管、所述栅线、所述数据线、所述公共线及所述隔垫物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110219314.0A CN114967254A (zh) | 2021-02-26 | 2021-02-26 | 阵列基板及液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110219314.0A CN114967254A (zh) | 2021-02-26 | 2021-02-26 | 阵列基板及液晶显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114967254A true CN114967254A (zh) | 2022-08-30 |
Family
ID=82974177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110219314.0A Pending CN114967254A (zh) | 2021-02-26 | 2021-02-26 | 阵列基板及液晶显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114967254A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115509050A (zh) * | 2022-10-09 | 2022-12-23 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
-
2021
- 2021-02-26 CN CN202110219314.0A patent/CN114967254A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115509050A (zh) * | 2022-10-09 | 2022-12-23 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11199750B2 (en) | Display panel having black matrix comprising extension portions | |
| KR100305525B1 (ko) | 액티브매트릭스형액정표시장치 | |
| US20140085558A1 (en) | Color filter substrate and liquid crystal display device including the same | |
| TWI581038B (zh) | 液晶顯示面板 | |
| KR101495467B1 (ko) | 어레이 기판, 액정 표시 패널 및 구동 방법 | |
| US9075269B2 (en) | Array substrate and liquid crystal display device including the same | |
| WO2021212620A1 (zh) | 液晶显示面板及显示装置 | |
| US8665413B2 (en) | Thin film transistor array panel, liquid crystal display, and manufacturing method thereof | |
| TWI635342B (zh) | 顯示面板 | |
| US20220206349A1 (en) | Display panel and device | |
| KR20180014363A (ko) | 표시 장치 및 이의 제조 방법 | |
| CN114967254A (zh) | 阵列基板及液晶显示装置 | |
| US9494838B2 (en) | Liquid crystal display device | |
| JP4661060B2 (ja) | トランジスタアレイ基板及び液晶ディスプレイパネル | |
| KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| US20230095451A1 (en) | Display substrate and method for manufacturing the same and display device | |
| KR102551694B1 (ko) | 액정표시장치용 어레이 기판 | |
| WO2022152223A1 (zh) | 电极结构、显示面板及电子设备 | |
| CN215006188U (zh) | 阵列基板与显示装置 | |
| EP4209835A1 (en) | Pixel electrode, array substrate, and display apparatus | |
| JP5555649B2 (ja) | 液晶表示パネル | |
| WO2022088102A1 (zh) | 电极结构、显示面板及显示装置 | |
| WO2022151836A1 (zh) | 显示面板及电子设备 | |
| US20230110276A1 (en) | Array substrate and display device | |
| WO2023184426A1 (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |