CN114927496A - 半导体结构 - Google Patents
半导体结构 Download PDFInfo
- Publication number
- CN114927496A CN114927496A CN202210535941.XA CN202210535941A CN114927496A CN 114927496 A CN114927496 A CN 114927496A CN 202210535941 A CN202210535941 A CN 202210535941A CN 114927496 A CN114927496 A CN 114927496A
- Authority
- CN
- China
- Prior art keywords
- potential
- conductive
- conductive layer
- sub
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种半导体结构,包括:位于第一导线和第二导线之间的至少一个第一导电层;多个电容组,分别位于第一导线、第二导线和第一导电层上,每一第一导电层上设置有两个电容组;电容组包括至少一个电容;第三导线设置于第一导线上方且与第一导线通过过孔连接,第四导线设置于第二导线上方且与第二导线通过过孔连接;至少一个电容极板,位于各上电极层上,沿第一导线指向第二导线的方向,每相邻两个电容组的上电极层电连接一个电容极板;至少一个第二导电层,第二导电层位于第三导线和第四导线之间且第二导电层在电容极板所在平面上的正投影位于相邻电容极板之间。本申请的方案实现便于灵活调整的电容结构。
Description
技术领域
本申请涉及半导体技术,尤其涉及一种半导体结构。
背景技术
由于电容具有储能性能。所以在电路设计中,电路设计人员常常需要在各种电位之间加上大量的电容,并且利用电容的充放电特性,还可以增强电容上下级两种电位的稳定性。
然而,根据实际情况的变化,需要提供一种便于灵活调整的电容结构。
发明内容
本申请提供一种半导体结构,提供一种便于灵活调整的电容结构。
第一方面,本申请提供一种半导体结构,包括:第一导线和第二导线,位于所述第一导线和所述第二导线之间的至少一个第一导电层;
多个电容组,所述电容组分别位于所述第一导线、所述第二导线和所述第一导电层上,每一所述第一导电层上设置有两个所述电容组;
所述电容组包括至少一个电容,所述电容包括由下至上依次叠置的下电极层、电容介质层和上电极层,所述电容组的所述下电极层分别与对应的所述第一导线、所述第二导线和所述第一导电层电连接;
第三导线和第四导线,所述第三导线设置于所述第一导线上方且与所述第一导线通过过孔连接,所述第四导线设置于所述第二导线上方且与所述第二导线通过过孔连接;
至少一个电容极板,位于各所述上电极层上,沿所述第一导线指向所述第二导线的方向,每相邻两个所述电容组的上电极层电连接一个所述电容极板;
至少一个第二导电层,所述第二导电层位于所述第三导线和所述第四导线之间且所述第二导电层在所述电容极板所在平面上的正投影位于相邻所述电容极板之间。
在一些示例中,所述第一导线、所述第二导线以及所述第一导电层位于同一层。
在一些示例中,所述第三导线、所述第四导线以及所述第二导电层位于同一层。
在一些示例中,所述第二导电层在所述第一导电层所在平面上的正投影位于所述第一导电层上。
在一些示例中,至少部分第二导电层与位于第二导电层下方的所述第一导电层通过过孔连接。
在一些示例中,与所述第一导电层连接的所述第二导电层的电位介于所述第三导线的电位和所述第四导线的电位之间。
在一些示例中,与所述第一导电层连接的每一第二导电层连接浮置电位。
在一些示例中,所述第一导电层包括两个第一子导电层,所述第二导电层包括两个第二子导电层,每一所述第二子导电层在所述第一导电层所在平面上的投影分别位于一个所述第一子导电层上。
在一些示例中,所述第一导电层和所述第二导电层的数量分别为1个,所述第一导电层的两个所述第一子导电层连接,所述第二子导电层分别与所述第一子导电层通过过孔连接。
在一些示例中,所述第三导线和所述第四导线的电位为第一电位,两个所述第二子导电层的电位为第二电位,且所述第一电位和所述第二电位不同。
在一些示例中,所述第一导电层和所述第二导电层的数量分别为1个,所述第一导电层的两个所述第一子导电层绝缘设置,所述第二子导电层分别与绝缘设置的所述第一子导电层通过过孔连接。
在一些示例中,沿所述第三导线指向所述第四导线的方向,所述第二子导电层的电位介于所述第三导线的电位和所述第四导线的电位之间,所述第三导线和所述第四导线之间的电位不同。
在一些示例中,靠近所述第三导线的所述第二子导电层的电位与所述第四导线的电位相同,靠近所述第四导线的所述第二子导电层的电位与所述第三导线的电位相同。
在一些示例中,靠近所述第三导线的所述第二子导电层的电位与所述第四导线的电位相同,靠近所述第四导线的所述第二子导电层的电位介于所述第三导线的电位和所述第四导线的电位之间。
在一些示例中,所述第一导电层和所述第二导电层的数量分别为多个,至少部分所述第一导电层的两个所述第一子导电层绝缘设置,所述第二子导电层分别与绝缘设置的所述第一子导电层通过过孔连接。
在一些示例中,沿所述第三导线指向所述第四导线的方向,与所述第一子导电层连接的所述第二子导电层的电位逐渐减小。
本申请提供的半导体结构,包括第一导线和第二导线以及位于两者之间的至少一个第一导电层;多个电容组,分别位于第一导线、第二导线和第一导电层上,且每一第一导电层上设置有两个电容组;电容组包括至少一个电容,电容包括由下至上依次叠置的下电极层、电容介质层和上电极层,下电极层分别与对应的所述第一导线、所述第二导线和所述第一导电层电连接;至少一个电容极板,位于各上电极层上,沿第一导线指向第二导线的方向,每相邻两个电容组的上电极层电连接一个电容极板;第三导线和第四导线以及两者之间的第二导电层,第三导线设置于第一导线上方且与第一导线连接,第四导线设置于第二导线上方且与第二导线连接;第二导电层在电容极板所在平面上的正投影位于相邻电容极板之间。本申请中,通过预留第二导电层,当需要调整电容的容值时,只需改动少量结构,无需重新设计整个结构,从而实现便于灵活调整的电容结构。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为电路设计中电源电容的模型示例图;
图2为一种示例的电容剖面结构图和等效图;
图3为多个Nicap电容串联结构的剖面示例图;
图4为图3的俯视结构图;
图5a为一实施例提供的半导体结构的示例图,图5b为图5a的俯视图;
图6为一实施例提供的半导体结构的示例图;
图7a为一实施例提供的半导体结构的示例图,图7b为图7a的俯视图;
图8a为一实施例提供的半导体结构的示例图,图8b为图8a的俯视图;
图9为调整前的半导体结构的示例图;
图10a为一实施例提供的半导体结构的示例图,图10b为图10a的俯视图;
图11为图9所示的结构在一种调整后的示例图;
图12为一实施例提供的半导体结构的示例图;
图13为一实施例提供的半导体结构的示例图;
图14a为一实施例提供的半导体结构的示例图,图14b为图14a的俯视图;
图15为一示例的电位调整方式。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
本申请中的用语“包括”和“具有”用以表示开放式的包括在内的意思,并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”和“第二”等仅作为标记使用,不是对其对象的数量限制。在本申请中,在未作相反说明的情况下,使用的方位词如“上、下、左侧、右侧”通常是指参照附图所示的上、下、左、右。“内、外”是指相对于各部件本身轮廓的内、外。能理解的是,以上方位词表示相对性的用语,用于本说明书中仅出于方便,例如根据附图中所述的示例的方向,如果将图标的装置翻转使其上下颠倒,则所叙述在“上”的组件将会成为在“下”的组件。在附图中,示出的形状根据制造工艺和/或容差可以有变形。因此,本申请的示例性实施方式不限于附图中示出的特定形状,且可以包括在制造过程中造成的形状改变。此外,附图中的不同元件和区域只是示意性示出,因此本申请不限于附图中示出的尺寸或距离。
在电路设计中,为了增强电位的稳定性,可以在各种电位之间加上电容。由于电容具有储能性能,因此,利用电容的充放电特性,可以增强电容两种电位的稳定性。作为示例,图1为电路设计中电源电容的模型示例图,如图1所示,在两种电源,例如,VDD和VSS之间设置电容。图中示例的电源电容为多个电容串联构成的电容。
实际应用中,串联的电容可以为Nicap电容。作为示例,如图2所示,图2为一种示例的电容剖面结构图和等效图,结合图示对该电容结构进行举例说明,该电容结构包括两个导线M1和两个导线M0,M1和M0分别通过过孔CT连接。在每个M0上设有一个电容组1,每个电容组1包括至少一个电容10(图中示例为3个电容),每个电容组1的下电极层连接至所在的M0上,两个M0上的电容组1的上电极层共同连接至一个电容上极板(Top Container Plate,简称TCP),从而形成如等效图所示的电容CP,电容CP的两端即M0。举例来说,当图2中的两个M0连接的两个M1分别连至VDD和VSS时,即为图1所示的电源电容的模型。
需要说明的是,上述仅为一种示例,电容结构也可应用在包括但不限于电源,例如,电源以外的其它电位的稳定性。此外,串联的电容数量也可以不限于图示的情形,比如,针对两种电压差较大的电位,可以采用多个Nicap电容串联以达到分压效果。如图3和图4所示,图3为多个Nicap电容串联结构的剖面示例图,图中示例两个Nicap电容串联的情形。图4为图3的俯视结构图。图中,两个Nicap电容通过中间的M0串联。
本申请的发明人发现,电容会影响例如电源等电位的响应速度,所以根据电路的实际需求,需要调整电容的容值。比如,图3和图4的示例中,尽管设置了多个Nicap电容串联结构来应对压差较大的情况,但在电路的后续设计或应用中,可能实际的压差并未达到预计的较大压差,这样就导致牺牲了部分容值。因此,实际应用中,往往需要根据实际情况调整电容的容值,即需要一种便于灵活调整的电容。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
图5a为一实施例提供的半导体结构的示例图,图5b为图5a的俯视图,如图5a和图5b所示,该半导体结构包括:
第一导线11和第二导线12,位于第一导线11和第二导线12之间的至少一个第一导电层13;
多个电容组20,电容组20分别位于第一导线11、第二导线12和第一导电层13上,每一第一导电层13上设置有两个电容组20;
电容组20包括至少一个电容200,电容200包括由下至上依次叠置的下电极层21、电容介质层22和上电极层23,电容组20的下电极层21分别与对应的第一导线11、第二导线12和第一导电层13电连接;
第三导线31和第四导线32,第三导线31设置于第一导线11上方且与第一导线11通过过孔CT连接,第四导线32设置于第二导线12上方且与第二导线12通过过孔CT连接;
至少一个电容极板24,位于各上电极层23上,沿第一导线11指向第二导线12的方向,每相邻两个电容组20的上电极层23电连接一个电容极板24;
至少一个第二导电层33,第二导电层33位于第三导线31和第四导线32之间且第二导电层33在电容极板所在平面上的正投影位于相邻电容极板24之间。
实际应用中,上述半导体结构可位于衬底上,该衬底可以包括基底,或者包括基底及位于基底上表面的介质层,以衬底包括基底和介质层作为示例。其中,基底可以包括但不限于硅基底,例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe),也可以为混合的半导体结构,例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。其中,介质层可以包括但不限于氧化硅层。
在一个示例中,电容组可以为Nicap电容。例如,电容组中电容的上电极层和下电极层可以为导电材料层。
在一个示例中,第一导线、第二导线以及第一导电层位于同一层。通过在同一布线层中设置第一导线、第二导线和第一导电层便于同时形成上述结构,从而简化结构制备工艺。
在一个示例中,第三导线、第四导线以及第二导电层位于同一层。类似的,通过在同一布线层中设置第三导线、第四导线以及第二导电层便于同时形成上述结构,以简化结构制备工艺。
其中,第一导电、第二导电、第一到垫层以及第三导电、第四导线和第二导电层的材质可以为任意导电材料,比如,包括但不限于铜、铝、钛或者银等。需要说明的是,本文中提到的“导线”“导电层”等并未对结构的具体形状或尺寸进行限制,比如,“导线”不限于线状,其可以为条状导线,或者片状导线。各个结构的形状和尺寸可以根据电路和工艺设计的需要确定。
具体的,本实施例的半导体结构中,在第一导线11和第二导电12之间设有一个或多个第一导电层13。作为示例,当第一导电层13的数量为多个时,这些第一导电层13之间间隔设置。每个第一导电层13上设置有两个电容组20。
作为示例,由于第一导电层13位于第一导线11和第二导线12之间,故第一导线11和第二导线12上可以只设置一个电容组20,每两个相邻的电容组20共用一个电容极板24。在电容极板24的上方,设置有第三导电31、第四导线32和第二导电层33,第二导电层33在第三导线31和第四导线32之间。第三导线31位于第一导线11上方且通过过孔与第一导线11连接,第四导线32位于第二导线12上方且通过过孔CT与第二导线12连接。作为示例,第三导线31在第一导线11所在平面上的正投影位于所述第一导线11上,第四导线32在第二导线12所在平面上的正投影位于所述第二导线12上。
具体的,第二导电层33在电容极板24所在平面上的正投影位于相邻的电容极板24之间。
结合实际场景示例:基于本实施例提供的半导体结构,在衬底中的基本结构已制备完成后,仍可调整电容的容值。举例来说,当需要调整两个电位之间的电容容值时,可以从预留的第二导电层中选取某第二导电层,通过过孔将其连接至下方的第一导电层上。然后,在连接至第一导电层的第二导电层上施加相应的电位,即可调节该第二导电层的电位与第三导线或第四导线的电位之间的电容容值,调整的方式在后述的实施例中进行示例。
在一个示例中,第二导电层33在第一导电层13所在平面上的正投影位于第一导电层13上。
本示例中,将第二导电层33对应第一导电层13位于第一导电层13的上方,当需要将第二导电层连接至第一导电层时,可以通过制备沿深度方向垂直延伸的过孔,实现第一导电层和第二导电层的连接,能够减小过孔的占用面积,便于制备和设计。
实际应用中,需连接至第一导电层的第二导电层可以根据调整需要确定。
在一个示例中,如图6所示,图6为一实施例提供的半导体结构的示例图,在本实施例中,至少部分第二导电层33与位于第二导电层33下方的第一导电层13通过过孔CT连接。
其中,所述的“至少部分”包括一个或多个的情形,多个指部分或者所有。
实际应用中,在电路设计前期,由于无法预知电容仿真结果,因此考虑电容的容值以及各种的不确定因素,采用预留第二导电层的方式。一方面可以承受较大的极板电压,避免后期仿真结果确定后,发现耐压不够的情况,另一方面,还可以在设计团队执行主体工作,得到仿真结果后,根据需求灵活调整电容的容值。
需要说明的是,针对无需调整的情况,一种方式是,不将预留的第二导电层连接至第一导电层,待后续需要调整容值时再连接。另一种方式是,可以将第二导电层连接至第一导电层,并将连接后的第二导电层连接至浮置电位。上述两种方式均不影响电容的原来容值。作为示例,在上述实施例的基础上,与第一导电层13连接的每一第二导电层33连接浮置电位。
而针对需要调整电容的情形,可通过在连接至第一导电层的第二导电层设定预定的电位来调整电容。在一个示例中,在上述实施例的基础上,与第一导电层13连接的第二导电层33的电位介于第三导线31的电位和第四导线32的电位之间。
前述介绍了预留有第二导电层的半导体结构,以实现电容的灵活调整。下面结合各示例对不同情形下的调整方式进行示例说明。
图7a为一实施例提供的半导体结构的示例图,图7b为图7a的俯视图。如图7a和图7b所示,在前述任一示例的基础上,第一导电层13包括两个第一子导电层131,第二导电层33包括两个第二子导电层331,每一第二子导电层331在第一导电层13所在平面上的投影分别位于一个第一子导电层131上。
其中,第一导电层11和第二导电层13的数量可以根据需要确定,图中示例的半导体结构包括一个第一导电层13。比如,第一导电层13的数量可以为一个,类似的,第二导电层33的数量也可以为一个。可选的,第二导电层33对应设置在第一导电层13的上方。再比如,第一导电层13的数量可以为多个,例如,3个,类似的,第二导电层33的数量同样可以为3个。
上述举例的是第一导电层和第二导电层的数量设定。关于第一导电层中第一子导电层的数量,以及第二导电层中第二子导电层的数量同样可以根据设计需要确定,比如可以为两个。
需要说明的是,第一子导电层和第二子导电层的形状和尺寸不限。以第一子导电层举例来说,第一子导电层可以为连续的条状导电层,或者也可以为具有镂空图案的导电层。可以根据集成设计需要和传导需要设计和确定。此外,两个第一子导电层可以通过同一金属层的制备工艺制成,先制备形成一体的第一导电层,当需要两个第一子导电层连接时,第一导电层分成两个第一子导电层,图中两个第一子导电层之间的分界线只是一种示例,并非实际存在的结构,当需要两个第一子导电层绝缘时,可以根据需求将第一导电层断开形成两个绝缘的第一子导电层。
在一种调整情形下,在电路设计后期,发现两个电位存在类似电性波动等不稳定情况,则可增加这两种电位之间的容值。其中,这两个电位为不同的电位。
在一个示例中,如图8a和图8b所示,图8a为一实施例提供的半导体结构的示例图,图8b为图8a的俯视图。第一导电层13和第二导电层33的数量分别为1个,第一导电层13的两个第一子导电层131连接,第二子导电层331分别与第一子导电层131通过过孔CT连接。
本示例中,第一导电层和第二导电层的数量为一个。第一导电层13包括两个第一子导电层131,第二导电层33包括两个第二子导电层331。每个第二子导电层331与一个第一子导电层131连接。通过在第三导线31、第四导线32和第二导电层331上施加相应的电位,可以实现增加第三导线31、第四导线32对应的两个电位之间的电容值。
作为示例,所述第三导线和所述第四导线的电位为第一电位,两个所述第二子导电层的电位为第二电位,且所述第一电位和所述第二电位不同。以下结合,第一电位为电位A,第二电位为电位B进行示例。
结合图8b和图9进行举例,假设图9为调整前的半导体结构的示例图。相应的,图8b表示调整之后的结构。具体的,以提高电位A和电位B的稳定性进行举例。
如图9所示,在调整之前,为了稳定电位A和电位B,半导体结构的第三导线31的电位为电位A,第四导线32的电位为电位B,以通过电位A和电位B之间的电容稳定两个电位。可以理解,在调整之前,电位A和电位B之间的总电容由两个电容组串联而成,这两个电容组指共用同一个电容极板的两个电容组。另外,在第三导线31和第四导线32之间预留有第二导电层33,该第二导电层33未与第一导电层13连接,或者该第二导电层33与第一导电层13且电位为浮置电位。
实际应用中,设置导线电位的方式可以不限,例如,可以将第三导线31通过互连布线连接至输出电位A的模块,或者也可以将第三导线31通过互连布线连接至电位为电位A的某个节点。
如图8b所示,假设后续发现电位A和电位B,尽管已设置了电容,但仍存在不稳定的问题,比如电性波动等,则可通过调整来增大电位A和电位B之间的电容容值。具体的调整示例如图8b,在图8b中,将预留的第二导电层33通过过孔CT连接至下方的第一导电层,具体的,将第二导电层33的每个第二子导电层331分别通过过孔CT连接至第一导电层13的一个第一子导电层131。伴随结构调整,将第三导线31和第四导线32的电位调整为电位A和电位B中的其中一个电位,将连接至第一导电层13的第二导电层33的两个第二子导电层331的电位均调整为电位A和电位B中的另一个电位。
图中只是一种举例,如图8b所示,将第三导线31和第四导线32的电位调整为电位A,将两个第二子导电层331的电位均调整为电位B。可以理解,也可以将第三导线31和第四导线32的电位调整为电位B,将两个第二子导电层331的电位均调整为电位A。
经过上述调整后,电位A和电位B之间的总电容由两个电容组并联而成,可知,两个电容组并联的容值,较调整之前所述两个电容组串联的容值有较多提升,从而增大电位A和电位B之间的容值,提高电位A和低位B的稳定性。并且,基于本示例的方案,在进行调整时,只需进行过孔的制备和金属线的调整,甚至在底层的主体层结构完成设计之后仍可适用上述方案,能够实现灵活便捷地进行电容调整。
仍针对电位A和电位B存在不稳定情况的情形,基于预留有第二导电层的半导体结构,还可以采用另一种调整方式。
具体的,在另一个示例中,如图10a和10b所示,图10a为一实施例提供的半导体结构的示例图,图10b为图10a的俯视图。第一导电层13和第二导电层33的数量分别为1个,第一导电层13的两个第一子导电层131绝缘设置,第二子导电331层分别与绝缘设置的第一子导电层131通过过孔CT连接。
本示例中,第一导电层和第二导电层的数量为一个。第一导电层13包括两个第一子导电层131,第二导电层33包括两个第二子导电层331。每个第二子导电层331与一个第一子导电层131连接。与上一示例的区别在于,本示例中的两个第一子导电层131之间绝缘设置。基于该结构,后续通过在第三导线31、第四导线32和第二导电层331上施加相应的电位,可以实现增加第三导线31、第四导线32对应的两个电位之间的电容值。
作为示例,靠近所述第三导线的所述第二子导电层的电位与所述第四导线的电位相同,靠近所述第四导线的所述第二子导电层的电位与所述第三导线的电位相同。
结合图9和图11进行举例,其中,图9为调整前的示例图,图11为图9所示的结构在一种调整后的示例图。具体的,仍以提高电位A和电位B的稳定性进行举例。
如图9所示,与前述举例类似,在调整之前,为了稳定电位A和电位B,半导体结构的第三导线31的电位为电位A,第四导线32的电位为电位B,以通过电位A和电位B之间的电容稳定两个电位。可以理解,在调整之前,电位A和电位B之间的总电容由两个电容组串联而成。
假设后续发现电位A和电位B,仍存在不稳定的问题,比如电性波动等,则可通过调整来增大电位A和电位B之间的电容容值。具体的调整示例如图11,其结构参照图10b所示的半导体结构,将预留的第二导电层33,包括两个第二子导电层331,分别通过过孔CT连接至下方的第一子导电层131,具体的,将第二导电层33的每个第二子导电层331分别通过过孔CT连接至第一导电层13的一个第一子导电层131。本示例中的两个第一子导电层131之间绝缘设置。
伴随结构调整,在图10b所示结构的基础上,进行电位调整。具体的,将第三导线31的电位调整为电位A和电位B中的其中一个电位,将第四导线32的电位调整为电位A和电位B中的另一个电位,并将两个第二子导电层331的电位分别调整为电位A和电位B。其中,第三导线31和相邻的第二子导电层331的电位不同,第四导线32和相邻的第二子导电层331的电位也不同。
举例来说,调整后的结果如图11所示,第三导线31的电位为电位A,第四导线32的电位为电位B,靠近第三导线31的第二子导电层331的电位为电位B,靠近第四导线32的第二子导电层331的电位为电位A。
图中只是一种举例,可以理解,也可以将第三导线31的电位调整为电位B,靠近第三导线31的第二子导电层331的电位调整为电位A,将第四导线32的电位调整为电位A,靠近第四导线32的第二子导电层331的电位调整为电位B。
经过上述调整后,电位A和电位B之间的总电容由两个电容组并联而成,从而较调整前,增大电位A和电位B之间的容值,提高电位A和低位B的稳定性。并且同样的,基于本示例的方案,在进行调整时,只需进行过孔的制备和金属线的调整,能够实现灵活便捷地进行电容调整。
在另一种调整情形下,可能在电路设计后期,发现处于电位A和电位B之间的电位C不稳定,比如,存在类似电性波动等情况,则需要提高电位C的稳定性。其中,电位A和电位B为不同的电位。
在一个示例中,可以在图10a和图10b所示的半导体结构的基础上,进行电位调整。具体的,图10b所示的半导体结构中,第一导电层13和第二导电层33的数量分别为1个,第一导电层13的两个第一子导电层131绝缘设置,第二子导电331层分别与绝缘设置的第一子导电层131通过过孔CT连接。
作为一种电位调整的方式,在图10b所示的结构基础上,如图12所示,图12为一实施例提供的半导体结构的示例图。沿第三导线31指向第四导线32的方向,第二子导电层331的电位介于第三导线31的电位和第四导线32的电位之间,第三导线31和第四导线32之间的电位不同。
结合图9和图12进行举例,假设图9调整前的示例图。相应的,图12表示调整之后的情况。具体的,以提高处于电位A和电位B之间的电位C的稳定性进行举例。比如,电位A为2伏,电位B为3伏,电位C处于两者之间,例如,2.6伏。
如图9所示,在调整之前,为了稳定电位A和电位B,半导体结构的第三导线31的电位为电位A,第四导线32的电位为电位B,以通过电位A和电位B之间的电容稳定两个电位。在第三导线31和第四导线32之间预留有两个第二子导电层331。
如图12所示,假设后续发现介于电位A和电位B之间的电位C,存在不稳定的问题,比如电性波动等,则可通过调整来提升电位C的稳定性。具体的调整示例如图12,图12先基于图10b所示的结构进行结构上的调整,将预留的两个第二子导电层331通过过孔CT连接至下方绝缘设置的第一子导电层131,具体的,将第二导电层33的每个第二子导电层331分别通过过孔CT连接至第一导电层13的一个第一子导电层131。伴随结构调整,进一步,在图10b所示结构的基础上,将两个第二子导电层331的电位均调整为电位C。
图中只是一种举例,可以理解,也可以将第三导线31和第四导线32的电位进行互换,即第三导线的电位调整为电位B,第四导线的电位调整为电位A,并将两个第二子导电层331的电位均调整为电位C。
经过上述调整后,能够针对电位C,利用连接至电位C的电容充放电,提高电位C的稳定性。并且,基于本示例的方案,在进行调整时,只需进行过孔的制备和金属线的调整,在无需改变有源区的同时,实现灵活便捷地进行电容调整。
仍针对介于电位A和电位B之间的电位C不稳定的情形,作为另一种电位调整的方式,在图10b所示的结构基础上,如图13所示,图13为一实施例提供的半导体结构的示例图。靠近所述第三导线的所述第二子导电层的电位与所述第四导线的电位相同,靠近所述第四导线的所述第二子导电层的电位介于所述第三导线的电位和所述第四导线的电位之间。
结合图9和图13进行举例,假设图9调整前的示例图。相应的,图13表示调整之后的情况。具体的,以提高处于电位A和电位B之间的电位C的稳定性进行举例。
如图9所示,在调整之前,为了稳定电位A和电位B,半导体结构的第三导线31的电位为电位A,第四导线32的电位为电位B,以通过电位A和电位B之间的电容稳定两个电位。在第三导线31和第四导线32之间预留有两个第二子导电层331。
如图13所示,假设后续发现介于电位A和电位B之间的电位C,存在不稳定的问题,比如电性波动等,则可通过调整来提升电位C的稳定性。具体的调整示例如图13,图13先基于图10b所示的结构进行结构上的调整,将预留的两个第二子导电层331通过过孔CT连接至下方绝缘设置的第一子导电层131,具体的,将第二导电层33的每个第二子导电层331分别通过过孔CT连接至第一导电层13的一个第一子导电层131。伴随结构调整,进一步,在图10b所示结构的基础上,将靠近第三导线31的第二子导电层331的电位调整为第四导线32的电位,即电位B,靠近第四导线32的第二子导电层331的电位调整为电位C。
图中只是一种举例,可以理解,也可以将靠近第三导线31的第二子导电层331的电位调整为电位C,靠近第四导线32的第二子导电层331的电位调整为第三导线31的电位,即电位A。
经过上述调整后,能够针对电位C,利用连接至电位C的电容充放电,提高电位C的稳定性。并且,基于本示例的方案,在进行调整时,只需进行过孔的制备和金属线的调整,在无需改变有源区的同时,实现灵活便捷地进行电容调整。
以上结合介于电位A和电位B之间的单个电位进行稳定性优化。在一种示例下,还可以对介于电位A和电位B之间的多个电位进行稳定性优化。
如图14和图14b所示,图14a为一实施例提供的半导体结构的示例图,图14b为图14a的俯视图。在图7b的示例,即第一导电层包括两个第一子导电层,第二导电层包括两个第二子导电层的基础上,第一导电层13和所述第二导电层33的数量分别为多个,至少部分第一导电层13的两个第一子导电层131绝缘设置,第二子导电层331分别与绝缘设置的第一子导电层131通过过孔CT连接。
本示例中,第一导电层和第二导电层的数量均为多个。其中,至少部分第一导电层13的两个第一子导电层131之间绝缘设置,对应的第二子导电层331连接至绝缘设置的第一子导电层131。所述“至少部分第一导电层”的数量可以根据需要确定,例如,可以根据需要提高稳定性的电位数量确定,假设在电位A和电位B之间,存在三个电位不稳定,则可从第一导电层中选择三个第一导电层,将该三个第一导电层的第一子导电层调整为绝缘设置。
实际应用中,将第一子导电层之间绝缘设置的方式可以不限,比如通过刻蚀等工艺实现。
作为电位调整的示例,在一个示例中,沿所述第三导线指向所述第四导线的方向,与所述第一子导电层连接的所述第二子导电层的电位逐渐减小。
举例来说,如图15所示,图15为一示例的电位调整方式。假设发现电位A和电位B之间的多个电位,即电位C1、电位C2以及电位C3不稳定,则可从多个第一导电层13中选取三个第一导电层,将该三个第一导电层的第一子导电层131绝缘设置,并通过过孔CT连接至对应的第二子导电层331。按照电位逐渐减小的方式,调整三个第一导电层对应的第二子导电层331的电位。需要说明的是,图中只是一种示例,实际应用中,电位变化的方向以可以根据实际情况设定。
上述实施例提供的半导体结构,包括第一导线和第二导线以及位于两者之间的至少一个第一导电层;多个电容组,分别位于第一导线、第二导线和第一导电层上,且每一第一导电层上设置有两个电容组;电容组包括至少一个电容,电容包括由下至上依次叠置的下电极层、电容介质层和上电极层,下电极层分别与对应的所述第一导线、所述第二导线和所述第一导电层电连接;至少一个电容极板,位于各上电极层上,沿第一导线指向第二导线的方向,每相邻两个电容组的上电极层电连接一个电容极板;第三导线和第四导线以及两者之间的第二导电层,第三导线设置于第一导线上方且与第一导线连接,第四导线设置于第二导线上方且与第二导线连接;第二导电层在电容极板所在平面上的正投影位于相邻电容极板之间。本申请中,通过预留第二导电层,当需要调整电容的容值时,只需改动少量结构,无需重新设计整个结构,从而实现便于灵活调整的电容结构。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (16)
1.一种半导体结构,其特征在于,包括:
第一导线和第二导线,位于所述第一导线和所述第二导线之间的至少一个第一导电层;
多个电容组,所述电容组分别位于所述第一导线、所述第二导线和所述第一导电层上,每一所述第一导电层上设置有两个所述电容组;
所述电容组包括至少一个电容,所述电容包括由下至上依次叠置的下电极层、电容介质层和上电极层,所述电容组的所述下电极层分别与对应的所述第一导线、所述第二导线和所述第一导电层电连接;
第三导线和第四导线,所述第三导线设置于所述第一导线上方且与所述第一导线通过过孔连接,所述第四导线设置于所述第二导线上方且与所述第二导线通过过孔连接;
至少一个电容极板,位于各所述上电极层上,沿所述第一导线指向所述第二导线的方向,每相邻两个所述电容组的上电极层电连接一个所述电容极板;
至少一个第二导电层,所述第二导电层位于所述第三导线和所述第四导线之间且所述第二导电层在所述电容极板所在平面上的正投影位于相邻所述电容极板之间。
2.根据权利要求1所述的半导体结构,其特征在于,所述第一导线、所述第二导线以及所述第一导电层位于同一层。
3.根据权利要求1所述的半导体结构,其特征在于,所述第三导线、所述第四导线以及所述第二导电层位于同一层。
4.根据权利要求1所述的半导体结构,其特征在于,所述第二导电层在所述第一导电层所在平面上的正投影位于所述第一导电层上。
5.根据权利要求1所述的半导体结构,其特征在于,至少部分第二导电层与位于第二导电层下方的所述第一导电层通过过孔连接。
6.根据权利要求5所述的半导体结构,其特征在于,与所述第一导电层连接的所述第二导电层的电位介于所述第三导线的电位和所述第四导线的电位之间。
7.根据权利要求5所述的半导体结构,其特征在于,与所述第一导电层连接的每一第二导电层连接浮置电位。
8.根据权利要求1所述的半导体结构,其特征在于,所述第一导电层包括两个第一子导电层,所述第二导电层包括两个第二子导电层,每一所述第二子导电层在所述第一导电层所在平面上的投影分别位于一个所述第一子导电层上。
9.根据权利要求8所述的半导体结构,其特征在于,所述第一导电层和所述第二导电层的数量分别为1个,所述第一导电层的两个所述第一子导电层连接,所述第二子导电层分别与所述第一子导电层通过过孔连接。
10.根据权利要求9所述的半导体结构,其特征在于,所述第三导线和所述第四导线的电位为第一电位,两个所述第二子导电层的电位为第二电位,且所述第一电位和所述第二电位不同。
11.根据权利要求8所述的半导体结构,其特征在于,所述第一导电层和所述第二导电层的数量分别为1个,所述第一导电层的两个所述第一子导电层绝缘设置,所述第二子导电层分别与绝缘设置的所述第一子导电层通过过孔连接。
12.根据权利要求11所述的半导体结构,其特征在于,沿所述第三导线指向所述第四导线的方向,所述第二子导电层的电位介于所述第三导线的电位和所述第四导线的电位之间,所述第三导线和所述第四导线之间的电位不同。
13.根据权利要求11所述的半导体结构,其特征在于,靠近所述第三导线的所述第二子导电层的电位与所述第四导线的电位相同,靠近所述第四导线的所述第二子导电层的电位与所述第三导线的电位相同。
14.根据权利要求11所述的半导体结构,其特征在于,靠近所述第三导线的所述第二子导电层的电位与所述第四导线的电位相同,靠近所述第四导线的所述第二子导电层的电位介于所述第三导线的电位和所述第四导线的电位之间。
15.根据权利要求8所述的半导体结构,其特征在于,所述第一导电层和所述第二导电层的数量分别为多个,至少部分所述第一导电层的两个所述第一子导电层绝缘设置,所述第二子导电层分别与绝缘设置的所述第一子导电层通过过孔连接。
16.根据权利要求15所述的半导体结构,其特征在于,沿所述第三导线指向所述第四导线的方向,与所述第一子导电层连接的所述第二子导电层的电位逐渐减小。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210535941.XA CN114927496A (zh) | 2022-05-17 | 2022-05-17 | 半导体结构 |
PCT/CN2022/112868 WO2023221312A1 (zh) | 2022-05-17 | 2022-08-16 | 半导体结构 |
US18/093,652 US20230378049A1 (en) | 2022-05-17 | 2023-01-05 | Semiconductor structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210535941.XA CN114927496A (zh) | 2022-05-17 | 2022-05-17 | 半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114927496A true CN114927496A (zh) | 2022-08-19 |
Family
ID=82807885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210535941.XA Pending CN114927496A (zh) | 2022-05-17 | 2022-05-17 | 半导体结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114927496A (zh) |
WO (1) | WO2023221312A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847073B2 (en) * | 2002-11-07 | 2005-01-25 | Kabushiki Kaisha Toshiba | Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same |
JP6639736B2 (ja) * | 2017-04-28 | 2020-02-05 | ゼンテルジャパン株式会社 | キャパシタ装置とその製造方法 |
JP2019106429A (ja) * | 2017-12-11 | 2019-06-27 | 凸版印刷株式会社 | ガラス配線基板、その製造方法及び半導体装置 |
KR20210045226A (ko) * | 2019-10-16 | 2021-04-26 | 삼성전자주식회사 | 개별 부품용 디커플링 커패시터 및 이를 포함하는 집적회로 칩 패키지 |
-
2022
- 2022-05-17 CN CN202210535941.XA patent/CN114927496A/zh active Pending
- 2022-08-16 WO PCT/CN2022/112868 patent/WO2023221312A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023221312A1 (zh) | 2023-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106711120B (zh) | 具有掩埋电源轨的半导体器件及其制造方法 | |
US7787233B1 (en) | Multi-segment capacitor | |
US9497854B2 (en) | Multi-layer power converter with devices having reduced lateral current | |
US7471500B1 (en) | Multi-segment parallel wire capacitor | |
US8114752B2 (en) | Structure of capacitor set | |
JP7415176B2 (ja) | 半導体集積回路装置 | |
CN104733425B (zh) | 半导体器件、半导体器件设计方法、半导体器件设计装置以及程序 | |
JP2003506902A (ja) | 集積回路の電源経路指定および接地経路指定 | |
CN102891142B (zh) | 具有无方向的去耦合电容器的半导体器件及其制造方法 | |
US20220302021A1 (en) | Circuit assembly | |
US20070217122A1 (en) | Capacitor | |
CN114927496A (zh) | 半导体结构 | |
EP1636838A2 (en) | Capacitor-related systems for addressing package/motherboard resonance | |
CN114649327B (zh) | 低阻互联高密度三维存储器件及制备方法 | |
US20230378049A1 (en) | Semiconductor structure | |
DE102022105953A1 (de) | Stromverteilung für gestapelte speicher | |
US20050071798A1 (en) | Power supply layout for an integrated circuit | |
US20220374580A1 (en) | Modeling method and apparatus, computer device and storage medium | |
CN103985694B (zh) | 集成电路组件及其封装组件 | |
CN112289796B (zh) | 三维存储器的制造方法及三维存储器 | |
US20240021545A1 (en) | Capacitor having electrodes formed within a substrate | |
US20240030162A1 (en) | Semiconductor device with improved esd performance, esd reliability and substrate embedded powergrid approach | |
US20230387330A1 (en) | Semiconductor device including deep trench capacitors and via contacts | |
JP2023517013A (ja) | GaNデバイス相互接続構造及びその製造方法 | |
TWI246097B (en) | Capacitor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |