CN114927415A - 一种芯片阵列封装体及其形成方法 - Google Patents

一种芯片阵列封装体及其形成方法 Download PDF

Info

Publication number
CN114927415A
CN114927415A CN202210865226.2A CN202210865226A CN114927415A CN 114927415 A CN114927415 A CN 114927415A CN 202210865226 A CN202210865226 A CN 202210865226A CN 114927415 A CN114927415 A CN 114927415A
Authority
CN
China
Prior art keywords
chip array
chip
adjacent
semiconductor wafer
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210865226.2A
Other languages
English (en)
Other versions
CN114927415B (zh
Inventor
陈国栋
姚军亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Zhongqing Intelligent Technology Co ltd
Original Assignee
Shandong Zhongqing Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Zhongqing Intelligent Technology Co ltd filed Critical Shandong Zhongqing Intelligent Technology Co ltd
Priority to CN202210865226.2A priority Critical patent/CN114927415B/zh
Publication of CN114927415A publication Critical patent/CN114927415A/zh
Application granted granted Critical
Publication of CN114927415B publication Critical patent/CN114927415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明一种芯片阵列封装体及其形成方法。在本发明的芯片阵列封装体的形成方法中，通过设置半导体晶片包括多个芯片阵列，相邻芯片阵列之间设置划片区，每个所述芯片阵列包括多个功能芯片，且在每个所述芯片阵列中的相邻功能芯片之间不设置划片区。上述结构的设置，由于每个所述芯片阵列中的相邻功能芯片之间不设置划片区，可以节约晶圆的面积，进而可以设置更多的功能芯片，且由于仅在相邻芯片阵列之间进行切割处理，减少切割的次数，进而减少切割时间，进而降低工艺制造成本，且通过在相邻的两个所述芯片阵列设置多个第一连接部，可以提高切割后的半导体晶片的整体稳固性，进而便后后续工序的顺利进行，提高良品率。

Description

一种芯片阵列封装体及其形成方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片阵列封装体及其形成方法。
背景技术
在现有的芯片封装工艺中，通常在晶圆的制备过程中，在相邻半导体芯片之间设置切割道，在晶圆的切割步骤中，沿着切割道对晶圆进行切割处理，以形成多个分离的单个芯片，然后进行封装处理，以形成单芯片的封装结构，进而在后续的使用过程中，将单芯片封装结构贴装在印刷电路板上。现有的芯片封装在使用过程中，单个芯片封装占用体积过大，进而造成集成度降低。
发明内容
本发明的目的之一在于克服现有技术中所述的缺陷，从而提供一种芯片阵列封装体及其形成方法。
更具体的，本发明涉及一种芯片阵列封装体的形成方法，该芯片阵列封装体的形成方法包括以下步骤：
提供一半导体晶片，所述半导体晶片包括多个芯片阵列，相邻芯片阵列之间设置划片区，每个所述芯片阵列包括多个功能芯片，且在每个所述芯片阵列中的相邻功能芯片之间不设置划片区。
对所述半导体晶片进行第一次切割处理，以在相邻两个所述芯片阵列之间的所述划片区中形成N个贯穿槽，N≧3，且相邻的两个所述贯穿槽之间的划片区未被切割处理而作为第一连接部，所述第一连接部连接相邻的两个所述芯片阵列。
第一次切割处理之后，对所述半导体晶片进行第一刻蚀处理，以在每个所述芯片阵列的上表面形成多个平行排列的固定槽，每个固定槽包括多个分离设置固定子槽。
对所述半导体晶片进行第二刻蚀处理，以在每个所述芯片阵列的上表面形成多个平行排列的热扩散槽，使得相邻两个所述固定槽之间设置一个所述热扩散槽。
对所述半导体晶片进行封装处理，以形成封装层。
将所述热扩散槽中的封装材料的一部分去除，接着在所述热扩散槽中依次设置导热缓冲胶、金属导热芯和上散热层。
再次沿着所述划片区对所述半导体晶片进行第二切割处理，以形成多个分离的芯片阵列封装体。
根据本发明的实施例，每个所述芯片阵列包括M×M个呈矩阵排列的功能芯片，其中，3≤M≤50。
根据本发明的实施例，所述第一连接部的个数为P，其中，2≤P≤5。
根据本发明的实施例，每个所述固定子槽形成在相邻两个功能芯片之间的区域中。
根据本发明的实施例，所述热扩散槽的深度大于所述固定子槽的深度。
根据本发明的实施例，所述封装层覆盖所述半导体晶片，且所述封装层填满所述固定槽和所述热扩散槽。
根据本发明的实施例，所述导热缓冲胶通过狭缝涂布、喷涂或旋涂工艺形成，所述上散热层为含有导热填料的树脂材料，所述上散热层通过旋涂、喷涂或模塑形成。
本发明还涉及一种芯片阵列封装体，所述芯片阵列封装体采用上述芯片阵列封装体的形成方法制备形成的。
与现有技术相比，本发明具有以下有益效果：
在本发明的芯片阵列封装体的形成方法中，通过设置半导体晶片包括多个芯片阵列，相邻芯片阵列之间设置划片区，每个所述芯片阵列包括多个功能芯片，且在每个所述芯片阵列中的相邻功能芯片之间不设置划片区。上述结构的设置，由于每个所述芯片阵列中的相邻功能芯片之间不设置划片区，可以节约晶圆的面积，进而可以设置更多的功能芯片。通过对所述半导体晶片进行第一次切割处理，以在相邻两个所述芯片阵列之间的所述划片区中形成N个贯穿槽，N≧3，且相邻的两个所述贯穿槽之间的划片区未被切割处理而作为第一连接部，所述第一连接部连接相邻的两个所述芯片阵列，由于仅在相邻芯片阵列之间进行切割处理，减少切割的次数，进而减少切割时间，进而降低工艺制造成本，且通过在相邻的两个所述芯片阵列设置多个第一连接部，可以提高切割后的半导体晶片的整体稳固性，进而便后后续工序的顺利进行，提高良品率。
在每个所述芯片阵列的上表面形成多个平行排列的固定槽和多个平行排列的热扩散槽的过程中，每个固定槽包括多个分离设置固定子槽，使得相邻两个所述固定槽之间设置一个所述热扩散槽，由于固定槽和热扩散槽形成在芯片阵列上，可以增大固定槽和热扩散槽的尺寸，进而便于后续形成的封装层填满固定槽和热扩散槽，提高封装的稳固性，且通过在所述热扩散槽中依次设置导热缓冲胶、金属导热芯和上散热层，提高散热性能的同时可以防止剥离，进而延长芯片阵列封装体的使用寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明中对半导体晶片进行第一次切割处理的结构示意图；
图2为本发明中对半导体晶片进行第一刻蚀处理和第二刻蚀处理的结构示意图；
图3为本发明中对半导体晶片进行封装处理的结构示意图；
图4为本发明中在热扩散槽中依次设置导热缓冲胶、金属导热芯和上散热层的结构示意图；
图5为本发明中对半导体晶片进行第二切割处理的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明提出一种芯片阵列封装体的形成方法，该芯片阵列封装体的形成方法包括以下步骤：
提供一半导体晶片，所述半导体晶片包括多个芯片阵列，相邻芯片阵列之间设置划片区，每个所述芯片阵列包括多个功能芯片，且在每个所述芯片阵列中的相邻功能芯片之间不设置划片区。
对所述半导体晶片进行第一次切割处理，以在相邻两个所述芯片阵列之间的所述划片区中形成N个贯穿槽，N≧3，且相邻的两个所述贯穿槽之间的划片区未被切割处理而作为第一连接部，所述第一连接部连接相邻的两个所述芯片阵列。
第一次切割处理之后，对所述半导体晶片进行第一刻蚀处理，以在每个所述芯片阵列的上表面形成多个平行排列的固定槽，每个固定槽包括多个分离设置固定子槽。
对所述半导体晶片进行第二刻蚀处理，以在每个所述芯片阵列的上表面形成多个平行排列的热扩散槽，使得相邻两个所述固定槽之间设置一个所述热扩散槽。
对所述半导体晶片进行封装处理，以形成封装层。
将所述热扩散槽中的封装材料的一部分去除，接着在所述热扩散槽中依次设置导热缓冲胶、金属导热芯和上散热层。
再次沿着所述划片区对所述半导体晶片进行第二切割处理，以形成多个分离的芯片阵列封装体。
进一步的，每个所述芯片阵列包括M×M个呈矩阵排列的功能芯片，其中，3≤M≤50。
进一步的，所述第一连接部的个数为P，其中，2≤P≤5。
进一步的，每个所述固定子槽形成在相邻两个功能芯片之间的区域中。
进一步的，所述热扩散槽的深度大于所述固定子槽的深度。
进一步的，所述封装层覆盖所述半导体晶片，且所述封装层填满所述固定槽和所述热扩散槽。
进一步的，所述导热缓冲胶通过狭缝涂布、喷涂或旋涂工艺形成，所述上散热层为含有导热填料的树脂材料，所述上散热层通过旋涂、喷涂或模塑形成。
本发明还提供一种芯片阵列封装体，所述芯片阵列封装体采用上述芯片阵列封装体的形成方法制备形成的。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图5所示，本实施例提供一种芯片阵列封装体的形成方法，该芯片阵列封装体的形成方法包括以下步骤：
如图1所示，提供一半导体晶片100，所述半导体晶片100包括多个芯片阵列101，相邻芯片阵列101之间设置划片区，每个所述芯片阵列101包括多个功能芯片1011，且在每个所述芯片阵列101中的相邻功能芯片1011之间不设置划片区。
在具体的实施例中，所述半导体晶片100中的功能芯片1011具体可以为微处理器、专用集成电路或逻辑电路。
在具体的实施例中，由于每个所述芯片阵列101中的相邻功能芯片1011之间不设置划片区，可以节约晶片的有效面积，进而可以设置更多的功能芯片。
在更优选的实施例中，每个所述芯片阵列包括M×M个呈矩阵排列的功能芯片，其中，3≤M≤50。
如图1所示，对所述半导体晶片100进行第一次切割处理，以在相邻两个所述芯片阵列101之间的所述划片区中形成N个贯穿槽，N≧3，且相邻的两个所述贯穿槽之间的划片区未被切割处理而作为第一连接部1021，所述第一连接部1021连接相邻的两个所述芯片阵列101。
在具体的实施例中，第一次切割处理具体为利用刀具进行切割，在其它实施例中，第一次切割处理还可以是利用激光照射刻蚀处理。
在更优选的实施中，所述第一连接部1021宽度为100-500微米，且所述第一连接部1021的个数为P，其中，2≤P≤5，进而可以提高切割后的半导体晶片的整体稳固性，进而便后后续工序的顺利进行，提高良品率。
如图2所示，第一次切割处理之后，对所述半导体晶片100进行第一刻蚀处理，以在每个所述芯片阵列101的上表面形成多个平行排列的固定槽，每个固定槽包括多个分离设置固定子槽201。接着对所述半导体晶片100进行第二刻蚀处理，以在每个所述芯片阵列的上表面形成多个平行排列的热扩散槽202，使得相邻两个所述固定槽之间设置一个所述热扩散槽202。
在具体的实施例中，通过湿法刻蚀处理或干法刻蚀处理进行所述第一刻蚀处理和所述第二刻蚀处理。
在具体的实施例中，每个所述固定子槽201形成在相邻两个功能芯片1011之间的区域中，即每个所述固定子槽201均位于所述功能芯片1011的边缘区域，进而该固定子槽201的形成过程中，减少其对功能芯片1011的影响。在更优选的实施例中，所述热扩散槽202的深度大于所述固定子槽201的深度，进而加速热传递的效率。
如图3所示，对所述半导体晶片100进行封装处理，以形成封装层300。
在具体的实施例中，所述封装层300覆盖所述半导体晶片100，且所述封装层300填满所述固定子槽201和所述热扩散槽202。
在具体的实施例中，通过压缩模塑、转移模塑、液体密封剂模塑或其他合适的模塑工艺形成所述塑封层300，所述塑封层300具体可以为环氧树脂等合适的树脂材料。
如图4所示，将所述热扩散槽202中的封装材料的一部分去除，接着在所述热扩散槽202中依次设置导热缓冲胶、金属导热芯和上散热层401。
在具体的实施例中，所述导热缓冲胶通过狭缝涂布、喷涂或旋涂工艺形成，所述上散热层401为含有导热填料的树脂材料，所述上散热层通过旋涂、喷涂或模塑形成。
在具体的实施例中，所述导热缓冲具体可以为导热硅胶，该导热硅胶具有缓冲作用，进而可以避免在设置金属导热芯时损坏所述功能芯片1011，且由于导热缓冲，进而可以克服金属导热芯和功能芯片1011的热膨胀系数不同而造成的负面影响。
在具体的实施例中，所述热扩散槽202中的封装材料的一部分去除，即暴露所述热扩散槽202的底面，而剩余的封装材料覆盖所述热扩散槽202的侧壁。所述金属导热芯为预先形成的金属铜块，或者所述金属导热芯可以通过电镀、化学镀或热沉积铜以直接形成在所述热扩散槽202中。
在具体的实施例中，所述上散热层401为含有导热填料的环氧树脂。
如图5所示，再次沿着所述划片区对所述半导体晶片100进行第二切割处理，以形成多个分离的芯片阵列封装体500。
在具体的实施例中，利用切割刀具对所述第一半导体晶圆100进行第二切割处理，第二切割处理同时切割所述塑封层300和所述所述第一连接部1021，进而使得每个所述芯片阵列封装体500中的第一连接部1021暴露于所述塑封层300。
如图5所示，本发明还提供一种芯片阵列封装体500，所述芯片阵列封装体500采用上述芯片阵列封装体的形成方法制备形成的。
在本发明的芯片阵列封装体的形成方法中，通过设置半导体晶片包括多个芯片阵列，相邻芯片阵列之间设置划片区，每个所述芯片阵列包括多个功能芯片，且在每个所述芯片阵列中的相邻功能芯片之间不设置划片区。上述结构的设置，由于每个所述芯片阵列中的相邻功能芯片之间不设置划片区，可以节约晶圆的面积，进而可以设置更多的功能芯片。通过对所述半导体晶片进行第一次切割处理，以在相邻两个所述芯片阵列之间的所述划片区中形成N个贯穿槽，N≧3，且相邻的两个所述贯穿槽之间的划片区未被切割处理而作为第一连接部，所述第一连接部连接相邻的两个所述芯片阵列，由于仅在相邻芯片阵列之间进行切割处理，减少切割的次数，进而减少切割时间，进而降低工艺制造成本，且通过在相邻的两个所述芯片阵列设置多个第一连接部，可以提高切割后的半导体晶片的整体稳固性，进而便后后续工序的顺利进行，提高良品率。
在每个所述芯片阵列的上表面形成多个平行排列的固定槽和多个平行排列的热扩散槽的过程中，每个固定槽包括多个分离设置固定子槽，使得相邻两个所述固定槽之间设置一个所述热扩散槽，由于固定槽和热扩散槽形成在芯片阵列上，可以增大固定槽和热扩散槽的尺寸，进而便于后续形成的封装层填满固定槽和热扩散槽，提高封装的稳固性，且通过在所述热扩散槽中依次设置导热缓冲胶、金属导热芯和上散热层，提高散热性能的同时可以防止剥离，进而延长芯片阵列封装体的使用寿命。
以上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种芯片阵列封装体的形成方法，其特征在于，包括以下步骤：
提供一半导体晶片，所述半导体晶片包括多个芯片阵列，相邻芯片阵列之间设置划片区，每个所述芯片阵列包括多个功能芯片，且在每个所述芯片阵列中的相邻功能芯片之间不设置划片区；
对所述半导体晶片进行第一次切割处理，以在相邻两个所述芯片阵列之间的所述划片区中形成N个贯穿槽，N≧3，且相邻的两个所述贯穿槽之间的划片区未被切割处理而作为第一连接部，所述第一连接部连接相邻的两个所述芯片阵列；
第一次切割处理之后，对所述半导体晶片进行第一刻蚀处理，以在每个所述芯片阵列的上表面形成多个平行排列的固定槽，每个固定槽包括多个分离设置固定子槽；
对所述半导体晶片进行第二刻蚀处理，以在每个所述芯片阵列的上表面形成多个平行排列的热扩散槽，使得相邻两个所述固定槽之间设置一个所述热扩散槽；
对所述半导体晶片进行封装处理，以形成封装层；
将所述热扩散槽中的封装材料的一部分去除，接着在所述热扩散槽中依次设置导热缓冲胶、金属导热芯和上散热层；
再次沿着所述划片区对所述半导体晶片进行第二切割处理，以形成多个分离的芯片阵列封装体。
2.根据权利要求1所述的芯片阵列封装体的形成方法，其特征在于：每个所述芯片阵列包括M×M个呈矩阵排列的功能芯片，其中，3≤M≤50。
3.根据权利要求1所述的芯片阵列封装体的形成方法，其特征在于：所述第一连接部的个数为P，其中，2≤P≤5。
4.根据权利要求1所述的芯片阵列封装体的形成方法，其特征在于：每个所述固定子槽形成在相邻两个功能芯片之间的区域中。
5.根据权利要求1所述的芯片阵列封装体的形成方法，其特征在于：所述热扩散槽的深度大于所述固定子槽的深度。
6.根据权利要求1所述的芯片阵列封装体的形成方法，其特征在于：所述封装层覆盖所述半导体晶片，且所述封装层填满所述固定槽和所述热扩散槽。
7.根据权利要求1所述的芯片阵列封装体的形成方法，其特征在于：所述导热缓冲胶通过狭缝涂布、喷涂或旋涂工艺形成，所述上散热层为含有导热填料的树脂材料，所述上散热层通过旋涂、喷涂或模塑形成。
8.一种芯片阵列封装体，其特征在于，所述芯片阵列封装体采用权利要求1-7任一项所述的芯片阵列封装体的形成方法制备而成。
CN202210865226.2A 2022-07-22 2022-07-22 一种芯片阵列封装体及其形成方法 Active CN114927415B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210865226.2A CN114927415B (zh) 2022-07-22 2022-07-22 一种芯片阵列封装体及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210865226.2A CN114927415B (zh) 2022-07-22 2022-07-22 一种芯片阵列封装体及其形成方法

Publications (2)

Publication Number Publication Date
CN114927415A true CN114927415A (zh) 2022-08-19
CN114927415B CN114927415B (zh) 2022-09-16

Family

ID=82815602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210865226.2A Active CN114927415B (zh) 2022-07-22 2022-07-22 一种芯片阵列封装体及其形成方法

Country Status (1)

Country Link
CN (1) CN114927415B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053836A (en) * 1989-11-21 1991-10-01 Eastman Kodak Company Cleaving of diode arrays with scribing channels
US20080290509A1 (en) * 2003-12-02 2008-11-27 United Test And Assembly Center Chip Scale Package and Method of Assembling the Same
CN103681639A (zh) * 2012-09-25 2014-03-26 格科微电子（上海）有限公司 系统级封装结构及其封装方法
US20140312482A1 (en) * 2013-04-19 2014-10-23 Xintec Inc. Wafer level array of chips and method thereof
CN105023877A (zh) * 2014-04-28 2015-11-04 联华电子股份有限公司 半导体晶片、封装结构与其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5053836A (en) * 1989-11-21 1991-10-01 Eastman Kodak Company Cleaving of diode arrays with scribing channels
US20080290509A1 (en) * 2003-12-02 2008-11-27 United Test And Assembly Center Chip Scale Package and Method of Assembling the Same
CN103681639A (zh) * 2012-09-25 2014-03-26 格科微电子（上海）有限公司 系统级封装结构及其封装方法
US20140312482A1 (en) * 2013-04-19 2014-10-23 Xintec Inc. Wafer level array of chips and method thereof
CN105023877A (zh) * 2014-04-28 2015-11-04 联华电子股份有限公司 半导体晶片、封装结构与其制作方法

Also Published As

Publication number Publication date
CN114927415B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
CN107134438B (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
US6562658B2 (en) Method of making semiconductor device having first and second sealing resins
US6927096B2 (en) Method of manufacturing a semiconductor device
US20030143819A1 (en) Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
KR20100087329A (ko) 칩 스케일 적층형 다이 패키지
CN111192858B (zh) 半导体封装件及其制造方法
US7095096B1 (en) Microarray lead frame
KR20080062577A (ko) 적층 패키지 및 그의 제조 방법
CN113140523A (zh) 引线框架、具有冲切引线和锯切侧部的封装体及相应方法
CN216749887U (zh) 一种扇出封装结构
US7687919B2 (en) Integrated circuit package system with arched pedestal
JPH11150090A (ja) 半導体装置の製造方法
CN114927415B (zh) 一种芯片阵列封装体及其形成方法
CN112420641A (zh) 一种功率元件封装结构及其制备方法
TWI224840B (en) Method for fabricating flip chip ball grid array package
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
EP3355348B1 (en) Method for manufacturing a semiconductor package
US20160133599A1 (en) QFN Package
CN110473792B (zh) 一种用于集成电路晶圆级封装的重构方法
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
CN117238781B (zh) 一种晶圆级超薄四边无引脚芯片封装方法及芯片封装结构
CN217983268U (zh) 半导体器件
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
US20230070053A1 (en) Stiffener frame for semiconductor device packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant