CN114924445B - 阵列基板和显示面板 - Google Patents

阵列基板和显示面板 Download PDF

Info

Publication number
CN114924445B
CN114924445B CN202210545022.0A CN202210545022A CN114924445B CN 114924445 B CN114924445 B CN 114924445B CN 202210545022 A CN202210545022 A CN 202210545022A CN 114924445 B CN114924445 B CN 114924445B
Authority
CN
China
Prior art keywords
sub
pixel
data line
display data
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210545022.0A
Other languages
English (en)
Other versions
CN114924445A (zh
Inventor
王光加
李荣荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chuzhou HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chuzhou HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202210545022.0A priority Critical patent/CN114924445B/zh
Publication of CN114924445A publication Critical patent/CN114924445A/zh
Application granted granted Critical
Publication of CN114924445B publication Critical patent/CN114924445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供了一种阵列基板和显示面板。阵列基板包括多列子像素组和多列显示数据线，每列子像素组在行方向上的相对两侧分别设置有显示数据线，且子像素组包括在行方向上依次排布的第一子像素和第二子像素，在相邻两子像素组中：一子像素组的第一子像素和另一子像素组的第二子像素共用一条显示数据线，多列子像素组包括至少一列第一子像素组；在第一子像素组中：第一子像素和第二子像素对应的显示数据线用于写入极性相同的电位，且第一子像素和第二子像素之间还设置有虚设数据线，虚设数据线写入的电位与显示数据线写入的电位极性相反。本申请旨在降低垂直串扰的风险，提高显示屏的显示品味。

Description

阵列基板和显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板和显示面板。
背景技术
在芯片紧俏时期，利用双倍栅极驱动(Double Rate Driving，简称：DRD)方式可以节省显示屏的成本，该方式使用一条数据线给左右两边的画素传递信号。DRD机种一般采用列反转驱动方式，相邻数据线做正负极性交替变化，一条数据线控制的两列画素极性相同，即可以同为正极性或者同为负极性。采用此设计方式，当数据线信号变化时，容易产生耦合，拉高或者降低画素的电压，形成纵向串扰，而降低显示品味。
发明内容
本申请的一个目的在于提出一种阵列基板和显示面板，以降低DRD设计中的纵向串扰的风险，提高显示品味。
根据本申请实施例的一方面，提供了一种阵列基板，包括多列子像素组和多列显示数据线，每列所述子像素组在行方向上的相对两侧分别设置有所述显示数据线，且所述子像素组包括在行方向上依次排布的第一子像素和第二子像素，所述第一子像素和所述第二子像素分别与其邻近的显示数据线连接，且在相邻两所述子像素组中：一所述子像素组的第一子像素和另一所述子像素组的第二子像素共用一条所述显示数据线，所述多列子像素组包括至少一列第一子像素组；其中，
在所述第一子像素组中：所述第一子像素和所述第二子像素对应的显示数据线用于写入极性相同的电位，且所述第一子像素和所述第二子像素之间还设置有虚设数据线，且所述虚设数据线写入的电位与所述显示数据线写入的电位极性相反。
根据本申请一实施例，所述多列子像素组还包括至少一列第二子像素组；其中，
在所述第二子像素组中：所述第一子像素和所述第二子像素对应的显示数据线用于写入极性相同的电位，且所述第一子像素和所述第二子像素之间还设置有虚设数据线，且所述虚设数据线写入的电位与所述显示数据线写入的电位极性相反；
其中，所述第二子像素组中各子像素对应的显示数据线写入的电位极性不同于所述第一子像素组中各子像素对应的显示数据线写入的电位极性。
根据本申请一实施例，所述第一子像素组设置n列以构成第一单元，所述第二子像素设置n列以构成第二单元，且所述第一单元与所述第二单元在行方向上间隔设置；
其中，n为大于1的正整数。
根据本申请一实施例，位于所述第一子像素组的第一子像素和第二子像素之间的所述虚设数据线与所述第二子像素组对应连接的显示数据线连接；
位于所述第二子像素组的第一子像素和第二子像素之间的所述虚设数据线与所述第一子像素组对应连接的显示数据线连接。
根据本申请一实施例，所述多列子像素组还包括：位于所述第一单元和所述第二单元之间的第三子像素组，其中，
在所述第三子像素组中：所述第一子像素和所述第二子像素对应的显示数据线用于写入极性相反的电位；
其中，所述第三子像素组的第一子像素对应的显示数据线与所述第一单元对应的显示数据线用于写入极性相同的电位；所述第三子像素组的第二子像素对应的显示数据线与所述第二单元对应的显示数据线用于写入极性相同的电位。
根据本申请一实施例，在所述第三子像素组中：所述第一子像素和所述第二子像素之间设置有两条虚设数据线，所述两条虚设数据线间隔设置且用于写入极性相反的电位，且所述第一子像素相对两侧的显示数据线和虚设数据线写入极性相反的电位，所述第二子像素相对两侧的显示数据线和虚设数据线写入极性相反的电位。
根据本申请一实施例，在所述第三子像素组中：所述第一子像素和所述第二子像素之间无虚设数据线。
根据本申请一实施例，在所述第三子像素组中：所述第一子像素和所述第二子像素之间的中心轴与所述阵列基板竖直方向上的中心轴重合。
根据本申请一实施例，所述虚设数据线的两端分别连接一显示数据线的首端和尾端；或
所述虚设数据线的一端连接一显示数据线的首端或者尾端。
本申请另一方面还提供一种显示面板，所述显示面板包括上述的阵列基板、与所述阵列基板对盒设置的对置基板及位于所述阵列基板与所述对置基板之间的液晶层。
本申请针对两个子像素共用同一显示数据线的画素设计方式，在多列子像素组中，设置了至少一列第一子像素组，在第一子像素组中，两个子像素之间设置虚设数据线，两个子像素对应的显示数据线写入相同极性的电位，虚设数据线写入与显示数据线极性相反的电位，从而使得第一子像素组中的两个子像素周边既有正极性的信号，也有负极性的信号，当电压变化时，子像素的电位会受到正负极性提供的高低电压的同时影响，其电压不会朝向某一个电压突然变大或者突然变小，从而大大降低垂直串扰的风险，能够提高显示品味。
本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
通过参考附图详细描述其示例实施例，本申请的上述和其它目标、特征及优点将变得更加显而易见。
图1示出了根据本申请实施例一涉及的阵列基板的第一子像素组及其对应的部分结构的示意图；
图2示出了根据本申请实施例一涉及的阵列基板的两个相邻子像素组及其对应部分结构的示意图；
图3示出了根据本申请实施例一涉及的阵列基板的驱动方式的示意图；
图4示出了根据本申请实施例二涉及的阵列基板的驱动方式的示意图；
图5示出了根据本申请实施例三涉及的阵列基板的驱动方式的示意图；
图6示出了根据本申请实施例四涉及的阵列基板的驱动方式的示意图；
图7示出了根据本申请实施例五涉及的显示面板的结构示意图。
附图标号说明：
具体实施方式
尽管本申请可以容易地表现为不同形式的实施方式，但在附图中示出并且在本说明书中将详细说明的仅仅是其中一些具体实施方式，同时可以理解的是本说明书应视为是本申请原理的示范性说明，而并非旨在将本申请限制到在此所说明的那样。
由此，本说明书中所指出的一个特征将用于说明本申请的一个实施方式的其中一个特征，而不是暗示本申请的每个实施方式必须具有所说明的特征。此外，应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的系统设计，但是这些特征也可用于其他的未明确说明的组合。由此，除非另有说明，所说明的组合并非旨在限制。
在附图所示的实施方式中，方向的指示(诸如上、下、左、右、前和后)用于解释本申请的各种元件的结构和运动不是绝对的而是相对的。当这些元件处于附图所示的位置时，这些说明是合适的。如果这些元件的位置的说明发生改变时，则这些方向的指示也相应地改变。
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些示例实施方式使得本申请的描述将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本申请的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
以下结合本说明书的附图，对本申请的较佳实施方式予以进一步地详尽阐述。
实施例一
请参照图1，图1示出了阵列基板的部分结构示意图。根据本申请一实施例，阵列基板包括：多列子像素组和多列显示数据线，多列子像素组包括第一子像素组，第一子像素组包括第一子像素151和第二子像素152，多列显示数据线包括第一显示数据线111和第二显示数据线112。
该阵列基板还包括多条栅极线、多个薄膜晶体管、公共电极线13和虚设数据线16。多条栅极线包括第一栅极线121和第二栅极线122，多个薄膜晶体管包括第一薄膜晶体管141和第二薄膜晶体管142。
其中，第一子像素151与第一栅极线121连接，且第一子像素151通过第一薄膜晶体管141与第一显示数据线111连接。第二子像素152与第二栅极线122连接，且第二子像素152通过第二薄膜晶体管142与第二显示数据线112连接。第一子像素151和第二子像素152共用公共电极线13。第一子像素151与第二子像素152之间还设置了虚设数据线16，相较于未设置该虚设数据线16的方式，能够在画面的数据电压变化时，令第一子像素151和第二子像素152同时受到正负极性影响，降低垂直串扰的风险，提高显示品味。
其中，图1所示的部分结构中包括一列第一子像素组，一列子像素组包括第一子像素151和第二子像素152，该子像素组中在行方向上的相对两侧分别设置有两条显示数据线，分别为第一显示数据线111和第二显示数据线112，第一子像素151和第二子像素152在行方向(x指示的方向)上依次排布，第一子像素151与邻近的第一显示数据线111连接，第二子像素152与邻近的第二显示数据线112连接。并且，参照图2所示，图2示出了两组相邻子像素组对应结构的示意图。在相邻两子像素组中：左侧的第二子像素152和位于该第二子像素152右侧的第一子像素151共用第二显示数据线112。
其中，在第一子像素组中：第一子像素151对应的第一显示数据线111和第二子像素152对应的第二显示数据线112写入极性相同的电位，且第一子像素151和第二子像素152之间设置有虚设数据线16，此虚设数据线16写入的电位与第一显示数据线111和第二显示数据线112写入的电位极性相反。比如，虚设数据线写入的电位极性为正极性，则第一显示数据线111和第二显示数据线112写入的电位的极性为负极性；或者，虚设数据线写入的电位极性为负极性，则第一显示数据线111和第二显示数据线112写入的电位的极性为正极性。
作为一种可选的实施方式，虚设数据线16设置于第一子像素151和第二子像素152之间的中间区域。
虚设数据线可以连接相同极性的显示数据线，或者与芯片连接，以提供特定电位极性。
以下，请参照图3，图3示出了阵列基板的驱动方式的示意图。图3所示的阵列基板包括多列子像素组和多条显示数据线，其中，多列子像素组中包括至少一列第一子像素组。第一子像素组中，第一子像素151a连接的显示数据线D1为正极性，第二子像素152a连接的显示数据线D2为正极性，在第一子像素151a和第二子像素152a之间设置的虚设数据线16的极性为负极性。从而使得第一子像素和第二子像素的周边既有正极性的data(数据)信号，又有负极性的data信号，当画面的data电压变化时，像素电位会受到正负极性的高低电压的同时影响，电压不会突然朝某一个电压突然变大或者变下，从而大大降低垂直串扰的风险。
多列子像素组还包括至少一列第二子像素组。在第二子像素组中，第一子像素151b和第二子像素152b对应的显示数据线D5和D6用于写入负电位，第二子像素组中各子像素对应的显示数据线D5和D6写入的电位极性为负极性，不同于第一子像素组中各子像素对应的显示数据线D1和D2写入的正极性的电位。
在第二子像素组中，第一子像素151b和第二子像素152b之间设置有虚设数据线，此虚设数据线的电位极性为正极性，即定义为正极性的虚设数据线162，与显示数据线D5和D6的电位极性相反，且正极性的虚设数据线162相对第一子像素151b和第二子像素152b间隔设置，从而，第二子像素组中各子像素对应的显示数据线写入的电位极性不同于第一子像素组中各子像素对应的显示数据线写入的电位极性。本方案通过增设第二子像素组，从而可以使得阵列基板中存在不同极性的子像素，并且使得不同极性的子像素均受到两侧正负极性的高低电压影响，降低垂直串扰的风险的基础上，还便于进一步实现帧反转的驱动方式。
位于第一子像素组的第一子像素151a和第二子像素152a之间的虚设数据线与第二子像素组对应连接的显示数据线D4连接，此虚设数据线可理解为负极性的虚设数据线161；位于第二子像素组的第一子像素151b和第二子像素152b之间的正极性的虚设数据线162与第一子像素组对应连接的显示数据线D3连接。采用此方式，虚设数据线通过已存在的显示数据线提供信号，而不需要额外给信号。也不需要TFT开关控制输信号给其它像素。从而虽然增设了虚设数据线，却依然能够节省覆晶薄膜(Chip On Flex，简称：COF)。
第一子像素组设置n列以构成第一单元，第二子像素设置n列以构成第二单元，且第一单元与第二单元在行方向上间隔设置；其中，n为大于1的正整数。比如，在图3中，前4列子像素构成第一单元，后4列子像素构成第二单元。通过间隔设置至少两组第一子像素组和至少两组第二子像素组，相较于设置一组子像素组和一组子像素组，能够进一步降低垂直串扰的风险。
作为一种可选的实施方式，n＝(N/2)-1，N为阵列基板的总列数。如此，通过对阵列基板的各子像素组按照该方式排布，可以使得同一帧画面的一半为正极性，另一半为负极性。采用此方式实现帧反转显示，同一帧的半个画面极性相同，另外半个画面与其画面极性相反。虚设数据线不给子像素提供信号，在进行显示时，gate(栅极线)通电，TFT(晶体管)打开，显示数据线向其连接的子像素充电，进而实现显示功能。采用此方式，使得驱动方式的设计较为简洁。
多列子像素组还包括：位于第一单元和第二单元之间的第三子像素组，其中，在第三子像素组中：第一子像素151c和第二子像素152c对应的显示数据线D 3和D4用于写入极性相反的电位；其中，第三子像素组的第一子像素151c对应的显示数据线D3与第一单元对应的显示数据线(D1和D2)用于写入极性相同的电位；第三子像素组的第二子像素152c对应的显示数据线D4与第二单元对应的显示数据线(D5和D6)用于写入极性相同的电位。在第一子像素组和第二子像素组间隔设置的情况下，由于两个子像素组中的两个子像素共用一条显示数据线，且第一子像素组和第二子像素组各自对应显示数据线的极性相反，在二者的交界处必然会产生不同极性显示数据线对应的两列子像素组。因此，设置如上的第三子像素组，使得第三子像素组的两个子像素分别与对应侧的子像素所连接显示数据线的极性相同，进而实现双倍栅极驱动的驱动方式。
在第三子像素组中：第一子像素151c和第二子像素152c之间无虚设数据线。省略该虚设数据线能够使得驱动电路的设计更为简洁。
在第三子像素组中：第一子像素151c和第二子像素152c的中心轴可与阵列基板竖直方向上的中心轴重合，且第一子像素151c和第二子像素152c之间无虚设数据线。如此，使得第三子像素组位于阵列基板竖直方向的中心轴上，该部分显示区域占所有显示区域的很小一部分，从而即便存在串扰，也不会对整体画面的显示效果造成较大影响，阵列基板中的第一子像素组和第二子像素组相应部分结构仍能避免垂直串扰的风险，并在整体上提高显示品味，同时，省略该第三子像素组对应的虚设数据线还能够使得设计更为简洁。
此外，图3示出的是左边半部分的子像素组中各子像素连接的显示数据线的极性为正极性，右边半部分的子像素组中各子像素连接的显示数据线的极性为负极性的情况，基于相同的原理，还可以将左边半部分的各子像素组中的子像素连接负极性的显示数据线，而将右边半部分的各子像素组中的子像素连接正极性的显示数据线。
作为一种可选的实施方式，虚设数据线的两端分别连接一显示数据线的首端和尾端。采用此方式，可以降低阻抗。
作为一种可选的实施方式，虚设数据线的一端连接一显示数据线的首端或者尾端。采用此方式，设计更为简洁。
本实施例中，针对两个子像素共用同一显示数据线的画素设计方式，在多列子像素组中，设置了至少一列第一子像素组，在第一子像素组中，两个子像素之间设置虚设数据线，两个子像素对应的显示数据线写入相同极性的电位，虚设数据线写入与显示数据线极性相反的电位，从而使得第一子像素组中的两个子像素周边既有正极性的信号，也有负极性的信号，当电压变化时，子像素的电位会受到正负极性提供的高低电压的同时影响，其电压不会朝向某一个电压突然变大或者突然变小，从而大大降低垂直串扰的风险，能够提高显示品味。
实施例二
参照图4所示，图4示出了阵列基板的另一驱动方式的示意图。
相较于实施例一中一侧子像素结构均为第一单元，另一侧子像素结构均为第二单元的排列方式，本实施例在阵列基板中交替设置第一单元和第二单元，并且每相邻两个第一单元和第二单元之间设置一列第三子像素组。
在本实施例中，每个第一单元由2列第一子像素组构成，每个第二单元由2列第二子像素组构成。采用此方式，第一单元对应的虚设数据线与邻近的第二单元对应的显示数据线连接，第二单元对应的虚设数据线与邻近的第一单元对应的显示数据线连接。比如，在图4中，第一子像素组中的第一子像素151a和第二子像素152a之间的负极性的虚设数据线161，连接负极性的显示数据线，即D4；第二子像素组中的第一子像素151b和第二子像素152b之间的正极性的虚设数据线162，连接正极性的显示数据线，即D3。每个子像素组对应的子像素与显示数据线的连接方式同实施例一。
采用上述方式，在子像素组较多的情况下，在相对较近的距离内就能够使得虚设数据线与显示数据线连接，使得连接方式更为简洁。并且，通过不同显示区域的像素电极的极性反转，也能够改善面板闪烁问题。
实施例三
参照图5所示，图5示出了阵列基板的另一驱动方式的示意图。
相较于实施例一中一侧子像素结构均为第一单元，另一侧子像素结构均为第二单元的排列方式，以及实施例二中交替设置第一单元和第二单元的方式，本实施例在阵列基板中交替设置两列正极性的显示数据线以及两列负极性的显示数据线，以使虚设数据线在更短距离内连接显示数据线，得到更为简洁的连接方式。
其中，在图5所示的像素结构中，依次排列第一子像素组、第三子像素组、第二子像素组、第三子像素组、第一子像素组、第三子像素组、第二子像素组。每个子像素组对应的虚设数据线连接邻近的显示数据线，以提供与两侧显示数据线极性相反的电位。比如，图5所示的第一子像素组中的第一子像素151a和第二子像素152a之间的负极性的虚设数据线161，连接邻近的负极性的显示数据线，即D4，第二子像素组中的第一子像素152a和第二子像素152b之间的正极性的虚设数据线162，连接邻近的正极性的显示数据线，即D2。每个子像素组对应的子像素与显示数据线的连接方式同实施例一。
采用上述方式交替设置第一子像素组和第二子像素组，并在第一子像素组和第二子像素组之间设置第三子像素组，使得在存在多个子像素组的情况下，虚设数据线只需要与其相近的显示数据线连接即可，进一步减少虚设数据线连接显示数据线时所需经过的距离，从而可以减小虚设数据线布线的复杂程度，使得虚设数据线与显示数据线的连接方式更为简洁。并且，将不同显示区域的像素电极的极性反转，也能够改善面板闪烁问题。
实施例四
参照图6所示，图6示出了阵列基板的另一驱动方式的示意图。
相较于实施例一第三子像素组的两个子像素之间无虚设数据线的设置方式，本实施例中，在第三子像素组的第一子像素151c和第二子像素152c之间设置两条虚设数据线。
两条虚设数据线间隔设置且用于写入极性相反的电位，且第一子像素151c相对两侧的正极性的显示数据线D3和负极性的虚设数据线161写入极性相反的电位，第二子像素152c相对两侧的负极性的显示数据线D4和正极性的虚设数据线162写入极性相反的电位。在第三子像素组中，两个子像素之间的正极性的虚设数据线162与正极性的显示数据线D1连接，两个子像素之间的虚设数据线负极性的161与负极性的显示数据线D6连接。以分别提供相应极性的电位。
采用此方式，在数据线的电压变化时，使得第三子像素组中的任一子像素均同时受到正负极性提供的高低电压的影响，虽然两个子像素的各自对应显示数据线的极性相反，仍能够使得任一子像素电压不会突然变大或者变小，降低垂直串扰的风险。如此，通过设置第一子像素组、第二子像素组以及第三子像素组相对应的上述结构，从整体上降低了垂直串扰的风险，提高了显示品味。
实施例五
参照图7所示，本申请实施例五提供一种显示面板，显示面板包括上述任一实施例的阵列基板10、与阵列基板对盒设置的对置基板20及位于阵列基板与对置基板之间的液晶层30。该显示面板为液晶显示面板，通过采用如上的阵列基板，能够降低垂直串扰，提高液晶显示屏的显示品味。
对置基板20可包括玻璃衬底及形成在玻璃衬底上的色阻层、BM层、公共电极板、配向膜等等。
应当理解的是，色阻层也可设置在阵列基板10上，视具体情况而定。
采用上述方式设置的液晶显示面板，能够降低垂直串扰的风险，提高显示品味。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由所附的权利要求指出。
在本说明书的描述中，参考术语“一实施例”描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例以及不同实施例的特征进行结合和组合。

Claims (5)

1.一种阵列基板，包括多列子像素组和多列显示数据线，每列所述子像素组在行方向上的相对两侧分别设置有所述显示数据线，且所述子像素组包括在行方向上依次排布的第一子像素和第二子像素，所述第一子像素和所述第二子像素分别与其邻近的显示数据线连接，且在相邻两所述子像素组中：一所述子像素组的第一子像素和另一所述子像素组的第二子像素共用一条所述显示数据线，其特征在于，
所述多列子像素组包括至少一列第一子像素组；其中，在所述第一子像素组中：所述第一子像素和所述第二子像素对应的显示数据线用于写入极性相同的电位，且所述第一子像素和所述第二子像素之间还设置有虚设数据线，且所述虚设数据线写入的电位与所述显示数据线写入的电位极性相反；所述第一子像素组设置n列以构成第一单元；其中，n为大于1的正整数；
所述多列子像素组还包括至少一列第二子像素组；其中，在所述第二子像素组中：所述第一子像素和所述第二子像素对应的显示数据线用于写入极性相同的电位，且所述第一子像素和所述第二子像素之间还设置有虚设数据线，且所述虚设数据线写入的电位与所述显示数据线写入的电位极性相反；其中，所述第二子像素组中各子像素对应的显示数据线写入的电位极性不同于所述第一子像素组中各子像素对应的显示数据线写入的电位极性；所述第二子像素组设置n列以构成第二单元，且所述第一单元与所述第二单元在行方向上间隔设置；
所述多列子像素组还包括：位于所述第一单元和所述第二单元之间的第三子像素组，其中，在所述第三子像素组中：所述第一子像素和所述第二子像素对应的显示数据线用于写入极性相反的电位；其中，所述第三子像素组的第一子像素对应的显示数据线与所述第一单元对应的显示数据线用于写入极性相同的电位；所述第三子像素组的第二子像素对应的显示数据线与所述第二单元对应的显示数据线用于写入极性相同的电位；在所述第三子像素组中：所述第一子像素和所述第二子像素之间设置有两条虚设数据线，所述两条虚设数据线间隔设置且用于写入极性相反的电位，且所述第一子像素相对两侧的显示数据线和虚设数据线写入极性相反的电位，所述第二子像素相对两侧的显示数据线和虚设数据线写入极性相反的电位。
2.如权利要求1所述的阵列基板，其特征在于，
位于所述第一子像素组的第一子像素和第二子像素之间的所述虚设数据线与所述第二子像素组对应连接的显示数据线连接；
位于所述第二子像素组的第一子像素和第二子像素之间的所述虚设数据线与所述第一子像素组对应连接的显示数据线连接。
3.如权利要求1所述的阵列基板，其特征在于，
在所述第三子像素组中：所述第一子像素和所述第二子像素之间的中心轴与所述阵列基板竖直方向上的中心轴重合。
4.如权利要求2所述的阵列基板，其特征在于，
所述虚设数据线的两端分别连接一显示数据线的首端和尾端；或
所述虚设数据线的一端连接一显示数据线的首端或者尾端。
5.一种显示面板，其特征在于，包括如权利要求1至4任一项所述的阵列基板、与所述阵列基板对盒设置的对置基板及位于所述阵列基板与所述对置基板之间的液晶层。
CN202210545022.0A 2022-05-19 2022-05-19 阵列基板和显示面板 Active CN114924445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210545022.0A CN114924445B (zh) 2022-05-19 2022-05-19 阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210545022.0A CN114924445B (zh) 2022-05-19 2022-05-19 阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN114924445A CN114924445A (zh) 2022-08-19
CN114924445B true CN114924445B (zh) 2023-08-08

Family

ID=82809409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210545022.0A Active CN114924445B (zh) 2022-05-19 2022-05-19 阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN114924445B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667689A (zh) * 2004-03-11 2005-09-14 Lg.菲利浦Lcd株式会社 液晶显示面板的操作单元及其操作方法
CN101561596A (zh) * 2008-04-18 2009-10-21 群康科技(深圳)有限公司 主动矩阵显示装置
CN102968968A (zh) * 2011-08-31 2013-03-13 刘鸿达 一种驱动方法及使用该驱动方法的显示驱动装置
DE102016216297A1 (de) * 2016-01-29 2017-08-03 Shanghai Tianma Micro-electronics Co., Ltd. Anzeigepaneel und Anzeigeeinrichtung
CN108257563A (zh) * 2018-01-03 2018-07-06 惠科股份有限公司 显示装置
CN110109309A (zh) * 2019-05-06 2019-08-09 深圳市华星光电技术有限公司 阵列基板及其显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667689A (zh) * 2004-03-11 2005-09-14 Lg.菲利浦Lcd株式会社 液晶显示面板的操作单元及其操作方法
CN101561596A (zh) * 2008-04-18 2009-10-21 群康科技(深圳)有限公司 主动矩阵显示装置
CN102968968A (zh) * 2011-08-31 2013-03-13 刘鸿达 一种驱动方法及使用该驱动方法的显示驱动装置
DE102016216297A1 (de) * 2016-01-29 2017-08-03 Shanghai Tianma Micro-electronics Co., Ltd. Anzeigepaneel und Anzeigeeinrichtung
CN108257563A (zh) * 2018-01-03 2018-07-06 惠科股份有限公司 显示装置
CN110109309A (zh) * 2019-05-06 2019-08-09 深圳市华星光电技术有限公司 阵列基板及其显示面板

Also Published As

Publication number Publication date
CN114924445A (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
US6822718B2 (en) Liquid crystal display
KR100272873B1 (ko) 신호선구동회로를감소시킨엑티브매트릭스표시시스템
US8194201B2 (en) Display panel and liquid crystal display including the same
US8922470B2 (en) Liquid crystal display apparatus with row counter electrodes and driving method therefor
US8514160B2 (en) Display and display panel thereof
US20010015715A1 (en) Active matrix type liquid crystal display device, and substrate for the same
US20090278777A1 (en) Pixel circuit and driving method thereof
KR20100128803A (ko) 액정 표시 장치
KR20100055154A (ko) 액정 표시 장치 및 그의 구동 방법
CN111142298B (zh) 阵列基板及显示装置
JPH06265846A (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
TWI405014B (zh) 液晶顯示器及其驅動方法
JP4387362B2 (ja) ピクセルマトリックス及びそのピクセルユニット
US20180341160A1 (en) Display device and display panel with novel pixel and data line configurations
TW571283B (en) Liquid crystal display panel and the driving method thereof
JP3031295B2 (ja) アクティブマトリクス型液晶表示装置
US7375706B2 (en) Pixel structure of a liquid crystal display and driving method thereof
US20150213774A1 (en) Array substrate, display device and control method thereof
WO2009148006A1 (ja) 表示装置
CN114924445B (zh) 阵列基板和显示面板
US20200160803A1 (en) Liquid crystal display device
CN113589608A (zh) 显示面板及显示终端
KR20070063168A (ko) 액정 표시 장치 및 그 구동 방법
CN113885260B (zh) 显示面板
KR20070027376A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant