CN114924179A - 一种多通道信号延迟测量方法及装置 - Google Patents

一种多通道信号延迟测量方法及装置 Download PDF

Info

Publication number
CN114924179A
CN114924179A CN202210526332.8A CN202210526332A CN114924179A CN 114924179 A CN114924179 A CN 114924179A CN 202210526332 A CN202210526332 A CN 202210526332A CN 114924179 A CN114924179 A CN 114924179A
Authority
CN
China
Prior art keywords
delay
delay measurement
rising edge
signal
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210526332.8A
Other languages
English (en)
Inventor
赵鑫鑫
魏朝飞
姜凯
李锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Inspur Science Research Institute Co Ltd
Original Assignee
Shandong Inspur Science Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Inspur Science Research Institute Co Ltd filed Critical Shandong Inspur Science Research Institute Co Ltd
Priority to CN202210526332.8A priority Critical patent/CN114924179A/zh
Publication of CN114924179A publication Critical patent/CN114924179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及FPGA设计和量子测控系统技术领域，具体提供了一种多通道信号延迟测量方法，具有如下步骤：S1、用户使用原子钟产生参考时钟，所述时钟同时输入给信号发生器、若干待测板卡和延迟测量板卡；S2、用户设定所述信号发生器触发信号；S3、将各个待测板卡的一个波形输出通道通过线缆连接至所述测量板卡，测量板卡测量信号的延迟；S4、各所述待测板卡均发出占空比50％的一个周期的方波信号；S5、在延迟测量板卡中，使用参考时钟采样触发信号上升沿；S6、延迟测量板卡使用参考时钟采样输入通道的波形上升沿；S7、循环执行步骤S1至步骤S6，直至完成所有批次待测板卡输出延迟测量。与现有技术相比，本发明操作简单且不容易出错，流程简单且高效稳定。测试方案可模块化，实施方便。

Description

一种多通道信号延迟测量方法及装置
技术领域
本发明涉及FPGA设计和量子测控系统技术领域，具体提供一种多通道信号延迟测量方法及装置。
背景技术
目前，电子信息技术产业发展迅速，出现高性能可编程逻辑芯片，可以实现很多复杂的应用需求。目前量子计算机发展迅速，需要同时操控的量子比特个数越来越多，这就需要测控设备同步能发出多路波形信号。目前市场上测控设备的同步方法有很多，但一般都需要通过示波器人工进行多通道信号延迟测量，操作繁琐且容易出错。
发明内容
本发明是针对上述现有技术的不足，提供一种实用性强的多通道信号延迟测量方法。
本发明进一步的技术任务是提供一种设计合理，安全适用的多通道信号延迟测量装置。
本发明解决其技术问题所采用的技术方案是：
一种多通道信号延迟测量方法，具有如下步骤：
S1、用户使用原子钟产生参考时钟，所述时钟同时输入给信号发生器、若干待测板卡和延迟测量板卡；
S2、用户设定所述信号发生器触发信号，所述触发信号周期为参考时钟周期的整数倍，将所述触发信号发送给若干所述待测板卡和延迟测量板卡；
S3、将各个待测板卡的一个波形输出通道通过线缆连接至所述测量板卡，所述测量板卡测量信号的延迟；
S4、各所述待测板卡均发出占空比50％的一个周期的方波信号；
S5、在延迟测量板卡中，使用参考时钟采样触发信号上升沿，并在采样到触发信号上升沿后，开始以参考时钟为基准进行计数；
S6、延迟测量板卡使用参考时钟采样输入通道的波形上升沿，并记录通道采样到上升沿时的计数值和批次计数器值；
S7、循环执行步骤S1至步骤S6，直至完成所有批次待测板卡输出延迟测量。
进一步的，在步骤S1中，使用原子钟产生一个参考时钟，所述时钟使用等长传输路径同时输入给信号发生器、若干待测板卡和延迟测量板卡。
进一步的，在步骤S3中，所述测量板卡一次最多测量8组信号的延迟，若待测板卡数量过多，分为多组进行逐批测量。
进一步的，在步骤S4中，所述方形信号的周期与参考时钟周期相等，各待测板卡在检测到触发信号上升沿后自行发出。
进一步的，在步骤S5中，在延迟测量板卡中，使用参考时钟采样触发信号上升沿，并在采样到触发信号上升沿后，开始以参考时钟为基准进行计数，在采样到下个触发信号上升沿后记录当前计数值并开始从0开始下一轮计数，直达连续三次计数记录的计数值均相等后，以所述计数值为计数周期，再采样一次触发信号上升沿后开始进行循环计数，停止采样触发信号上升沿。
进一步的，在步骤S6中，延迟测量板卡使用参考时钟采样各个输入通道的波形上升沿，并分别记录各通道采样到上升沿时的计数值和批次计数器值，当完成当前各个通道的延迟测量后，用户按下延迟测量板卡的批次更新按键，延迟测量板卡的批次计数器自动加1，准备测量新一批通道的延迟。
进一步的，在步骤S7中，循环执行步骤S1至步骤S6，直至完成所有批次待测板卡输出延迟测量；
最后，用户通过USB线缆连接延迟测量板卡的USB转UART端口，使用串口调试窗口发送延迟测量值读取指令读取所有批次各个板卡输出延迟测试值，完成所有板卡延迟测量工作。
一种多通道信号延迟测量装置，其特征在于，包括：至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行一种多通道信号延迟测量方法。
本发明的一种多通道信号延迟测量方法及装置和现有技术相比，具有以下突出的有益效果：
本发明通过示波器人工进行多通道信号延迟测量，测量精度高，避免人工读取误差。操作简单且不容易出错，流程简单且高效稳定。测试方案可模块化，实施方便。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
附图1是一种多通道信号延迟测量方法的流程示意图。
具体实施方式
为了使本技术领域的人员更好的理解本发明的方案，下面结合具体的实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例都属于本发明保护的范围。
下面给出一个最佳实施例：
如图1所示，本实施中的一种多通道信号延迟测量方法，首先，用户需要使用高精度原子钟产生一个时钟频率较高的参考时钟，该时钟使用等长传输路径同时输入给信号发生器、若干待测板卡和延迟测量板卡。
然后，用户设定信号发生器发出触发信号，该触发信号周期为参考时钟周期的整数倍，将触发信号发送给各个待测板卡和延迟测量板卡。
将各个待测板卡的一个波形输出通道通过等长线缆连接至测量板卡，本实施例中的测量板卡一次可以测量8组信号的延迟，若待测板卡数量过多，可以分为多个组进行逐批测量。
各待测板卡均发出占空比为50％的一个周期的方波信号，该方波信号的周期与参考时钟周期相等，各待测板卡在检测到触发信号上升沿后自行发出。
然后，在延迟测量板卡中，使用参考时钟采样触发信号上升沿，并在采样到触发信号上升沿后，开始以参考时钟为基准进行计数，在采样到下各触发信号上升沿后记录当前计数值并开始以0开始下一轮计数，直达连续三次计数记录的计数值均相等后，以该计数值为计数周期，再采样一次触发信号上升沿后开始进行循环计数，停止采样触发信号上升沿。
延迟测量板卡使用参考时钟采样8个输入通道的波形上升沿，并分别记录各通道采样到上升沿时的计数值和批次计数器值，当完成当前8各通道的延迟测量后，用户需要按一下延迟测量板卡的批次更新按键，延迟测量板卡的批次计数器自动加1，准备测量新一批8个通道的延迟。
循环执行上述步骤，直至完成所有批次待测板卡输出延迟的测量。
最后，用户可以通过usb线缆连接延迟测量板卡的usb转UART端口，使用串口调试窗口发送延迟测量值读取指令读取所有批次各板卡输出延迟测试值，完成所有板卡延迟测量工作。
基于上述方法，本实施例中的一种多通道信号延迟测量装置，包括：至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行一种多通道信号延迟测量方法。
本发明的信号延迟测量方法无需使用复杂的上位机控制系统，实现自动测量和记录。无需人工通过示波器识别延迟量，测量精度高，避免人工读取误差；测试方案模块化，实施方便。
上述具体的实施方式仅是本发明具体的个案，本发明的专利保护范围包括但不限于上述具体的实施方式，任何符合本发明的一种多通道信号延迟测量方法及装置权利要求书的且任何所述技术领域普通技术人员对其做出的适当变化或者替换，皆应落入本发明的专利保护范围。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种多通道信号延迟测量方法，其特征在于，具有如下步骤：
S1、用户使用原子钟产生参考时钟，所述时钟同时输入给信号发生器、若干待测板卡和延迟测量板卡；
S2、用户设定所述信号发生器触发信号，所述触发信号周期为参考时钟周期的整数倍，将所述触发信号发送给若干所述待测板卡和延迟测量板卡；
S3、将各个待测板卡的一个波形输出通道通过线缆连接至所述测量板卡，所述测量板卡测量信号的延迟；
S4、各所述待测板卡均发出占空比50％的一个周期的方波信号；
S5、在延迟测量板卡中，使用参考时钟采样触发信号上升沿，并在采样到触发信号上升沿后，开始以参考时钟为基准进行计数；
S6、延迟测量板卡使用参考时钟采样输入通道的波形上升沿，并记录通道采样到上升沿时的计数值和批次计数器值；
S7、循环执行步骤S1至步骤S6，直至完成所有批次待测板卡输出延迟测量。
2.根据权利要求1所述的一种多通道信号延迟测量方法，其特征在于，在步骤S1中，使用原子钟产生一个参考时钟，所述时钟使用等长传输路径同时输入给信号发生器、若干待测板卡和延迟测量板卡。
3.根据权利要求2所述的一种多通道信号延迟测量方法，其特征在于，在步骤S3中，所述测量板卡一次最多测量8组信号的延迟，若待测板卡数量过多，分为多组进行逐批测量。
4.根据权利要求3所述的一种多通道信号延迟测量方法，其特征在于，在步骤S4中，所述方形信号的周期与参考时钟周期相等，各待测板卡在检测到触发信号上升沿后自行发出。
5.根据权利要求4所述的一种多通道信号延迟测量方法，其特征在于，在步骤S5中，在延迟测量板卡中，使用参考时钟采样触发信号上升沿，并在采样到触发信号上升沿后，开始以参考时钟为基准进行计数，在采样到下个触发信号上升沿后记录当前计数值并开始从0开始下一轮计数，直达连续三次计数记录的计数值均相等后，以所述计数值为计数周期，再采样一次触发信号上升沿后开始进行循环计数，停止采样触发信号上升沿。
6.根据权利要求5所述的一种多通到信号延迟测量方法，其特征在于，在步骤S6中，延迟测量板卡使用参考时钟采样各个输入通道的波形上升沿，并分别记录各通道采样到上升沿时的计数值和批次计数器值，当完成当前各个通道的延迟测量后，用户按下延迟测量板卡的批次更新按键，延迟测量板卡的批次计数器自动加1，准备测量新一批通道的延迟。
7.根据权利要求6所述的一种多通道信号延迟测量方法，其特征在于，在步骤S7中，循环执行步骤S1至步骤S6，直至完成所有批次待测板卡输出延迟测量；最后，用户通过USB线缆连接延迟测量板卡的USB转UART端口，使用串口调试窗口发送延迟测量值读取指令读取所有批次各个板卡输出延迟测试值，完成所有板卡延迟测量工作。
8.一种多通道信号延迟测量装置，其特征在于，包括：至少一个存储器和至少一个处理器；
所述至少一个存储器，用于存储机器可读程序；
所述至少一个处理器，用于调用所述机器可读程序，执行权利要求1至7中任一所述的方法。
CN202210526332.8A 2022-05-16 2022-05-16 一种多通道信号延迟测量方法及装置 Pending CN114924179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210526332.8A CN114924179A (zh) 2022-05-16 2022-05-16 一种多通道信号延迟测量方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210526332.8A CN114924179A (zh) 2022-05-16 2022-05-16 一种多通道信号延迟测量方法及装置

Publications (1)

Publication Number Publication Date
CN114924179A true CN114924179A (zh) 2022-08-19

Family

ID=82809553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210526332.8A Pending CN114924179A (zh) 2022-05-16 2022-05-16 一种多通道信号延迟测量方法及装置

Country Status (1)

Country Link
CN (1) CN114924179A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520417A (zh) * 2011-12-06 2012-06-27 北京航空航天大学 卫星导航电离层延迟的预测方法及装置
CN103105534A (zh) * 2013-01-31 2013-05-15 西安电子科技大学 基于fpga相同周期信号的相位差测量电路及测量方法
CN103117822A (zh) * 2013-01-25 2013-05-22 华中科技大学 一种接收机通道群时延测量装置
CN104714137A (zh) * 2015-04-09 2015-06-17 广州北极瑞光电子科技有限公司 一种基于fpga的秒信号延迟时间测量系统和方法
CN109933504A (zh) * 2019-02-27 2019-06-25 苏州浪潮智能科技有限公司 一种硬盘延迟测试方法、装置、终端及存储介质
CN112260890A (zh) * 2020-09-28 2021-01-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 数字阵列时延测量方法
CN215526371U (zh) * 2021-07-07 2022-01-14 西安儒科电子有限公司 一种基于fpga的延迟线时差测量装置
CN113985251A (zh) * 2021-10-28 2022-01-28 杭州长川科技股份有限公司 数字通道的延迟偏差测量方法、装置、电子装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520417A (zh) * 2011-12-06 2012-06-27 北京航空航天大学 卫星导航电离层延迟的预测方法及装置
CN103117822A (zh) * 2013-01-25 2013-05-22 华中科技大学 一种接收机通道群时延测量装置
CN103105534A (zh) * 2013-01-31 2013-05-15 西安电子科技大学 基于fpga相同周期信号的相位差测量电路及测量方法
CN104714137A (zh) * 2015-04-09 2015-06-17 广州北极瑞光电子科技有限公司 一种基于fpga的秒信号延迟时间测量系统和方法
CN109933504A (zh) * 2019-02-27 2019-06-25 苏州浪潮智能科技有限公司 一种硬盘延迟测试方法、装置、终端及存储介质
CN112260890A (zh) * 2020-09-28 2021-01-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 数字阵列时延测量方法
CN215526371U (zh) * 2021-07-07 2022-01-14 西安儒科电子有限公司 一种基于fpga的延迟线时差测量装置
CN113985251A (zh) * 2021-10-28 2022-01-28 杭州长川科技股份有限公司 数字通道的延迟偏差测量方法、装置、电子装置

Similar Documents

Publication Publication Date Title
US3651315A (en) Digital products inspection system
CN203069745U (zh) 高精度时钟类芯片输出脉冲时间间隔检测装置
US4534030A (en) Self-clocked signature analyzer
CN203025340U (zh) 测试治具检测系统
CN107491369A (zh) 一种快速pcie3.0信号完整性的检测方法及系统
CN110955179B (zh) 一种基于pci总线的双通道共享时钟触发调延装置
CN109283833A (zh) 一种时间统计系统和方法
US8144828B2 (en) Counter/timer functionality in data acquisition systems
CN114924179A (zh) 一种多通道信号延迟测量方法及装置
CN108470232A (zh) 基于流程的微波组件自动测试分析系统及方法
CN111863114B (zh) 芯片采样准位确定方法及装置
CN112305487A (zh) 一种数字直流电能表实验室误差校验系统及方法
US8942300B1 (en) Integrated digitizer system with streaming interface
CN206638783U (zh) 一种基于fpga的逻辑分析仪
US4799023A (en) Circuits and apparatus which enable elimination of setup time and hold time testing errors
CN102571041B (zh) 检测电路延时和时序的方法及采用该方法校准延时的方法
CN115629298B (zh) 一种ate设备中异常同步触发信号的捕捉方法及其装置
CN210807222U (zh) 一种沿斜率小的信号处理装置及信号计数设备
CN114924614A (zh) 一种多板卡输出信号同步方法及装置
CN115632755B (zh) Ate设备中各业务板间的信号同步性检测方法、装置
Zet et al. FPGA Based Logic Analyzer
CN103368531A (zh) 完备性定时脉冲同步性能测试方法及其装置
CN109709595B (zh) 多参数时间同步谱仪数据获取系统及其应用
CN220473699U (zh) 一种数字符合测量硬件电路系统
Wang et al. Design of cable conduction and cable sequence test system based on LabVIEW platform using sound card

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220819

RJ01 Rejection of invention patent application after publication