CN114915738A - 使用雪崩二极管及分享输出电路的图像传感器 - Google Patents

Abstract

一种使用雪崩二极管的图像传感器，包含阵列排列的多个像素电路、多个拉回电路、多个输出电路以及全域电流源电路。所述多个像素电路的每一者包含单光子雪崩二极管以及P型或N型选择开关晶体管。所述多个拉回电路的每一者对应一列像素电路而配置。所述全域电流源电路用于与所述多个拉回电路的每一者形成电流镜。所述多个输出电路的每一者被至少两个像素电路分享。

Description

使用雪崩二极管及分享输出电路的图像传感器

技术领域

本发明有关一种光子检测技术，更特别有关一种在像素电路中使用单光子雪崩二极管的图像传感器，且所述单光子雪崩二极管的淬火及读取电路具有低最小像素单元限制及高填充因子。

背景技术

在处理弱光环境和高频光信号时，单光子检测是一种很好的选择。

例如，单光子雪崩二极管(single photon avalanche diode,SPAD)可用作为微弱光检测器，其具有高雪崩增益、响应速度快以及低耗能等优点。当每个光子被SPAD接收时，会激活雪崩电流(avalanche current)以反应一个光子被检测。雪崩电流所造成的脉冲，可视为一个事件。

然而，单光子雪崩二极管无法自发地完成淬火，故其操作上需要搭配淬火电路(quenching circuit)，以在雪崩发生后迅速地将单光子雪崩二极管的偏压拉至击穿电压(breakdown voltage)以下以将雪崩淬火，接着再迅速地拉回击穿电压以上以使得单光子雪崩二极管恢复到待检测光子的状态。

淬火电路的基本要求之一是不会降低填充因子(fill factor)。

一种已知的方式是在像素电路的外部独立的形成三维堆栈式淬火电路，由于像素电路与淬火电路是配置于不同芯片上，可降低对填充因子的影响。

另一种已知的方式是采用P型及N型晶体管组成的逻辑电路来实现淬火电路。然而，使用此种淬火电路，需要在单一像素单元内制作不同电位的两种负型井区(NWELL)，基于设计规范验证(design rules checking)，不同电位的负型井区之间应具有最小距离，如此便造成了最小像素尺寸的限制。

有鉴于此，一种低最小像素单元限制及高填充因子的单光子雪崩二极管的淬火电路实为所需。

发明内容

本发明提供一种在每个像素电路中使用单光子雪崩二极管的图像传感器，该单光子雪崩二极管具有低像素尺寸限制及高填充因子。

本发明提供一种使用单光子雪崩二极管的图像传感器，该图像传感器包含像素阵列以及多个拉回电路。所述像素阵列包含多个像素电路以阵列排列。所述像素阵列的每一列包含多个像素电路组，且所述多个像素电路组的每一者包含第一雪崩二极管、第一开关晶体管、电阻晶体管、下拉晶体管、第二雪崩二极管、第三开关晶体管及第二开关晶体管。所述第一雪崩二极管具有阳极和阴极，该阴极连接正偏压源。所述第一开关晶体管的漏极连接所述第一雪崩二极管的所述阳极，所述第一开关晶体管的栅极用于接收第一曝光信号，所述第一开关晶体管的源极连接节点。所述电阻晶体管的漏极连接所述节点，所述电阻晶体管的栅极用于接收定电压信号，所述电阻晶体管的源极连接接地电压。所述下拉晶体管的栅极连接所述节点，所述下拉晶体管的源极连接所述接地电压。所述第二雪崩二极管具有阳极和阴极，该阴极连接所述正偏压源。所述第三开关晶体管的漏极连接所述第二雪崩二极管的所述阳极，所述第三开关晶体管的栅极用于接收第二曝光信号，所述第三开关晶体管的源极连接所述节点。所述第二开关晶体管的栅极用于接收所述第一曝光信号或所述第二曝光信号，所述第二开关晶体管的源极连接所述下拉晶体管的漏极，所述第二开关晶体管的漏极用于产生第一输出电压或第二输出电压。所述多个拉回电路的每一者用于通过读取线分别连接一列像素电路组的每一者的所述第二开关晶体管的所述漏极，以读出所述第一输出电压或所述第二输出电压。

本发明还提供一种使用单光子雪崩二极管的图像传感器，该图像传感器包含像素阵列、多个输出电路以及多个拉回电路。所述像素阵列包含多个像素电路以阵列排列。所述多个像素电路的每一者包含雪崩二极管及选择开关晶体。所述雪崩二极管具有阳极和阴极，该阴极连接正偏压源。所述选择开关晶体管的漏极连接所述雪崩二极管的所述阳极，所述选择开关晶体管的栅极用于接收曝光信号，所述选择开关晶体管的源极用于通过读取线连接节点。所述多个输出电路的每一者用于分别通过所述读取线连接一列像素电路，并包含电阻晶体管、下拉晶体管及第二开关晶体管。所述电阻晶体管的漏极连接所述节点，所述电阻晶体管的栅极用于接收定电压信号，所述电阻晶体管的源极连接接地电压。所述下拉晶体管的栅极连接所述节点，所述下拉晶体管的源极连接所述接地电压。所述第二开关晶体管的栅极用于接收所述曝光信号，所述第二开关晶体管的源极连接所述下拉晶体管的漏极，所述第二开关晶体管的漏极用于产生输出电压。所述多个拉回电路的每一者用于连接所述多个输出电路的其中一者的所述第二开关晶体管的所述漏极，以读出所述输出电压。

本发明还提供一种使用单光子雪崩二极管的图像传感器，该图像传感器包含像素阵列以及多个拉回电路。所述像素阵列包含多个像素电路以阵列排列。所述像素阵列的每一列包含多个像素电路组，且所述多个像素电路组的每一者包含第一雪崩二极管、第一开关晶体管、电阻晶体管、上拉晶体管、第二雪崩二极管、第三开关晶体管及第二开关晶体管。所述第一雪崩二极管包含阳极和阴极，该阳极连接负偏压源。所述第一开关晶体管的漏极连接所述第一雪崩二极管的所述阴极，所述第一开关晶体管的栅极用于接收第一曝光信号，所述第一开关晶体管的源极连接节点。所述电阻晶体管的漏极连接所述节点，所述电阻晶体管的栅极用于接收定电压信号，所述电阻晶体管的源极连接系统电压。所述上拉晶体管的栅极连接所述节点，所述上拉晶体管的源极连接所述系统电压。所述第二雪崩二极管具有阳极和阴极，该阳极连接所述负偏压源。所述第三开关晶体管的漏极连接所述第二雪崩二极管的所述阴极，所述第三开关晶体管的栅极用于接收第二曝光信号，所述第三开关晶体管的源极连接所述节点。所述第二开关晶体管的栅极用于接收所述第一曝光信号或所述第二曝光信号，所述第二开关晶体管的源极连接所述上拉晶体管的漏极，所述第二开关晶体管的漏极用于产生第一输出电压或第二输出电压。所述多个拉回电路的每一者用于通过读取线分别连接一列像素电路组的每一者的所述第二开关晶体管的所述漏极，以读出所述第一输出电压或所述第二输出电压。

本发明还提供一种使用单光子雪崩二极管的图像传感器，该图像传感器包含像素阵列、多个输出电路以及多个拉回电路。所述像素阵列包含多个像素电路以阵列排列。多个像素电路的每一者包含雪崩二极管及选择开关晶体。所述雪崩二极管包含阳极和阴极，该阳极连接负偏压源。所述选择开关晶体管的漏极连接所述雪崩二极管的所述阴极，所述选择开关晶体管的栅极用于接收曝光信号，所述选择开关晶体管的源极用于通过读取线连接节点。所述多个输出电路的每一者用于分别通过所述读取线连接一列像素电路，并包含电阻晶体管、上拉晶体管及第二开关晶体管。所述电阻晶体管的漏极连接所述节点，所述电阻晶体管的栅极用于接收定电压信号，所述电阻晶体管的源极连接系统电压。所述上拉晶体管的栅极连接所述节点，所述上拉晶体管的源极连接所述系统电压。所述第二开关晶体管的栅极用于接收所述曝光信号，所述第二开关晶体管的源极连接所述上拉晶体管的漏极，所述第二开关晶体管的漏极用于产生输出电压。所述多个拉回电路的每一者用于连接所述多个输出电路的其中一者的所述第二开关晶体管的所述漏极，以读出所述输出电压。

本发明实施例的单光子雪崩二极管的淬火及读取电路中，每一个像素内仅使用N型或P型晶体管，故每个像素内仅具有单一负型井区。

本发明实施例的图像传感器中，由于拉回电路是配置于每个像素电路的外部，故不会造成最小像素单元的限制也不会影响填充因子。

为了让本发明的上述和其他目的、特征和优点能更明显，下文将配合所附图示，详细说明如下。此外，于本发明的说明中，相同的构件以相同的符号表示，于此合先述明。

附图说明

图1是本发明第一实施例的图像传感器的示意图；

图2是本发明第一实施例的图像传感器的运作时序图；

图3是本发明第一实施例的图像传感器的运作流程图；

图4是本发明第二实施例的图像传感器的示意图；

图5是本发明第二实施例的图像传感器的运作时序图；

图6是本发明第二实施例的图像传感器的运作流程图；

图7是本发明第三实施例的图像传感器的示意图；

图8是本发明第三实施例的图像传感器的运作时序图；

图9是本发明第四实施例的图像传感器的示意图；

图10是本发明第五实施例的图像传感器的示意图；

图11是本发明第六实施例的图像传感器的示意图；及

图12是本发明第七实施例的图像传感器的示意图。

附图标记说明

100、100’、100” 图像传感器

11、41 像素阵列

111、1111、1111’ 像素电路

12、42 拉回电路

13、43 计数器

14、44 行译码器

15、45 列译码器

16、46 全域电流源电路

400、400’、400” 图像传感器

4111、4111’ 像素电路

具体实施方式

请参照图1所示，其为本发明第一实施例的图像传感器100的示意图。图像传感器100用于检测极弱光及高频信号，因此采用单光子雪崩二极管以检测光子事件。处理器通过计数每个像素的光子事件，可据以产生图像帧，以进行对象追踪、手势辨识、建立三维影像、生理特征检测及辨识等。

图像传感器100包含像素阵列11、多个拉回电路12、多个计数器13、行译码器14、列译码器15以及全域电流源电路16；其中，行译码器14及列译码器15用于决定像素阵列11中进行曝光及输出检测信号(例如后述的突波)的像素位置，行译码器14及列译码器15的运作方式已为已知且并非本发明的主要发明目的，故于此不再赘述。

像素阵列11包含多个像素电路111(图1例如以16×16个像素为例说明)以阵列排列。所述多个像素电路111的每一者包含雪崩二极管SPAD以及电阻晶体管NM1、第一开关晶体管NM0、下拉晶体管NM3及第二开关晶体管NM2等四个N型晶体管。

雪崩二极管SPAD是单光子雪崩二极管，其具有阳极和阴极。该阴极连接正偏压源VA，此处以+15V为例，但并不以此为限。所述阳极连接至节点SN。当所述阴极与所述阳极的电位差(或偏压)超过雪崩二极管SPAD的击穿电压时，则可生成崩溃电流Ia。第一实施例中，像素电路111的电阻晶体管NM1及第一开关晶体管NM0用于形成淬火电路，用以当雪崩二极管SPAD产生崩溃电流Ia时，使所述阴极与所述阳极的电位差低于击穿电压以进行淬火；像素电路111的下拉晶体管NM3及第二开关晶体管NM2用于形成读取电路，以读取像素电路111的输出电压至相对应的列计数器13。

电阻晶体管NM1的漏极连接至节点SN以连接雪崩二极管SPAD的阳极。电阻晶体管NM1的栅极用于接收定电压信号VQ以被其开启或关闭。第一实施例中，电阻晶体管NM1用以形成可控电阻，其电阻值根据定电压信号VQ的电压值决定。当雪崩二极管SPAD在待检测状态接收光子且第一开关晶体管NM0导通时，电阻晶体管NM1上产成压降而使得雪崩二极管SPAD的阴阳极之间的电位差小于击穿电压以进行淬火。

第一开关晶体管NM0的漏极连接电阻晶体管NM1的源极。第一开关晶体管NM0的栅极接收曝光信号RS，该曝光信号RS例如是行选择信号(row selection signal)，其例如是行译码器14所产生。第一开关晶体管NM0的源极连接接地电压。

下拉晶体管NM3的栅极连接至节点SN以连接雪崩二极管SPAD的阳极。下拉晶体管NM3的源极连接所述接地电压。下拉晶体管NM3用作为节点SN上电压的放电路径，其放电速率是根据电阻晶体管NM1的电阻值及线路的杂散电容决定。所述电阻值及杂散电容是电路制作时即可决定的数值。

第二开关晶体管NM2的栅极亦接收所述曝光信号RS，以受其控制而与第一开关晶体管NM0同时启闭。第二开关晶体管NM2的源极连接下拉晶体管NM3的漏极。第二开关晶体管NM2的漏极用于产生相关的像素电路111的输出电压。

多个拉回电路12的每一者用于通过读取线Rd分别连接一列像素电路111的每一者的第二开关晶体管NM2的漏极，以读出所述输出电压。图像传感器100例如还包含多任务器(MUX)或多个开关元件，用于使相对每列像素电路的拉回电路12通过多任务器或不同开关元件分别连接至不同的像素电路111。第一实施例中，拉回电路12的每一者包含P型晶体管PM0用于在读出输出电压的突波后拉升所述输出电压(举例说明于后)。P型晶体管PM0的漏极连接第二开关晶体管NM2的漏极。P型晶体管PM0的源极连接系统电压VDD，其可相同或不同于正偏压源VA。P型晶体管PM0的栅极接收控制信号VB。

全域电流源电路16用于与所述多个拉回电路12的每一者形成电流镜。图像传感器100仅设置一个全域电流源电路16。例如，图像传感器100还包含多任务器或多个开关元件，用于使全域电流源电路16通过多任务器或不同的开关元件连接不同的拉回电路12。全域电流源电路16包含P型晶体管，其漏极与栅极相连接并连接至全域电流源，其源极则连接系统电压VDD。

多个计数器13的每一者耦接一列像素电路，用于计数耦接的像素电路列的每个像素电路111的输出电压的光子事件。

请参照图2及图3所示，图2是本发明第一实施例的图像传感器100的运作时序图，图3是本发明第一实施例的图像传感器100的运作流程图。图像传感器100的运作方法包含下列步骤：于第一时间以定电压信号开启电阻晶体管(步骤S31)；于第二时间以曝光信号开启第一开关晶体管及第二开关晶体管，以使雪崩二极管进入待检测状态(步骤S33)；以及当所述雪崩二极管接收光子时，所述雪崩二极管产生崩溃电流而开启下拉晶体管，以于所述第二开关晶体管的漏极产生负突波以作为输出电压的光子事件(步骤S35)。

请同时参照图1至图3，接着说明本运作方法的详细内容。本运作方法是说明一个像素电路111的运作方式，但可以了解同一列像素电路的各像素电路111的运作根据行选择信号仅时间先后不同，其余皆与图2及图3相同。

步骤S31：在第一时间t1，定电压信号VQ转换为高准位以开启像素电路111的电阻晶体管NM1。此时，由于第一开关晶体管NM0尚未开启，因此电阻晶体管NM1上并未产生压降。在第一时间t1，控制信号VB转换为低准位以开启拉回电路12的P型晶体管(此时拉回电路12已通过开关元件或多任务器连接至相对应的像素电路111)。

步骤S33：在第二时间t2，曝光信号RS转换为高准位而同时开启第一开关晶体管NM0及第二开关晶体管NM2。第一实施例中，曝光信号RS为高准位的期间称为曝光期间，该曝光期间的每个光子事件都会被列计数器13所计数。当第一开关晶体管NM0导通后，由于电阻晶体管NM1已于第一时间t1开启，因此节点SN上的电压被下拉至低准位。第一实施例中，第一时间t1早于第二时间t2的预定时间是作为电阻晶体管NM1的设定时间。此外，第二时间t2至时间t3期间，虽然第二开关晶体管NM2已导通，但由于下拉晶体管NM3尚未导通，因此输出电压仍维持为高准位。

步骤S35：在曝光期间中，当雪崩二极管SPAD未接收光子时雪崩二极管SPAD是处于待检测状态(例如图2的t2至t3的期间)，其中节点SN的电压与输出电压分别维持为低准位和高准位。当雪崩二极管SPAD接收光子时(例如图2的时间t3)，雪崩二极管SPAD产生崩溃电流Ia流经电阻晶体管NM1而于其上形成电位差而使节点SN的电压转换为高准位而开启下拉晶体管NM3。此时，第二开关晶体管NM2的漏极经过第二开关晶体管NM2及下拉晶体管NM3接地而使得输出电压产生负突波以作为输出电压的光子事件。同时，由于节点SN的电压转换为高准位而使得雪崩二极管SPAD的阴阳极之间的电位差小于击穿电压而进行淬火。

接着，节点SN上的电压在时间t4通过下拉晶体管NM3开始放电，经过放电时间后下拉晶体管NM3自动关闭(例如图2的时间t5时关闭)且雪崩二极管SPAD回到待检测状态；其中，所述放电时间由电阻晶体管NM1的电阻值及电路的杂散电容决定。如前所述，电阻晶体管NM1的电阻值及杂散电容可在电路设计时决定，因此可藉此决定雪崩二极管SPAD回到待检测状态的时间。

最后，在下拉晶体管NM3自动关闭后，拉回电路12拉升所述输出电压回到高准位，例如在时间t6时回到原始准位。如此完成一次淬火及读取。

在曝光期间中，相对每个入射光子，像素电路111的运作均重复图2的第一时间t1至时间t6的过程。例如，计数器13可在图2的曝光期间计数到4次的负突波以作为检测结果。

请参照图4所示，其为本发明第二实施例的图像传感器400的示意图。图像传感器400同样用于检测极弱光及高频信号，并采用单光子雪崩二极管检测光子事件。处理器通过计数每个像素的光子事件，可据以产生图像帧，以进行对象追踪、手势辨识、建立三维影像、生理特征检测及辨识等。

图像传感器400包含像素阵列41、多个拉回电路42、多个计数器43、行译码器44、列译码器45以及全域电流源电路46；其中，行译码器44及列译码器45同样用于决定像素阵列41中进行曝光及输出检测信号(例如后述的突波)的像素位置。

像素阵列41包含多个像素电路411(图4例如同样以16×16个像素为例说明)以阵列排列。所述多个像素电路411的每一者包含雪崩二极管SPAD以及电阻晶体管PM1、第一开关晶体管PM0、上拉晶体管PM3及第二开关晶体管PM2等四个P型晶体管。

雪崩二极管SPAD是单光子雪崩二极管，其具有阳极和阴极。该阳极连接负偏压源VA，此处以-15V为例，但并不以此为限。所述阴极连接至节点SN。当所述阴极与所述阳极的电位差(或偏压)超过雪崩二极管SPAD的击穿电压时，则可生成崩溃电流Ia。第二实施例中，像素电路411的电阻晶体管PM1及第一开关晶体管PM0用于形成淬火电路，用以当雪崩二极管SPAD产生崩溃电流Ia时，使所述阴极与所述阳极的电位差低于击穿电压以进行淬火；像素电路411的上拉晶体管PM3及第二开关晶体管PM2用于形成读取电路，以读取像素电路411的输出电压至相对应的列计数器43。

电阻晶体管PM1的漏极连接至节点SN以连接雪崩二极管SPAD的阴极。电阻晶体管PM1的栅极用于接收定电压信号VQ以被其开启或关闭。第二实施例中，电阻晶体管PM1用以形成可控电阻，其电阻值根据定电压信号VQ的数值决定。当雪崩二极管SPAD在待检测状态接收光子且第一开关晶体管PM0导通时，电阻晶体管PM1上产成压降而使得雪崩二极管SPAD的阴阳极之间的电位差小于击穿电压以进行淬火。

第一开关晶体管PM0的漏极连接电阻晶体管PM1的源极。第一开关晶体管PM0的栅极接收曝光信号RS，该曝光信号RS例如是行选择信号(row selection signal)，其例如是行译码器44所产生。第一开关晶体管PM0的源极连接系统电压VDD。

上拉晶体管PM3的栅极连接至节点SN以连接雪崩二极管SPAD的阴极。上拉晶体管PM3的源极连接所述系统电压VDD。上拉晶体管PM3用作为节点SN上电压的充电路径，其充电速率是根据电阻晶体管PM1的电阻值及线路的杂散电容决定。所述电阻值及杂散电容是电路制作时即可决定的数值。

第二开关晶体管PM2的栅极亦接收曝光信号RS，以受其控制而与第一开关晶体管PM0同时启闭。第二开关晶体管PM2的源极连接上拉晶体管PM3的漏极。第二开关晶体管PM2的漏极用于产生相关的像素电路411的输出电压。

多个拉回电路42的每一者用于通过读取线Rd分别连接一列像素电路411的每一者的第二开关晶体管PM2的漏极，以读出所述输出电压。图像传感器400例如还包含多任务器或多个开关元件，用于使相对每列像素电路的拉回电路42通过多任务器或不同开关元件分别连接至不同的像素电路411。第二实施例中，拉回电路42的每一者包含N型晶体管NM0用于在读出输出电压的突波后拉降所述输出电压(举例说明于后)。N型晶体管NM0的漏极连接第二开关晶体管PM2的漏极。N型晶体管NM0的源极连接接地电压。N型晶体管NM0的栅极接收控制信号VB。

全域电流源电路46用于与所述多个拉回电路42的每一者形成电流镜。图像传感器400仅设置一个全域电流源电路46。例如，图像传感器400还包含多任务器或多个开关元件，用于使全域电流源电路46通过多任务器或不同的开关元件连接不同的拉回电路42。全域电流源电路46包含N型晶体管，其漏极与栅极相连接并连接至全域电流源，其源极则连接接地电压。

多个计数器43的每一者耦接一列像素电路，用于计数耦接的像素电路列的每个像素电路411的输出电压的光子事件。

请参照图5及图6所示，图5是本发明第二实施例的图像传感器400的运作时序图，图6是本发明第二实施例的图像传感器400的运作流程图。图像传感器400的运作方法包含步骤：于第一时间以定电压信号开启电阻晶体管(步骤S61)；于第二时间以曝光信号开启第一开关晶体管及第二开关晶体管，以使雪崩二极管进入待检测状态(步骤S63)；以及当所述雪崩二极管接收光子时，所述雪崩二极管产生崩溃电流而开启上拉晶体管，以于所述第二开关晶体管的漏极产生正突波以作为输出电压的光子事件(步骤S65)。

请同时参照图4至图6，接着说明本运作方法的详细内容。本运作方法是说明一个像素电路411的运作方式，但可以了解同一列像素电路的各像素电路411的运作根据行选择信号仅时间先后不同，其余皆与图5及图6相同。

步骤S61：在第一时间t1，定电压信号VQ转换为低准位以开启像素电路411的电阻晶体管PM1。此时，由于第一开关晶体管PM0尚未开启，因此电阻晶体管PM1上并未产生压降。在第一时间t1，控制信号VB转换为高准位以开启拉回电路42的N型晶体管(此时拉回电路42已通过开关元件或多任务器连接至相对应的像素电路411)。

步骤S63：在第二时间t2，曝光信号RS转换为低准位而同时开启第一开关晶体管PM0及第二开关晶体管PM2。第二实施例中，曝光信号RS为低准位的期间称为曝光期间，该曝光期间的每个光子事件都会被列计数器43所计数。当第一开关晶体管PM0导通后，由于电阻晶体管PM1已于第一时间t1开启，因此节点SN上的电压被上拉至高准位。第二实施例中，第一时间t1早于第二时间t2的预定时间是作为电阻晶体管PM1的设定时间。此外，第二时间t2至时间t3期间，虽然第二开关晶体管PM2已导通，但由于上拉晶体管PM3尚未导通，因此输出电压仍维持为低准位。

步骤S65：在曝光期间中，当雪崩二极管SPAD未接收光子时雪崩二极管SPAD是处于待检测状态(例如图5的t2至t3的期间)，其中节点SN的电压与输出电压分别维持为高准位和低准位。当雪崩二极管SPAD接收光子时(例如图5的时间t3)，雪崩二极管SPAD产生崩溃电流Ia流经电阻晶体管PM1而于其上形成电位差而使节点SN的电压转换为低准位而开启上拉晶体管PM3。此时，第二开关晶体管PM2的漏极经过第二开关晶体管PM2及上拉晶体管PM3连接至系统电压VDD而使得输出电压产生正突波以作为输出电压的光子事件。同时，由于节点SN的电压转换为低准位而使得雪崩二极管SPAD的阴阳极之间的电位差小于击穿电压而进行淬火。

接着，节点SN上的电压在时间t4通过上拉晶体管PM3开始充电，经过充电时间后上拉晶体管PM3自动关闭(例如图5的时间t5时关闭)且雪崩二极管SPAD回到待检测状态；其中，所述充电时间由电阻晶体管PM1的电阻值及电路的杂散电容决定。如前所述，电阻晶体管PM1的电阻值及杂散电容可在电路设计时决定，因此可藉此决定雪崩二极管SPAD回到待检测状态的时间。

最后，在上拉晶体管PM3自动关闭后，拉回电路42拉降所述输出电压回到低准位，例如在时间t6时回到原始准位。如此完成一次淬火及读取。

在曝光期间中，相对每个入射光子，像素电路411的运作均重复图5的第一时间t1至时间t6的过程。例如，计数器43可在图5的曝光期间计数到4次的正突波以作为检测结果。

虽然上述第一实施例及第二实施例是以每个像素电路具有4个晶体管为例进行说明，但本发明并不以此为限。请参照图7及图8，图7是本发明第三实施例的图像传感器100的示意图；图8是本发明第三实施例的图像传感器100的运作时序图。

第三实施例中，图像传感器100同样包含像素阵列11、多个拉回电路12、多个计数器13、行译码器14、列译码器15以及全域电流源电路16。像素阵列11同样包含多个像素电路111。

每个像素电路111包含雪崩二极管SPAD及至少一个晶体管NM3。雪崩二极管SPAD的阴极连接至正偏压源VA，例如+15伏特，但不限于此。雪崩二极管SPAD的阳极连接至节点SN，该节点SN连接至晶体管NM3的栅极。所述多个拉回电路12的每一者用于通过读取线Rd耦接一列像素电路的每个像素电路111的所述晶体管NM3的漏极。

此外，为了控制一列像素电路的像素电路111依序检测光子事件，每个像素电路111还包含另一晶体管NM2连接于晶体管NM3与读取线Rd之间。图像传感器100的运作显示于图8，其类似于第一实施例，仅不包含晶体管NM1和NM0，因此其细节于此不再赘述。所述多个拉回电路12、多个计数器13、行译码器14、列译码器15及全域电流源电路16的功能则与第一实施例相同。

可以了解的是，上述实施例中的数值，例如像素数目及突波数目仅为例示，并非用以限定本发明。

此外，上述实施例中的高低准位可适当选择，只要使各元件能够作动即可，并无特定限制。同时，定电压信号VQ是指曝光期间的电压值为固定。

本发明还提供具有高填充因子的图像传感器的其他实施例，其中，像素阵列11的每一列中相邻行的多个像素电路分享同一个输出电路(包含上述电阻晶体管、第二关晶晶体管及上拉/下拉晶体管)，以进一步提高填充因子。

为简化说明，下列实施例与上述实施例中相同的元件以相同标号表示。

请参照图9所示，其为本发明第四实施例的图像传感器100’的示意图。图9显示像素阵列11的每一列中相邻行的两像素电路(在此称为像素电路组)分享同一个输出电路，但本发明的分享并不限于两像素行。图9中，拉回电路12、计数器13、行译码器14、列译码器15及全域电流源16与图1相同且已经说明于上，故于此不再赘述。

如图9所示，第四实施例中的像素电路中的晶体管均是N型晶体管。

像素阵列11的每一列包含多个像素电路组，且每个像素电路组(例如图9显示为第一像素电路1111及第二像素电路1112)包含第一雪崩二极管SPAD1、第一开关晶体管NM0、电阻晶体管NM1、第二开关晶体管NM2、下拉晶体管NM3、第二雪崩二极管SPAD2以及第三开关晶体管NM0’。第一雪崩二极管SPAD1及第一开关晶体管NM0配置于第一像素电路1111内而第二雪崩二极管SPAD2及第三开关晶体管NM0’配置于第二像素电路1112内，其中，第一像素电路1111及第二像素电路1112彼此相邻。电阻晶体管NM1、第二开关晶体管NM2及下拉晶体管NM3形成输出电路，其配置于第一像素电路1111内、配置于第二像素电路1112内或配置于第一像素电路1111与第二像素电路1112之间或之外，并无特定限制。

第一雪崩二极管SPAD1具有阳极和阴极，该阴极连接正偏压源VA。第一开关晶体管NM0的漏极连接第一雪崩二极管SPAD1的阳极，第一开关晶体管NM0的栅极用于接收第一曝光信号RS1，第一开关晶体管NM0的源极连接节点SN。

第二雪崩二极管SPAD2具有阳极和阴极，该阴极连接正偏压源VA。第三开关晶体管NM0’的漏极连接第二雪崩二极管SPAD2的阳极，第三开关晶体管NM0’的栅极用于接收第二曝光信号RS2，第三开关晶体管NM0’的源极连接节点SN。

电阻晶体管NM1的漏极连接节点SN，电阻晶体管NM1的栅极用于接收定电压信号VQ，电阻晶体管NM1的源极连接接地电压。下拉晶体管NM3的栅极连接节点SN，下拉晶体管NM3的源极连接接地电压。第二开关晶体管NM2的栅极用于接收第一曝光信号RS1或第二曝光信号RS2(相对不同行的曝光时间)，第二开关晶体管NM2的源极连接下拉晶体管NM3的漏极(drain)，第二开关晶体管NM2的漏极用于产生第一输出电压或第二输出电压(相对不同行的曝光时间)。

多个拉回电路12的每一者用于通过读取线Rd分别连接一列像素电路组的每一者的第二开关晶体管NM2的漏极，以读出所述第一输出电压或所述第二输出电压。

本实施例中，第一曝光信号RS1及第二曝光信号RS2是行选择信号(例如由行译码器14所产生)，以依序形成曝光期间。例如，第一曝光信号RS1用于活化第一行像素电路而第二曝光信号RS2用于活化第二行像素电路。

在第一曝光信号RS1活化第一行像素电路时，第一像素电路1111的第一雪崩二极管SPAD1及第一开关晶体管NM0与输出电路的电阻晶体管NM1、第二开关晶体管NM2及下拉晶体管NM3的运行与图1相同，是根据图2的信号时序图来运行，此期间的输出信号称为第一输出电压。

在第二曝光信号RS2活化第二行像素电路时，第二像素电路1112的第二雪崩二极管SPAD2(取代图2说明中的第一雪崩二极管SPAD1)及第三开关晶体管NM0’(取代图2说明中的第一开关晶体管NM0)与输出电路的电阻晶体管NM1、第二开关晶体管NM2及下拉晶体管NM3的运行与图1相同，是根据图2的信号时序图运行，此期间的输出信号称为第二输出电压。

每一列相素电路的每个像素电路组的结构与运行与第一像素电路1111及第二像素电路1112相同。

像素电路组包含3个或以上的多个像素电路的实施例中，每个像素电路包含一个雪崩二极管及一个第一开关晶体管，且多个像素电路分享同一个输出电路，该输出电路配置于多个像素电路其中一者内或配置于所述多个像素电路之外。

例如参照图10，其为本发明第五实施例的图像传感器100”的示意图。第五实施例中，像素阵列11包含多个像素电路(例如显示为第一像素电路1111’及第二像素电路1112)以阵列排列；多个输出电路111S的每一者用于分别通过读取线Rd连接一列像素电路并分别耦接一个拉回电路12及一个计数器13。

图10中，拉回电路12、计数器13、行译码器14、列译码器15及全域电流源16与图1相同且已经说明于上，故于此不再赘述。

如图10所示，第五实施例中的像素电路中的晶体管均是N型晶体管。

多个像素电路的每一者包含雪崩二极管及选择开关晶体管(功能相同于图1的第一开关晶体管)。例如，第一像素电路1111’包含雪崩二极管SPAD1及选择开关晶体管NM0；第二像素电路1112包含雪崩二极管SPAD2及选择开关晶体管NM0’，依此类推。

雪崩二极管SPAD1及SPAD2分别具有阳极和阴极，该阴极连接正偏压源VA。选择开关晶体管NM0及NM0’的漏极分别连接雪崩二极管SPAD1及SPAD2的阳极，选择开关晶体管NM0及NM0’的栅极分别用于接收曝光信号RS1及RS2，选择开关晶体管NM0及NM0’的源极用于通过读取线Rd连接节点SN。一种实施方式中，位于像素阵列11中的读取线Rd用于传送节点SN的电压至相对应的输出电路111S而非传送输出电压。

多个输出电路111S可选择配置于像素阵列11之外，例如介于像素阵列11与多个拉回电路12之间。多个输出电路111S的每一者包含电阻晶体管NM1、下拉晶体管NM3以及第二开关晶体管NM2。

电阻晶体管NM1的漏极连接节点SN，电阻晶体管NM1的栅极用于接收定电压信号VQ，电阻晶体管NM1的源极连接接地电压。下拉晶体管NM3的栅极连接节点SN，下拉晶体管NM3的源极连接接地电压。第二开关晶体管NM2的栅极用于依序(相对不同行像素电路的曝光期间)接收曝光信号RS1、RS2…RSN(N为像素阵列11的行数)，第二开关晶体管NM2的源极连接下拉晶体管NM3的漏极，第二开关晶体管NM2的漏极用于相对不同行像素电路的曝光期间依序产生输出电压。

多个拉回电路12的每一者用于连接多个输出电路111S的其中一者的第二开关晶体管NM2的漏极，以相对不同行像素电路的曝光期间依序读出所述输出电压。

本实施例中，曝光信号RS1、RS2…RSN是行选择信号(例如由行译码器14所产生)，以相对不同行像素电路依序形成曝光期间。例如，曝光信号RS1用于活化第一行像素电路；曝光信号RS2用于活化第二行像素电路；…；曝光信号RSN用于活化最后一行像素电路。

在曝光信号RS1活化第一行像素电路时，第一像素电路1111’的雪崩二极管SPAD1及选择开关晶体管NM0与输出电路111S的电阻晶体管NM1、第二开关晶体管NM2及下拉晶体管NM3的运行与图1相同，是根据图2的信号时序图来运行。第一行像素电路的曝光期间中，输出电路111S的输出信号称为第一输出电压。

在曝光信号RS2活化第二行像素电路时，第二像素电路1112的雪崩二极管SPAD2(取代图2说明中的第一雪崩二极管SPAD1)及选择开关晶体管NM0’(取代图2说明中的第一开关晶体管NM0)与输出电路111S的电阻晶体管NM1、第二开关晶体管NM2及下拉晶体管NM3的运行与图1相同，也是根据图2的信号时序图来运行。第二行像素电路的曝光期间中，输出电路111S的输出信号称为第二输出电压。

其他行像素电路的运行类似于上述第一像素电路1111’及第二像素电路1112，故于此不再赘述。

更详言之，每一列像素电路的每个像素电路的运行都是以其所包含的雪崩二极管及选择开关晶体搭配输出电路111S的电阻晶体管NM1、第二开关晶体管NM2及下拉晶体管NM3根据图2来进行。每个输出电路111S相对每个像素电路的曝光期间均产生输出电压以供相对应的计数器13计数光子事件。

所述多个拉回电路12的每一者用于在读出所述第一输出电压或所述第二输出电压的光子事件后拉升所述第一输出电压或所述第二输出电压。

请参照图11所示，其为本发明第六实施例的图像传感器400’的示意图。图11显示像素阵列41的每一列中相邻行的两像素电路(在此称为像素电路组)分享同一个输出电路，但本发明并不限于两像素行。图11中，拉回电路42、计数器43、行译码器44、列译码器45及全域电流源46与图4相同且已经说明于上，故于此不再赘述。

如图11所示，第六实施例中的像素电路中的晶体管均是P型晶体管。

像素阵列41的每一列包含多个像素电路组，且每个像素电路组(例如图11显示为第一像素电路4111及第二像素电路4112)包含第一雪崩二极管SPAD1、第一开关晶体管PM0、电阻晶体管PM1、第二开关晶体管PM2、上拉晶体管PM3、第二雪崩二极管SPAD2以及第三开关晶体管PM0’。第一雪崩二极管SPAD1及第一开关晶体管PM0配置于第一像素电路4111内而第二雪崩二极管SPAD2及第三开关晶体管PM0’配置于第二像素电路4112内，其中，第一像素电路4111及第二像素电路4112彼此相邻。电阻晶体管PM1、第二开关晶体管PM2及上拉晶体管PM3形成输出电路，其配置于第一像素电路4111内、配置于第二像素电路4112内或配置于第一像素电路4111与第二像素电路4112之间或之外，并无特定限制。

第一雪崩二极管SPAD1具有阳极和阴极，该阳极连接负偏压源-VA。第一开关晶体管PM0的漏极连接第一雪崩二极管SPAD1的阴极，第一开关晶体管PM0的栅极用于接收第一曝光信号RS1，第一开关晶体管PM0的源极连接节点SN。

第二雪崩二极管SPAD2具有阳极和阴极，该阳极连接负偏压源-VA。第三开关晶体管PM0’的漏极连接第二雪崩二极管SPAD2的阴极，第三开关晶体管PM0’的栅极用于接收第二曝光信号RS2，第三开关晶体管PM0’的源极连接节点SN。

电阻晶体管PM1的漏极连接节点SN，电阻晶体管PM1的栅极用于接收定电压信号VQ，电阻晶体管PM1的源极连接系统电压VDD。上拉晶体管PM3的栅极连接节点SN，上拉晶体管PM3的源极连接系统电压VDD。第二开关晶体管PM2的栅极用于接收第一曝光信号RS1或第二曝光信号RS2(相对不同行的曝光时间)，第二开关晶体管PM2的源极连接上拉晶体管PM3的漏极，第二开关晶体管PM2的漏极用于产生第一输出电压或第二输出电压(相对不同行的曝光时间)。

多个拉回电路42的每一者用于通过读取线Rd分别连接一列像素电路组的每一者的第二开关晶体管PM2的漏极，以读出所述第一输出电压或所述第二输出电压。

本实施例中，第一曝光信号RS1及第二曝光信号RS2是行选择信号(例如由行译码器44所产生)，以依序形成曝光期间。例如，第一曝光信号RS1用于活化第一行像素电路而第二曝光信号RS2用于活化第二行像素电路。

在第一曝光信号RS1活化第一行像素电路时，第一像素电路4111的第一雪崩二极管SPAD1及第一开关晶体管PM0与输出电路的电阻晶体管PM1、第二开关晶体管PM2及上拉晶体管PM3的运行与图4相同，是根据图5的信号时序图来运行，此期间的输出信号称为第一输出电压。

在第二曝光信号RS2活化第二行像素电路时，第二像素电路4112的第二雪崩二极管SPAD2(取代图5说明中的第一雪崩二极管SPAD1)及第三开关晶体管PM0’(取代图5说明中的第一开关晶体管PM0)与输出电路的电阻晶体管PM1、第二开关晶体管PM2及上拉晶体管PM3的运行与图4相同，是根据图5的信号时序图来运行，此期间的输出信号称为第二输出电压。

每一列相素电路的每个像素电路组的结构与运行与第一像素电路4111及第二像素电路4112相同。

像素电路组包含3个或以上的多个像素电路的实施例中，每个像素电路包含一个雪崩二极管及一个第一开关晶体管，且多个像素电路分享同一个输出电路，该输出电路配置于多个像素电路其中一者内或配置于所述多个像素电路之外。

例如参照图12，其为本发明第七实施例的图像传感器400”的示意图。第七实施例中，像素阵列41包含多个像素电路(例如显示为第一像素电路4111’及第二像素电路4112)以阵列排列；多个输出电路411S的每一者用于分别通过读取线Rd连接一列像素电路并分别耦接一个拉回电路42及一个计数器43。

图12中，拉回电路42、计数器43、行译码器44、列译码器45及全域电流源46与图4相同且已经说明于上，故于此不再赘述。

如图12所示，第七实施例中的像素电路中的晶体管均是P型晶体管。

多个像素电路的每一者包含雪崩二极管及选择开关晶体管(功能相同于图4的第一开关晶体管)。例如，第一像素电路4111’包含雪崩二极管SPAD1及选择开关晶体管PM0；第二像素电路4112包含雪崩二极管SPAD2及选择开关晶体管PM0’，依此类推。

雪崩二极管SPAD1及SPAD2分别具有阳极和阴极，该阳极连接负偏压源-VA。选择开关晶体管PM0及PM0’的漏极分别连接雪崩二极管SPAD1及SPAD2的阴极，选择开关晶体管PM0及PM0’的栅极分别用于接收曝光信号RS1及RS2，选择开关晶体管PM0及PM0’的源极用于通过读取线Rd连接节点SN。一种实施方式中，位于像素阵列41中的读取线Rd用于传送节点SN的电压至相对应的输出电路411S而非传送输出电压。

多个输出电路411S可选择配置于像素阵列41之外，例如介于像素阵列41与多个拉回电路42之间。多个输出电路411S的每一者包含电阻晶体管PM1、上拉晶体管PM3以及第二开关晶体管PM2。

电阻晶体管PM1的漏极连接节点SN，电阻晶体管PM1的栅极用于接收定电压信号VQ，电阻晶体管PM1的源极连接系统电压VDD。上拉晶体管PM3的栅极连接节点SN，上拉晶体管PM3的源极连接系统电压VDD。第二开关晶体管PM2的栅极用于依序(相对不同行像素电路的曝光期间)接收曝光信号RS1、RS2…RSN(N为像素阵列41的行数)，第二开关晶体管PM2的源极连接上拉晶体管PM3的漏极，第二开关晶体管PM2的漏极用于相对不同行像素电路的曝光期间依序产生输出电压。

多个拉回电路42的每一者用于连接多个输出电路411S的其中一者的第二开关晶体管PM2的漏极，以相对不同行像素电路的曝光期间依序读出所述输出电压。

本实施例中，曝光信号RS1、RS2…RSN是行选择信号(例如由行译码器44所产生)，以相对不同行像素电路依序形成曝光期间。例如，曝光信号RS1用于活化第一行像素电路；曝光信号RS2用于活化第二行像素电路；…；曝光信号RSN用于活化最后一行像素电路。

在曝光信号RS1活化第一行像素电路时，第一像素电路4111’的雪崩二极管SPAD1及选择开关晶体管PM0与输出电路411S的电阻晶体管PM1、第二开关晶体管PM2及上拉晶体管PM3的运行与图4相同，是根据图5的信号时序图来运行。第一行像素电路的曝光期间中，输出电路411S的输出信号称为第一输出电压。

在曝光信号RS2活化第二行像素电路时，第二像素电路4112的雪崩二极管SPAD2(取代图5说明中的第一雪崩二极管SPAD1)及选择开关晶体管PM0’(取代图5说明中的第一开关晶体管PM0)与输出电路411S的电阻晶体管PM1、第二开关晶体管PM2及上拉晶体管PM3的运行与图4相同，也是根据图5的信号时序图来运行。第二行像素电路的曝光期间中，输出电路411S的输出信号称为第二输出电压。

其他行像素电路的运行类似于上述第一像素电路4111’及第二像素电路4112，故于此不再赘述。

更详言之，每一列像素电路的每个像素电路的运行都是以其所包含的雪崩二极管及选择开关晶体搭配输出电路411S的电阻晶体管PM1、第二开关晶体管PM2及上拉晶体管PM3根据图5来进行。每个输出电路411S相对每个像素电路的曝光期间均产生输出电压以供相对应的计数器43计数光子事件。

所述多个拉回电路42的每一者用于在读出所述第一输出电压或所述第二输出电压的光子事件后拉降所述第一输出电压或所述第二输出电压。

综上所述，虽然使用单光子雪崩二极管可检测极弱光以及高频信号，但仍需要配合淬火电路操作，而不良的电路设计会影响最小像素尺寸及填充因子。因此，本发明另提供一种图像传感器及其淬火及读取电路(图1、4)及其运作方法(图2-3、5-6)，其具有简单的电路架构、低像素尺寸限制以及高填充因子。

虽然本发明已通过前述实例披露，但是其并非用以限定本发明，任何本发明所属技术领域中具有通常知识技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视后附的权利要求所界定的范围为准。

Claims (20)

1.一种图像传感器，该图像传感器包含：

像素阵列，该像素阵列包含多个像素电路以阵列排列，所述像素阵列的每一列包含多个像素电路组，且所述多个像素电路组的每一者包含：

第一雪崩二极管，该第一雪崩二极管具有阳极和阴极，该阴极连接正偏压源；

第一开关晶体管，该第一开关晶体管的漏极连接所述第一雪崩二极管的所述阳极，所述第一开关晶体管的栅极用于接收第一曝光信号，所述第一开关晶体管的源极连接节点；

电阻晶体管，该电阻晶体管的漏极连接所述节点，所述电阻晶体管的栅极用于接收定电压信号，所述电阻晶体管的源极连接接地电压；

下拉晶体管，该下拉晶体管的栅极连接所述节点，所述下拉晶体管的源极连接所述接地电压；

第二雪崩二极管，该第二雪崩二极管具有阳极和阴极，该阴极连接所述正偏压源；

第三开关晶体管，该第三开关晶体管的漏极连接所述第二雪崩二极管的所述阳极，所述第三开关晶体管的栅极用于接收第二曝光信号，所述第三开关晶体管的源极连接所述节点；及

第二开关晶体管，该第二开关晶体管的栅极用于接收所述第一曝光信号或所述第二曝光信号，所述第二开关晶体管的源极连接所述下拉晶体管的漏极，所述第二开关晶体管的漏极用于产生第一输出电压或第二输出电压；以及

多个拉回电路，该多个拉回电路的每一者用于通过读取线分别连接一列像素电路组的每一者的所述第二开关晶体管的所述漏极，以读出所述第一输出电压或所述第二输出电压。

2.根据权利要求1所述的图像传感器，其中

所述多个拉回电路的每一者包含P型晶体管用于在读出所述第一输出电压或所述第二输出电压的光子事件后拉升所述第一输出电压或所述第二输出电压，所述P型晶体管的漏极连接所述第二开关晶体管的所述漏极，且

所述电阻晶体管、所述第一开关晶体管、所述下拉晶体管、所述第二开关晶体管及所述第三开关晶体管均是N型晶体管。

3.根据权利要求1所述的图像传感器，还包含全域电流源电路，用于与所述多个拉回电路的每一者形成电流镜。

4.根据权利要求1所述的图像传感器，还包含多个计数器，该多个计数器的每一者耦接所述一列像素电路组，用于计数所述第一输出电压或所述第二输出电压的光子事件。

5.根据权利要求1所述的图像传感器，其中

所述第一曝光信号及所述第二曝光信号是行选择信号，以依序形成曝光期间；及

所述定电压信号用于决定所述电阻晶体管的电阻值。

6.一种图像传感器，该图像传感器包含：

像素阵列，该像素阵列包含多个像素电路以阵列排列，所述多个像素电路的每一者包含：

雪崩二极管，该雪崩二极管具有阳极和阴极，该阴极连接正偏压源；及

选择开关晶体管，该选择开关晶体管的漏极连接所述雪崩二极管的所述阳极，所述选择开关晶体管的栅极用于接收曝光信号，所述选择开关晶体管的源极用于通过读取线连接节点；

多个输出电路，该多个输出电路的每一者用于分别通过所述读取线连接一列像素电路，并包含：

电阻晶体管，该电阻晶体管的漏极连接所述节点，所述电阻晶体管的栅极用于接收定电压信号，所述电阻晶体管的源极连接接地电压；

下拉晶体管，该下拉晶体管的栅极连接所述节点，所述下拉晶体管的源极连接所述接地电压；及

第二开关晶体管，该第二开关晶体管的栅极用于接收所述曝光信号，所述第二开关晶体管的源极连接所述下拉晶体管的漏极，所述第二开关晶体管的漏极用于产生输出电压；以及

多个拉回电路，该多个拉回电路的每一者用于连接所述多个输出电路的其中一者的所述第二开关晶体管的所述漏极，以读出所述输出电压。

7.根据权利要求6所述的图像传感器，其中

所述多个拉回电路的每一者包含P型晶体管用于在读出所述输出电压的光子事件后拉升所述输出电压，所述P型晶体管的漏极连接所述第二开关晶体管的所述漏极，且

所述电阻晶体管、所述选择开关晶体管、所述下拉晶体管及所述第二开关晶体管均是N型晶体管。

8.根据权利要求6所述的图像传感器，还包含全域电流源电路，用于与所述多个拉回电路的每一者形成电流镜。

9.根据权利要求6所述的图像传感器，还包含多个计数器，该多个计数器的每一者耦接所述一列像素电路，用于计数所述输出电压的光子事件。

10.根据权利要求6所述的图像传感器，其中

所述曝光信号是行选择信号；及

所述定电压信号用于决定所述电阻晶体管的电阻值。

11.一种图像传感器，该图像传感器包含：

像素阵列，该像素阵列包含多个像素电路以阵列排列，所述像素阵列的每一列包含多个像素电路组，且所述多个像素电路组的每一者包含：

第一雪崩二极管，该第一雪崩二极管具有阳极和阴极，该阳极连接负偏压源；

第一开关晶体管，该第一开关晶体管的漏极连接所述第一雪崩二极管的所述阴极，所述第一开关晶体管的栅极用于接收第一曝光信号，所述第一开关晶体管的源极连接节点；

电阻晶体管，该电阻晶体管的漏极连接所述节点，所述电阻晶体管的栅极用于接收定电压信号，所述电阻晶体管的源极连接系统电压；

上拉晶体管，该上拉晶体管的栅极连接所述节点，所述上拉晶体管的源极连接所述系统电压；

第二雪崩二极管，该第二雪崩二极管具有阳极和阴极，该阳极连接所述负偏压源；

第三开关晶体管，该第三开关晶体管的漏极连接所述第二雪崩二极管的所述阴极，所述第三开关晶体管的栅极用于接收第二曝光信号，所述第三开关晶体管的源极连接所述节点；及

第二开关晶体管，该第二开关晶体管的栅极用于接收所述第一曝光信号或所述第二曝光信号，所述第二开关晶体管的源极连接所述上拉晶体管的漏极，所述第二开关晶体管的漏极用于产生第一输出电压或第二输出电压；以及

多个拉回电路，该多个拉回电路的每一者用于通过读取线分别连接一列像素电路组的每一者的所述第二开关晶体管的所述漏极，以读出所述第一输出电压或所述第二输出电压。

12.根据权利要求11所述的图像传感器，其中

所述多个拉回电路的每一者包含N型晶体管用于在读出所述第一输出电压或所述第二输出电压的光子事件后拉降所述第一输出电压或所述第二输出电压，所述N型晶体管的漏极连接所述第二开关晶体管的所述漏极，且

所述电阻晶体管、所述第一开关晶体管、所述上拉晶体管、所述第二开关晶体管及所述第三开关晶体管均是P型晶体管。

13.根据权利要求11所述的图像传感器，还包含全域电流源电路，用于与所述多个拉回电路的每一者形成电流镜。

14.根据权利要求11所述的图像传感器，还包含多个计数器，该多个计数器的每一者耦接所述一列像素电路组，用于计数所述第一输出电压或所述第二输出电压的光子事件。

15.根据权利要求11所述的图像传感器，其中

所述第一曝光信号及所述第二曝光信号是行选择信号，以依序形成曝光期间；及

所述定电压信号用于决定所述电阻晶体管的电阻值。

16.一种图像传感器，该图像传感器包含：

像素阵列，该像素阵列包含多个像素电路以阵列排列，所述多个像素电路的每一者包含：

雪崩二极管，该雪崩二极管包含阳极和阴极，该阳极连接负偏压源；及

选择开关晶体管，该选择开关晶体管的漏极连接所述雪崩二极管的所述阴极，所述选择开关晶体管的栅极用于接收曝光信号，所述选择开关晶体管的源极用于通过读取线连接节点；

多个输出电路，该多个输出电路的每一者用于分别通过所述读取线连接一列像素电路，并包含：

电阻晶体管，该电阻晶体管的漏极连接所述节点，所述电阻晶体管的栅极用于接收定电压信号，所述电阻晶体管的源极连接系统电压；

上拉晶体管，该上拉晶体管的栅极连接所述节点，所述上拉晶体管的源极连接所述系统电压；及

第二开关晶体管，该第二开关晶体管的栅极用于接收所述曝光信号，所述第二开关晶体管的源极连接所述上拉晶体管的漏极，所述第二开关晶体管的漏极用于产生输出电压；以及

多个拉回电路，该多个拉回电路的每一者用于连接所述多个输出电路的其中一者的所述第二开关晶体管的所述漏极，以读出所述输出电压。

17.根据权利要求16所述的图像传感器，其中

所述多个拉回电路的每一者包含N型晶体管用于在读出所述输出电压的光子事件后拉降所述输出电压，所述N型晶体管的漏极连接所述第二开关晶体管的所述漏极，且

所述电阻晶体管、所述选择开关晶体管、所述上拉晶体管及所述第二开关晶体管均是P型晶体管。

18.根据权利要求16所述的图像传感器，还包含全域电流源电路，用于与所述多个拉回电路的每一者形成电流镜。

19.根据权利要求16所述的图像传感器，还包含多个计数器，该多个计数器的每一者耦接所述一列像素电路，用于计数所述输出电压的光子事件。

20.根据权利要求16所述的图像传感器，其中

所述曝光信号是行选择信号；及

所述定电压信号用于决定所述电阻晶体管的电阻值。

Images