CN117119320A - 影像传感器芯片及其感测方法 - Google Patents

Abstract

本发明提供一种影像传感器芯片及其感测方法。影像传感器芯片包括像素单元。每一个像素单元包括重置开关、取样开关、光感测组件、电容以及输出电路。取样开关耦接于重置开关与光感测组件之间。电容耦接于取样开关与输出电路之间。输出电路将光感测组件不同帧期间中的多个感测结果之间的差异所对应的差异信息输出至对应读出线。取样开关在曝光期间中具有导通时间长，以及在读出与清除期间中具有截止时间长。导通时间长与截止时间长的比例相关于光感测组件的电容值与电容的电容值的比例。

Description

影像传感器芯片及其感测方法

技术领域

本发明涉及一种影像感测电路，且特别涉及一种影像传感器芯片及其感测方法。

背景技术

动态视觉影像感测技术的实现方式可分为两大方式：基于事件(event-based)检测型与基于帧(frame-based)运算型。无论如何，现有影像传感器的像素数组不会对感测结果(在一个帧期间中所生成的感测数据帧)进行处理(例如帧差异运算)。现有影像传感器将多个数据帧(原始影像帧)输出给处理器，然后运行于处理器的软件/固件再对这些数据帧进行图像处理(例如连续帧差异运算)。一般而言，处理器的运算负担很大。所述连续帧差异运算可能加重处理器的运算负担而使帧率下降。再者，为了进行所述连续帧差异运算，处理器需要一个帧缓冲器用以放置一个先前帧。

发明内容

本发明提供一种影像传感器芯片及其感测方法，以提供在第一帧期间中的第一感测结果与在第二帧期间中的第二感测结果之间的差异。

在根据本发明的实施例中，上述的影像传感器芯片包括像素数组，其中所述像素数组包括多个像素单元。这些像素单元的每一个包括第一重置开关、取样开关、光感测组件、第一电容以及输出电路。第一重置开关的第一端耦接至重置电压。取样开关的第一端耦接至第一重置开关的第二端。光感测组件耦接至取样开关的第二端。第一电容的第一端耦接至取样开关的第一端。输出电路耦接于第一电容的第二端与像素数组的多个读出线中的一个对应读出线之间。当所述像素数组操作于帧差模式时，输出电路将光感测组件在第一帧期间中的第一感测结果与在第一帧期间后的第二帧期间中的第二感测结果之间的差异所对应的差异信息输出至对应读出线。其中，在曝光期间中取样开关具有导通时间长，在曝光期间后的读出与清除期间中取样开关具有截止时间长。导通时间长与截止时间长的比例相关于光感测组件的电容值与第一电容的电容值的比例。

在根据本发明的实施例中，上述的感测方法包括：当所述像素数组操作于一帧差模式时，在曝光期间中导通取样开关，其中在曝光期间中取样开关具有导通时间长；当所述像素数组操作于帧差模式时，在曝光期间后的读出与清除期间中截止取样开关，其中在读出与清除期间中取样开关具有截止时间长，以及导通时间长与截止时间长的比例相关于光感测组件的电容值与第一电容的电容值的比例；以及当像素数组操作于帧差模式时，在像素单元中的输出电路将光感测组件在第一帧期间中的第一感测结果与在第一帧期间后的第二帧期间中的第二感测结果之间的差异所对应的差异信息输出至对应读出线。

基于上述，本发明诸实施例所述影像传感器芯片可以进行连续帧差异运算。所述影像传感器芯片可以存储在第一帧期间(先前帧)中的第一感测结果。在第一帧期间后的第二帧期间(目前帧)中，所述影像传感器芯片可以生成先前帧的第一感测结果与目前帧的第二感测结果之间的差异，并且所述影像传感器芯片可以存储目前帧的感测结果以便于在下一帧期间再一次进行连续帧差异运算。

附图说明

图1是依照本发明的一实施例的一种影像传感器芯片的电路方块(circuitblock)示意图。

图2是依照本发明的一实施例的一种像素单元的电路方块示意图。

图3是依照本发明的一实施例的一种影像传感器芯片的感测方法的流程示意图。

图4是依照本发明的一实施例说明图2所示输出电路的电路方块示意图。

图5是依照本发明的一实施例说明图4所示比较器的电路方块示意图。

图6是依照本发明的一实施例说明当图5所示电路操作于帧差模式时，图5所示信号的时序示意图。

图7是依照本发明的一实施例说明图6所示取样信号、电容的第一端电压与光感测组件的电压在曝光期间以及读出与清除期间中的时序示意图。

图8是依照本发明的一实施例的一种读出电路的电路方块示意图。

图9是依照本发明的一实施例说明斜坡信号、电容的第二端电压与对应读出线的电压在读出期间中的时序示意图。

图10是依照本发明的一实施例说明当像素单元200操作于原影像模式时，重置信号、取样信号、斜坡信号与对应读出线的电压的时序示意图。

图11A、图11B与图11C是依照本发明的一实施例说明当像素单元操作于事件通报模式时，电容的第二端电压、斜坡信号与对应读出线的电压在不同情境中的时序示意图。

图12是依照本发明的一实施例说明影像传感器芯片的电路方块示意图。

图13是依照本发明的一实施例说明图12所示LBP电路的电路方块示意图。

附图标记说明

100:影像传感器芯片

110:数字控制电路

120:行控制电路

140:像素数组

141、200、P_C、P_N1、P_N2、P_N3、P_N4、P_N5、P_N6、P_N7、P_N8:像素单元

150:读出电路

210:光感测组件

220:取样开关

230:重置开关

240、1350:电容

250:输出电路

251:比较器

252:重置开关

253、1330:电流源

400、M51、M52:晶体管

810、1220:局部二元样式(LBP)电路

820:计数器

830:注意区域(ROI)电路

840:多任务器(MUX)

850:遮蔽电路

860:闩锁器

1210:重排序电路

1221、1222、1228:单元电路

1310、1360:非门

1320:与门

1340:开关

A:重置期间

B:曝光期间

C:读出与清除期间

C1、C3:读出期间

C2:清除期间

C21:第一子期间

C22:第二子期间

CN:计数值

COL<j>:对应读出线

C<n>、C<n-1>、C<n+1>:像素单元列

D:再取样期间

Dout:影像串流

EN:开关信号

F1:第一帧期间

F2:第二帧期间

F3:帧期间

LBP<N1>:LBP位值

PW9:脉宽

RAMP:斜坡信号

RSTfd、RSTpd:重置信号

RT:行时间

RT1:第一子期间

RT2:第二子期间

S310～S380:步骤

TX:取样信号

VBias:偏压电压

VDD:系统电压

Vfd:电容的第二端电压

Vpd:光感测组件的电压

Vrst:重置电平

VRST:重置电压

Vth_H:第一阈电平

Vth_L:第二阈电平

Vx:电容的第一端电压

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。

在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求)中提及的“第一”、“第二”等用语是用以命名组件(element)的名称，或区别不同实施例或范围，而并非用来限制组件数量的上限或下限，亦非用来限制组件的次序。另外，凡可能之处，在图式及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。

图1是依照本发明的一实施例的一种影像传感器芯片100的电路方块(circuitblock)示意图。图1所示影像传感器芯片100包括数字控制电路110、行控制(row control)电路120、像素数组140以及读出电路150。读出电路150耦接至像素数组140的多条读出线。依照系统所设定的操作参数，数字控制电路110可以控制行控制电路120以及读出电路150，以便输出影像串流Dout。举例来说，基于数字控制电路110的控制，影像传感器芯片100可以选择性地操作在原影像(raw image)模式、帧差(frame difference)模式、事件通报(eventreport)模式、局部二元样式(local binary pattern，LBP)模式以及注意区域(region ofinterest，ROI)模式其中任一个。

像素数组140包括多个像素单元141。基于数字控制电路110的控制，行控制电路120可以输出控制信号(例如开关的控制信号与斜坡信号)给像素数组140的这些像素单元141。举例来说，行控制电路120可以在每一个帧期间的重置期间中重置像素数组140的每一个像素单元141的光感测组件，然后像素数组140的每一个像素单元141可以在每一个帧期间的曝光期间中感测影像(入射光)。基于数字控制电路110的控制，行控制电路120可以输出斜坡信号来扫描这些像素单元141。此外，基于数字控制电路110的控制，读出电路150可以在每一个帧期间的读出期间读出像素数组140的感测结果，以便输出影像串流Dout。

依照不同的设计需求，上述数字控制电路110、行控制电路120以及(或是)读出电路150的实现方式可以是硬件(hardware)、固件(firmware)、软件(software，即程序)或是前述三者中的多者的组合形式。以硬件形式而言，上述数字控制电路110、行控制电路120以及(或是)读出电路150可以实现于集成电路(integrated circuit)上的逻辑电路。上述数字控制电路110、行控制电路120以及(或是)读出电路150的相关功能可以利用硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为硬件。举例来说，上述数字控制电路110、行控制电路120以及(或是)读出电路150的相关功能可以被实现于一或多个控制器、微控制器、微处理器、特殊应用集成电路(Application-specific integrated circuit,ASIC)、数字信号处理器(digital signalprocessor,DSP)、场可程序逻辑门阵列(Field Programmable Gate Array,FPGA)及/或其他处理单元中的各种逻辑区块、模块和电路。

以软件形式及/或固件形式而言，上述数字控制电路110、行控制电路120以及(或是)读出电路150的相关功能可以被实现为编程码(programming codes)。例如，利用一般的编程语言(programming languages，例如C、C++或汇编语言)或其他合适的编程语言来实现上述数字控制电路110、行控制电路120以及(或是)读出电路150。所述编程码可以被记录/存放在“非临时的计算机可读取媒体(non-transitory computer readable medium)”中，包括只读存储器(Read Only Memory，ROM)、硬盘(hard disk drive，HDD)、固态硬盘(Solid-state drive，SSD)或是其他存储装置。中央处理器(Central Processing Unit，CPU)、控制器、微控制器或微处理器可以从所述非临时的计算机可读取媒体中读取并执行所述编程码，从而实现上述数字控制电路110、行控制电路120以及(或是)读出电路150的相关功能。

图2是依照本发明的一实施例的一种像素单元200的电路方块示意图。图1所示任何一个像素单元141可以参照图2所示像素单元200的相关说明，以及(或是)图2所示像素单元200可以参照图1所示像素单元141的相关说明。在图2所示实施例中，像素单元200包括光感测组件210、取样开关220、重置开关230、电容240与输出电路250。依照实际设计，在一些实施例中，光感测组件210可以包括光二极管、光敏晶体管、光电阻或是其他光敏组件。

请参照图1与图2。重置开关230的第一端耦接至重置电压VRST。重置电压VRST的电平可以依照实际设计来决定。举例来说，在一些实施例中，重置电压VRST可以是系统电压VDD或是其他电压。取样开关220的第一端耦接至重置开关230的第二端。光感测组件210耦接至取样开关220的第二端。电容240的第一端耦接至取样开关220的第一端与重置开关230的第二端。输出电路250耦接于电容240的第二端与像素数组140的多个读出线中的一个对应读出线COL<j>之间。

当像素单元200操作于帧差模式时，每一个帧期间包括重置(reset)期间、曝光(exposure)期间、读出与清除期间与再取样(resample)期间。行控制电路120可以输出重置信号RSTpd给重置开关230的控制端。基于重置信号RSTpd的控制，重置开关230可以在每一个帧期间的重置期间被导通(turn on)，以重置光感测组件210。在重置期间后的曝光期间以及在曝光期间后的读出与清除期间中的读出(readout)期间，重置开关230可以被截止(turn off)。在重置期间结束后，光感测组件210可以持续感测入射光。在读出与清除期间中的清除(clean up)期间的第一子期间，重置开关230可以被导通。在清除期间的第二子期间以及第二子期间后的再取样期间，重置开关230可以被截止。

行控制电路120可以输出取样信号TX给取样开关220的控制端。基于取样信号TX的控制，取样开关220可以在每一个帧期间的重置期间以及重置期间后的曝光期间被导通。取样开关220可以在曝光期间后的读出与清除期间被截止。取样开关220可以在读出与清除期间后的再取样期间被导通。

图3是依照本发明的一实施例的一种影像传感器芯片的感测方法的流程示意图。图2所示像素单元200(图1所示像素单元141)可以执行图3所示感测方法。请参照图1、图2与图3。当像素单元200操作于帧差模式时(步骤S310)，重置开关230与取样开关220可以在第一帧期间的重置期间中被导通，以重置光感测组件210(步骤S320)。在重置期间后的曝光期间中，取样开关220可以被导通而重置开关230可以被截止(步骤S330)。光感测组件210可以在第一帧期间中生成第一感测结果。

在第一帧期间的曝光期间结束后，取样开关220可以在第一帧期间的读出与清除期间被截止(步骤S340)。输出电路250可以在第一帧期间的读出与清除期间中的读出期间读出电容240(第一电容)的第二端电压Vfd(亦即先前帧的感测结果与目前帧的第一感测结果之间的差异)，以及将所述差异所对应的差异信息输出至对应读出线COL<j>。然后，输出电路250可以在读出与清除期间中的清除期间清除电容240的第二端电压Vfd(步骤S340)。在读出与清除期间后的再取样期间，取样开关220可以被导通(步骤S350)，以将第一帧期间的第一感测结果取样于电容240(第一电容)。

重置开关230与取样开关220可以在第二帧期间的重置期间中被导通，以重置光感测组件210(步骤S360)。在重置期间后的曝光期间中，取样开关220可以被导通而重置开关230可以被截止(步骤S370)。光感测组件210可以在第二帧期间中生成第二感测结果，而第二感测结果可以被取样于电容240(第一电容)的第一端(即电容240的第一端电压Vx)。此时电容240的第二端电压Vfd可以表示第一感测结果与第二感测结果之间的差异。亦即，第一感测结果与第二感测结果之间的差异被存放于电容240的第二端的寄生电容(步骤S370)。

在第二帧期间的曝光期间结束后，取样开关220可以在第二帧期间的读出与清除期间被截止(步骤S380)。输出电路250可以在第二帧期间的读出与清除期间中的读出期间读出电容240(第一电容)的第二端电压Vfd(亦即第一感测结果与第二感测结果之间的差异)，以及将所述差异所对应的差异信息输出至对应读出线COL<j>(步骤S380)。

取样开关220在曝光期间中被导通的时间长度可以被称为“导通时间长”(亦即所述曝光期间的时间长度)。取样开关220在读出与清除期间中被截止的时间长度可以被称为“截止时间长”(亦即所述读出与清除期间的时间长度)。“导通时间长”与“截止时间长”的比例相关于“光感测组件210的电容值Cpd”与“电容240的电容值Cm”的比例。举例来说，取样开关220的“导通时间长”与“截止时间长”的比例约略等于电容值Cpd与电容值Cm的比例。光感测组件210电容值例如是光感测组件210的接面电容(junction capacitance)。

图4是依照本发明的一实施例说明图2所示输出电路250的电路方块示意图。图4所示像素单元200、光感测组件210、取样开关220、重置开关230、电容240与输出电路250可以参照图2所示像素单元200、光感测组件210、取样开关220、重置开关230、电容240与输出电路250的相关说明，故不再赘述。在图4所示实施例中，光感测组件210可以包括光二极管，其中光二极管的阴极耦接至取样开关220的第二端，而二极管的阳极耦接至参考电压(例如接地电压或是其他固定电压)。

图4所示输出电路250包括比较器251、重置开关252以及电流源253。比较器251的第一输入端耦接至电容240的第二端。行控制电路120可以输出斜坡信号RAMP给比较器251的第二输入端。重置开关252的第一端耦接至电容240的第二端。重置开关252的第二端耦接至比较器251的输出端。行控制电路120可以输出重置信号RSTfd给重置开关252的控制端。电流源253的控制端耦接至比较器251的输出端。电流源的电流端耦接至对应读出线COL<j>。在图4所示实施例中，对应读出线COL<j>还耦接至晶体管400的漏极。晶体管400的源极耦接至系统电压VDD。晶体管400的栅极耦接至偏压电压VBias。系统电压VDD与偏压电压VBias的电平可以依照实际设计来决定。

在此说明当像素单元200操作于帧差模式时，重置开关230、取样开关220与重置开关252的操作。在重置期间，重置开关230与取样开关220为导通以重置该光感测组件210，而重置开关252为截止以将先前帧感测信息保留于电容240。斜坡信号RAMP在重置期间为禁能(disable)电平。在重置期间后的曝光期间，重置开关230与252为截止，取样开关220为导通，而斜坡信号RAMP持续保持在禁能电平。

在曝光期间后的读出与清除期间中的读出期间，重置开关230、取样开关220与重置开关252均为截止，而斜坡信号RAMP为斜坡波形。此时，比较器251可以比较所述斜坡波形与电容240的第二端电压Vfd，而输出比较结果至电流源253的控制端。比较器251可以将斜坡信号RAMP转换成第一电流信号，以及将电容240的第二端电压Vfd转换成第二电流信号。比较器251可以比较第一电流信号与第二电流信号，而输出比较结果至电流源253的控制端。当斜坡信号RAMP所对应的第一电流信号小于第二端电压Vfd所对应的第二电流信号时，电流源253不会对对应读出线COL<j>汲取电流，因此对应读出线COL<j>的电压电平被晶体管400上拉至高逻辑电平。当斜坡信号RAMP所对应的第一电流信号大于第二端电压Vfd所对应的第二电流信号时，电流源253从对应读出线COL<j>汲取电流，因此对应读出线COL<j>的电压电平被电流源253下拉至低逻辑电平。

在读出与清除期间中的清除期间，取样开关220为截止，重置开关230与重置开关252均为导通，而斜坡信号RAMP为致能(enable)电平。此时，存储于电容240的信息被清除。在清除期间后的再取样期间，重置开关230为截止，取样开关220与重置开关252为导通，而斜坡信号RAMP保持为致能电平。此时，光感测组件210在目前帧期间的感测结果可以被取样于电容240的第一端(即第一端电压Vx)。

图5是依照本发明的一实施例说明图4所示比较器251的电路方块示意图。图5所示光感测组件210、取样开关220、重置开关230、电容240、比较器251、重置开关252以及电流源253可以参照图4所示光感测组件210、取样开关220、重置开关230、电容240、比较器251、重置开关252以及电流源253的相关说明，故不再赘述。

在图5所示实施例中，比较器251可以包括晶体管M51与晶体管M52。晶体管M51的控制端(例如栅极)耦接至比较器251的第二输入端，以接收斜坡信号RAMP。晶体管M51的第一端(例如源极)接收第一电压(例如系统电压VDD)。晶体管M51的第二端(例如漏极)耦接至比较器251的输出端，亦即耦接至重置开关252的第二端以及电流源253的控制端。晶体管M52的控制端(例如栅极)耦接至比较器251的第一输入端，亦即耦接至重置开关252的第一端以及电容240的第二端。晶体管M52的第一端(例如源极)接收不同于第一电压的第二电压(参考电压，例如接地电压或是其他固定电压)。晶体管M52的第二端(例如漏极)耦接至比较器251的输出端。晶体管M51可以将斜坡信号RAMP转换成第一电流信号，而晶体管M52可以将电容240的第二端电压Vfd转换成第二电流信号。比较器251可以比较晶体管M51的第一电流信号与晶体管M52的第二电流信号，而输出比较结果至电流源253的控制端。如果晶体管M52的第二电流信号较大，则电流源253的控制端为低电平。反之，如果晶体管M51的第一电流信号较大，则电流源253的控制端为高电平。

图6是依照本发明的一实施例说明当图5所示电路操作于帧差模式时，图5所示信号的时序示意图。图6所示横轴表示时间。图6绘示两个帧期间，分别为第一帧期间F1与第二帧期间F2。每一个帧期间包括重置期间A、曝光期间B、读出与清除期间C与再取样期间D。每一个读出与清除期间C包括读出期间C1与清除期间C2。每一个清除期间C2包括第一子期间C21与第二子期间C22。图6绘示了，控制重置开关230的重置信号RSTpd，控制取样开关220的取样信号TX，控制重置开关252的重置信号RSTfd，以及控制晶体管M51的斜坡信号RAMP。

请同时参照图5与图6。在第一帧期间F1的重置期间A中，重置开关230与取样开关220为导通，重置开关252为截止，以及斜坡信号RAMP为禁能电平(截止晶体管M51)。此时，光感测组件210的电压Vpd以及电容240的第一端电压Vx均被重置至重置电压VRST的电平。重置开关252在重置期间A为截止，以保留电容240的第二端电压Vfd(先前帧感测信息)。

在第一帧期间F1的曝光期间B中，取样开关220为导通，重置开关230与252为截止，以及斜坡信号RAMP保持为禁能电平(截止晶体管M51)。此时，光感测组件210的电压Vpd(感测结果)可以被取样于电容240的第一端(即电容240的第一端电压Vx)。第一端电压Vx的压降ΔV_F1被耦合至电容240的第二端，使得电容240的第二端电压Vfd的压降为αΔV_F1，其中系数α可以表示为下述等式1。在等式1中，Cm表示电容240的电容值，而Cpar表示电容240的第二端所连接的电性路径的寄生电容(parasitic capacitance)。

在第一帧期间F1的读出期间C1中，重置开关230、取样开关220与重置开关252均为截止，以及斜坡信号RAMP为斜坡波形。此时，比较器251可以比较斜坡信号RAMP所对应的第一电流信号与电容240的第二端电压Vfd所对应的第二电流信号，而输出比较结果至电流源253的控制端。当斜坡信号RAMP所对应的第一电流信号小于第二端电压Vfd所对应的第二电流信号时，电流源253不会汲取对应读出线COL<j>的电流，因此对应读出线COL<j>为高逻辑电平。当斜坡信号RAMP所对应的第一电流信号大于第二端电压Vfd时，电流源253汲取对应读出线COL<j>的电流，因此对应读出线COL<j>为低逻辑电平。在读出期间C1中，因为光感测组件210持续曝光使得电压Vpd持续降低。

在第一帧期间F1的清除期间C2的第一子期间C21中，重置开关230与252均为导通，取样开关220为截止，以及斜坡信号RAMP为致能电平(导通晶体管M51)。此时，电容240的第一端电压Vx会被重置为重置电压VRST的电平，电容240的第二端电压Vfd会被重置(清除)为重置电平Vrst。在第一帧期间F1的清除期间C2的第二子期间C22中，重置开关252为导通，重置开关230与取样开关220均为截止，以及斜坡信号RAMP为致能电平(导通晶体管M51)。在清除期间C2中，因为光感测组件210持续曝光使得电压Vpd持续降低。

在第一帧期间F1的再取样期间D中，重置开关230为截止，取样开关220与重置开关252均为导通，以及斜坡信号RAMP为致能电平(导通晶体管M51)。此时，光感测组件210的电压Vpd(感测结果)可以被取样于电容240的第一端，使得电容240的第一端电压Vx下降。第一端电压Vx的压降为βΔV_F1’，其中系数β可以表示为下述等式2。在等式2中，Cm表示电容240的电容值，而Cpd表示光感测组件210的接面电容(junction capacitance)。此时，光感测组件210在目前帧期间的感测结果ΔV_F1’可以被取样于电容240的第一端(即第一端电压Vx)。

在第二帧期间F2的重置期间A中，重置开关230与取样开关220为导通，重置开关252为截止，以及斜坡信号RAMP为禁能电平(截止晶体管M51)。此时，光感测组件210的电压Vpd以及电容240的第一端电压Vx均被重置至重置电压VRST的电平。因为第一端电压Vx被拉升，使得电容240的第二端电压Vfd升至Vrst+αβΔV_F1’。

在第二帧期间F2的曝光期间B中，取样开关220为导通，重置开关230与252为截止，以及斜坡信号RAMP保持为禁能电平(截止晶体管M51)。此时，光感测组件210的电压Vpd(第二感测结果)可以被取样于电容240的第一端(即电容240的第一端电压Vx)。第一端电压Vx的压降ΔV_F2被耦合至电容240的第二端，使得电容240的第二端电压Vfd的压降为αΔV_F2。亦即，电容240的第二端电压Vfd为Vrst+αβΔV_F1’-αΔV_F2＝Vrst+α(βΔV_F1’-ΔV_F2)。

在第二帧期间F2的读出期间C1中，重置开关230、取样开关220与重置开关252均为截止，以及斜坡信号RAMP为斜坡波形。比较器251可以比较所述斜坡波形与电容240的第二端电压Vfd，而生成/输出比较结果至电流源253的控制端。此时，第二端电压Vfd相当于光感测组件210在第一帧期间F1中的第一感测结果与在第二帧期间F2中的第二感测结果之间的差异。输出电路250将比较结果作为差异信息而通过对应读出线COL<j>输出至读出电路150。读出电路150计数比较结果在读出期间C1中的脉宽，以生成光感测组件210在第一帧期间F1与第二帧期间F2之间的光感测差异数据。在第二帧期间F2中的清除期间C2与再取样期间D可以参照在第一帧期间F1中的清除期间C2与再取样期间D的相关说明并且加以类推，故不再赘述。

图7是依照本发明的一实施例说明图6所示取样信号TX、电容240的第一端电压Vx与光感测组件210的电压Vpd在曝光期间B以及读出与清除期间C中的时序示意图。图7所示横轴表示时间。图7所示压降ΔV_Fn可以参考图6所示压降ΔV_F1的相关说明，而图7所示压降ΔV_Fn’可以参考图6所示压降ΔV_F1’的相关说明。请参照图6与图7。在第二帧期间F2的读出期间C1中，电容240的第二端电压Vfd为Vrst+α(βΔV_F1’-ΔV_F2)。当ΔV_F1’(图7所示ΔV_Fn’)等于ΔV_F1(图7所示ΔV_Fn)除以β时，电容240的第二端电压Vfd为Vrst+α(ΔV_F1-ΔV_F2)。“ΔV_F1-ΔV_F2”恰为在第一帧期间F1中的第一感测结果ΔV_F1与在第二帧期间F2中的第二感测结果ΔV_F2之间的差异。

在曝光期间B中取样开关220具有导通时间长，在曝光期间B后的读出与清除期间C中取样开关220具有截止时间长。由图7所示三角几何可以看出，要满足条件“ΔV_F1’＝ΔV_F1/β”，亦即“ΔV_Fn’＝ΔV_Fn/β”，则曝光期间B长度(取样开关220的导通时间长)与读出与清除期间C长度(取样开关220的截止时间长)的比例约略等于β与1-β的比例。基于上述等式2，β与1-β的比例等于电容值Cpd与电容值Cm的比例。因此，期间B长度与期间C长度的比例约略等于电容值Cpd与电容值Cm的比例。

图8是依照本发明的一实施例的一种读出电路150的电路方块示意图。图8所示像素单元200可以参照图4所示像素单元200的相关说明，故不再赘述。图8所示读出电路150可以作为图1或图2所示读出电路150的诸多实施例之一。在图8所示实施例中，读出电路150包括局部二元样式(local binary pattern，LBP)电路810、计数器820、注意区域(region ofinterest，ROI)电路830、多任务器(multiplexer，MUX)840、遮蔽电路850以及闩锁器860。

计数器820的输入端耦接至对应读出线COL<j>。像素单元200可以生成在第一帧期间F1中的第一感测结果与在第二帧期间F2中的第二感测结果之间的差异，以及比较斜坡信号RAMP的斜坡波形与所述差异。像素单元200可以将比较结果输出至对应读出线COL<j>。计数器820可以计数比较结果在读出期间C1中的脉宽，以生成光感测组件210在第一帧期间F1与第二帧期间F2之间的光感测差异数据。

举例来说，图9是依照本发明的一实施例说明斜坡信号RAMP、电容240的第二端电压Vfd与对应读出线COL<j>的电压在读出期间C1中的时序示意图。图9所示横轴表示时间。图9所示读出期间C1、斜坡信号RAMP、电容240的第二端电压Vfd与对应读出线COL<j>可以参照图4、图5、图6或图7的相关说明。请参照图4、图8与图9。在读出期间中，比较器251可以比较斜坡信号RAMP的斜坡波形与电容240的第二端电压Vfd。当斜坡信号RAMP大于第二端电压Vfd时，对应读出线COL<j>的电压电平被晶体管400上拉至高逻辑电平。当斜坡信号RAMP小于第二端电压Vfd时，对应读出线COL<j>的电压电平被电流源253下拉至低逻辑电平。计数器820可以计数在读出期间C1中对应读出线COL<j>的电压的脉宽PW9，以生成计数值CN(光感测组件210在第一帧期间F1与第二帧期间F2之间的光感测差异数据)。

综上所述，上述诸实施例所述影像传感器芯片100可以进行连续帧差异运算。影像传感器芯片100可以存储在先前帧(例如第一帧期间F1)中的第一感测结果。在先前帧后的目前帧(例如第二帧期间F2)中，影像传感器芯片100可以生成先前帧的第一感测结果与目前帧的第二感测结果之间的差异(例如ΔV_F1-ΔV_F2)。此外，影像传感器芯片100可以存储目前帧的感测结果以便于在下一帧期间再一次进行连续帧差异运算。

在图8所示实施例中，LBP电路810的输入端耦接至对应读出线COL<j>。多任务器840的第一输入端与第二输入端分别耦接至计数器820的输出端与LBP电路810的输出端。闩锁器860的数据输入端耦接至多任务器840的输出端。当影像传感器芯片100操作在原影像模式、帧差模式或事件通报模式时，多任务器840可以选择将计数器820的输出端耦接至闩锁器860的数据输入端。当影像传感器芯片100操作在LBP模式或ROI模式时，多任务器840可以选择将LBP电路810的输出端耦接至闩锁器860的数据输入端。ROI电路830的输入端亦耦接至对应读出线COL<j>。依照实际操作情境，ROI电路830可以操作于原影像模式、帧差模式、事件通报模式、LBP模式或ROI模式。遮蔽电路850的输入端耦接至ROI电路830的输出端。遮蔽电路850的输出端耦接至闩锁器860的致能端，以便选择性致能/禁能闩锁器860的闩锁操作。闩锁器860的输出端输出影像串流Dout。

图10是依照本发明的一实施例说明当像素单元200操作于原影像模式时，重置信号RSTpd、取样信号TX、重置信号RSTfd、斜坡信号RAMP与对应读出线COL<j>的电压的时序示意图。图10所示横轴表示时间。图10绘示帧期间F3，其包括一个重置期间A、一个曝光期间B以及至少一个读出期间C3。在重置期间A，重置开关230、取样开关220与重置开关252均为导通，以及斜坡信号RAMP为致能电平。在重置期间A后的曝光期间B，重置开关230与252为截止，取样开关220为导通，以及斜坡信号为禁能电平。图10所示重置期间A与曝光期间B以参照图6所示重置期间A与曝光期间B的相关明并且加以类推，故不予赘述。

请参照图4、图8与图10。在图10所示读出期间C3中，重置开关230、取样开关220与重置开关252均为截止，以及斜坡信号RAMP为斜坡波形。输出电路250的比较器251可以比较斜坡信号RAMP的斜坡波形与电容240的第二端电压Vfd(目前帧期间中的目前感测结果)，以生成一比较结果。当斜坡信号RAMP大于第二端电压Vfd时，对应读出线COL<j>的电压电平被晶体管400上拉至高逻辑电平。当斜坡信号RAMP小于第二端电压Vfd时，对应读出线COL<j>的电压电平被电流源253下拉至低逻辑电平。亦即，输出电路250将比较结果通过对应读出线COL<j>输出至读出电路150。读出电路150可以计数比较结果在读出期间C3中的脉宽，以生成光感测组件210在目前帧期间中的光感测数据。亦即，计数器820可以计数在读出期间C3中对应读出线COL<j>的电压的脉宽，以生成计数值CN(光感测组件210在帧期间F3的光感测数据)。

图11A、图11B与图11C是依照本发明的一实施例说明当像素单元200操作于事件通报模式时，电容240的第二端电压Vfd、斜坡信号RAMP与对应读出线COL<j>的电压在不同情境中的时序示意图。图11A、图11B与图11C所示横轴表示时间。图11A、图11B与图11C绘示一个行时间(row time)RT，相当于图6所示读出期间C1，而且没有绘示其他期间(例如重置期间A、曝光期间B、清除期间C2与再取样期间D)。图11A、图11B与图11C没有绘示的其他期间可以参照图6所示重置期间A、曝光期间B、清除期间C2与再取样期间D的相关说明，故在此不予赘述。

在行时间RT(读出期间)，重置开关230、取样开关220与重置开关252为截止。此时，电容240的第二端电压Vfd为Vrst+α(ΔV_Fn-ΔV_Fn+1)，其中ΔV_Fn与ΔV_Fn+1分别为相邻两个帧期间的两个感测结果(例如图6所示ΔV_F1与ΔV_F2)。在行时间RT(读出期间)的第一子期间RT1，斜坡信号RAMP为不同于禁能电平的第一阈电平Vth_H。在行时间RT(读出期间)的第二子期间RT2，斜坡信号RAMP为不同于禁能电平与第一阈电平Vth_H的第二阈电平Vth_L。第一阈电平Vth_H与第二阈电平Vth_L可以依据实际设计来决定。

在图11A所示操作情境，ΔV_Fn大于ΔV_Fn+1，因此电容240的第二端电压Vfd大于第一阈电平Vth_H与第二阈电平Vth_L。输出电路250在第一子期间RT1中的比较结果与在第二子期间RT2中的比较结果均为逻辑“1”，亦即对应读出线COL<j>的电压为低电平(逻辑“0”)。对应读出线COL<j>的电压在子期间RT1与RT2均为逻辑“0”表示，先前帧的ΔV_Fn大于目前帧的ΔV_Fn+1，亦即像素单元200感测到入射光由亮变暗。

在图11B所示操作情境，ΔV_Fn约略等于ΔV_Fn+1，因此电容240的第二端电压Vfd在第一子期间RT1中小于第一阈电平Vth_H，以及在第二子期间RT2中大于第二阈电平Vth_L。输出电路250在第一子期间RT1中的比较结果为逻辑“0”，亦即对应读出线COL<j>的电压为高电平(逻辑“1”)。输出电路250在第二子期间RT2中的比较结果为逻辑“1”，亦即对应读出线COL<j>的电压为低电平(逻辑“0”)。对应读出线COL<j>的电压在子期间RT1与RT2为逻辑“1”与逻辑“0”表示，先前帧的ΔV_Fn大于目前帧的ΔV_Fn+1，亦即像素单元200感测到入射光没有明显变化。

在图11C所示操作情境，ΔV_Fn小于ΔV_Fn+1，因此电容240的第二端电压Vfd小于第一阈电平Vth_H与第二阈电平Vth_L。输出电路250在第一子期间RT1中的比较结果与在第二子期间RT2中的比较结果均为逻辑“0”，亦即对应读出线COL<j>的电压为高电平(逻辑“1”)。对应读出线COL<j>的电压在子期间RT1与RT2均为逻辑“1”表示，先前帧的ΔV_Fn大于目前帧的ΔV_Fn+1，亦即像素单元200感测到入射光由暗变亮。

图12是依照本发明的一实施例说明影像传感器芯片的电路方块示意图。图12绘示影像传感器芯片的一个像素数组中的部份像素单元：P_N1、P_N2、P_N3、P_N4、P_C、P_N5、P_N6、P_N7与P_N8。图12所示像素单元P_C与像素单元P_N1～P_N8可以参照图1所示像素单元141的相关说明，或是参照图2、图4、图5或图8所示像素单元200的相关说明，故不予赘述。图12所示LBP电路可以作为图8所示LBP电路810的诸多实施例之一。

每一列(column)像素单元配置有一个重排序电路以及一个LBP电路。举例来说，像素单元列C<n>配置有重排序电路1210以及LBP电路1220。基于行控制电路120在每一个帧期间对像素数组的扫描时序，重排序电路1210可以动态配置像素单元列C<n>的三条读出线对LBP电路1220的连接顺序。像素数组的其他像素单元列(例如图12所示C<n-1>与C<n+1>)可以参照像素单元列C<n>的相关说明并且加以类推，故不再赘述。

图13是依照本发明的一实施例说明图12所示LBP电路1220的电路方块示意图。像素数组的其他像素单元列C<n-1>与C<n+1>的LBP电路可以参照像素单元列C<n>的LBP电路1220的相关说明并且加以类推，故不再赘述。图13所示LBP电路1220包括八个单元电路1221、1222、…、1228。这些单元电路1221～1228的第一输入端通过重排序电路1210以及对应读出线共同耦接目前像素单元(例如图12所示像素单元P_C)的输出电路。这些单元电路1221～1228的第二输入端通过重排序电路以及读出线以一对一方式耦接至目前像素单元的相邻像素单元(例如图12所示像素单元P_N1～P_N8)的输出电路。举例来说，单元电路1221的第二输入端通过像素单元列C<n-1>的重排序电路以及读出线耦接至像素单元P_N1的输出电路。

LBP电路1220的其他单元电路1222～1228可以参照单元电路1221的相关说明并且加以类推。单元电路1221包括非门1310、与门1320、电流源1330、开关1340、电容1350以及非门1360。开关1340的第一端耦接至电流源1330。电容1350的第一端与第二端分别耦接至开关1340的第二端与参考电压(例如接地电压或是其他固定电压)。非门1310的输入端通过重排序电路1210耦接至对应读出线。因此非门1310可以通过重排序电路1210以及对应读出线耦接至目前像素单元(例如图12所示像素单元P_C)的输出电路。

与门1320的第一输入端耦接至非门1310的输出端。与门1320的第二输入端通过对应的重排序电路耦接至与像素单元P_N1(相邻像素单元)相耦接的一条相邻读出线。与门1320的输出端耦接至开关1340的控制端，以提供开关信号EN。非门1360的输入端耦接至开关1340的第二端。非门1360的输出端输出关于像素单元P_N1的LBP位值LBP<N1>。因此，单元电路1221可以拿目前像素单元(例如图12所示像素单元P_C)的差异信息分别比较于周围8个相邻像素单元(例如图12所示像素单元P_N1～P_N8)的差异信息。以LBP位值LBP<N1>为例，当像素单元P_N1的差异信息大于像素单元P_C的差异信息时LBP位值LBP<N1>为1，而当像素单元P_N1的差异信息小于像素单元P_C的差异信息时LBP位值LBP<N1>为0。如此，LBP电路1220可以输出关于目前像素单元(例如图12所示像素单元P_C)的一串8位LBP码给下一级电路(未绘示)。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (27)

1.一种影像传感器芯片，其特征在于，所述影像传感器芯片包括：

像素数组，包括多个像素单元，其中所述多个像素单元的每一个包括：

第一重置开关，具有第一端耦接至重置电压；

取样开关，具有第一端耦接至所述第一重置开关的第二端；

光感测组件，耦接至所述取样开关的第二端；

第一电容，具有第一端耦接至所述取样开关的所述第一端；以及

输出电路，耦接于所述第一电容的第二端与所述像素数组的多个读出线中的一个对应读出线之间，其中，

当所述像素数组操作于帧差模式时，在所述像素单元中的所述输出电路将所述光感测组件在第一帧期间中的第一感测结果与在所述第一帧期间后的第二帧期间中的第二感测结果之间的差异所对应的差异信息输出至所述对应读出线，

其中在曝光期间中所述取样开关具有导通时间长，在所述曝光期间后的读出与清除期间中所述取样开关具有截止时间长，以及所述导通时间长与所述截止时间长的比例相关于所述光感测组件的电容值与所述第一电容的电容值的比例。

2.根据权利要求1所述的影像传感器芯片，其特征在于，所述光感测组件包括光二极管。

3.根据权利要求1所述的影像传感器芯片，其特征在于，当所述像素单元操作于所述帧差模式时，所述第一重置开关在重置期间为导通，所述第一重置开关在所述重置期间后的所述曝光期间以及所述读出与清除期间中的读出期间为截止，所述第一重置开关在所述读出与清除期间中的清除期间的第一子期间为导通，以及所述第一重置开关在所述清除期间的第二子期间以及所述第二子期间后的再取样期间为截止。

4.根据权利要求1所述的影像传感器芯片，其特征在于，当所述像素单元操作于所述帧差模式时，所述取样开关在重置期间以及所述重置期间后的所述曝光期间为导通，所述取样开关在所述读出与清除期间为截止，以及所述取样开关在所述读出与清除期间后的再取样期间为导通。

5.根据权利要求1所述的影像传感器芯片，其特征在于，所述输出电路包括：

比较器，具有第一输入端耦接至所述第一电容的所述第二端，其中所述比较器的第二输入端适于接收斜坡信号；

第二重置开关，具有第一端与一第二端分别耦接至所述第一电容的所述第二端与所述比较器的输出端；以及

第一电流源，具有控制端耦接至所述比较器的所述输出端，其中所述第一电流源的电流端耦接至所述对应读出线。

6.根据权利要求5所述的影像传感器芯片，其特征在于，当所述像素单元操作于所述帧差模式时，所述第一重置开关与所述取样开关在重置期间为导通以重置所述光感测组件，所述第二重置开关在所述重置期间为截止以将先前帧感测信息保留于所述第一电容。

7.根据权利要求5所述的影像传感器芯片，其特征在于，所述斜坡信号在重置期间与所述重置期间后的所述曝光期间为禁能电平，所述斜坡信号在所述读出与清除期间中的读出期间为斜坡波形，以及所述斜坡信号在所述读出与清除期间中的清除期间以及在所述清除期间后的再取样期间为致能电平。

8.根据权利要求5所述的影像传感器芯片，其特征在于，所述第二重置开关在重置期间、所述重置期间后的所述曝光期间以及所述读出与清除期间中的读出期间为截止，以及所述第二重置开关在所述读出与清除期间中的清除期间以及在所述清除期间后的再取样期间为导通。

9.根据权利要求5所述的影像传感器芯片，其特征在于，当所述像素单元操作于原影像模式时：

在重置期间，所述第一重置开关、所述取样开关与所述第二重置开关为导通，以及所述斜坡信号为致能电平；

在所述重置期间后的所述曝光期间，所述第一重置开关与所述第二重置开关为截止，所述取样开关为导通，以及所述斜坡信号为禁能电平；以及

在所述曝光期间后的读出期间所述第一重置开关、所述取样开关与所述第二重置开关为截止，以及所述斜坡信号为斜坡波形。

10.根据权利要求5所述的影像传感器芯片，其特征在于，当所述像素单元操作于事件通报模式时：

在重置期间，所述第一重置开关与所述取样开关为导通，所述第二重置开关为截止，以及所述斜坡信号为禁能电平；

在所述重置期间后的所述曝光期间，所述第一重置开关以及所述第二重置开关为截止，所述取样开关为导通，以及所述斜坡信号为所述禁能电平；

在所述曝光期间后的所述读出与清除期间中的读出期间的第一子期间，所述第一重置开关、所述取样开关与所述第二重置开关为截止，以及所述斜坡信号为不同于所述禁能电平的第一阈电平；以及

在所述读出期间的第二子期间，所述第一重置开关、所述取样开关与所述第二重置开关为截止，以及所述斜坡信号为不同于所述禁能电平与所述第一阈电平的第二阈电平。

11.根据权利要求5所述的影像传感器芯片，其特征在于，所述比较器包括：

第一晶体管，具有控制端耦接至所述比较器的所述第二输入端以接收所述斜坡信号，其中所述第一晶体管的第一端接收第一电压，以及所述第一晶体管的第二端耦接至所述比较器的所述输出端；以及

第二晶体管，具有一控制端耦接至所述比较器的所述第一输入端，其中所述第二晶体管的第一端接收不同于所述第一电压的第二电压，以及所述第二晶体管的第二端耦接至所述比较器的所述输出端。

12.根据权利要求1所述的影像传感器芯片，其特征在于，所述影像传感器芯片更包括：

读出电路，耦接至所述像素数组的所述多个读出线，其中，

当所述输出电路操作于所述帧差模式时，所述输出电路在所述曝光期间后的读出期间中将所述光感测组件在所述第一帧期间中的所述第一感测结果与在所述第二帧期间中的所述第二感测结果之间的所述差异相较于斜坡信号以生成比较结果，所述输出电路将所述比较结果作为所述差异信息而通过所述对应读出线输出至所述读出电路，以及所述读出电路计数所述比较结果在所述读出期间中的脉宽以生成所述光感测组件在所述第一帧期间与所述第二帧期间之间的光感测差异数据。

13.根据权利要求12所述的影像传感器芯片，其特征在于，当所述输出电路操作于原影像模式时：

所述输出电路在所述读出期间中将所述光感测组件在目前帧期间中的目前感测结果相较于所述斜坡信号以生成比较结果，所述输出电路将所述比较结果通过所述对应读出线输出至所述读出电路，以及所述读出电路计数所述比较结果在所述读出期间中的脉宽以生成所述光感测组件在所述目前帧期间中的光感测数据。

14.根据权利要求12所述的影像传感器芯片，其特征在于，所述读出电路包括：

计数器，具有输入端耦接至所述对应读出线；

局部二元样式电路，具有输入端耦接至所述对应读出线；

多任务器，具有第一输入端与第二输入端分别耦接至所述计数器的输出端与所述局部二元样式电路的输出端；以及

闩锁器，具有数据输入端耦接至所述多任务器的输出端。

15.根据权利要求14所述的影像传感器芯片，其特征在于，所述局部二元样式电路包括多个单元电路，其中所述多个单元电路的每一个包括：

电流源；

第一开关，具有第一端耦接至所述电流源；

第二电容，具有第一端与第二端分别耦接至所述第一开关的第二端与参考电压；

第一非门，具有一输入端耦接至所述对应读出线，；

与门，具有第一输入端与第二输入端分别耦接至所述第一非门的输出端与耦接相邻像素单元的相邻读出线，其中所述与门的输出端耦接至所述第一开关的控制端；以及

第二非门，具有输入端耦接至所述第一开关的所述第二端。

16.根据权利要求14所述的影像传感器芯片，其特征在于，所述读出电路更包括：

注意区域电路，具有输入端耦接至所述对应读出线；以及

遮蔽电路，具有输入端耦接至所述注意区域电路的输出端，其中所述遮蔽电路的输出端耦接至所述闩锁器的致能端。

17.一种影像传感器芯片的感测方法，其特征在于，所述影像传感器芯片包括含有多个像素单元的像素数组，所述多个像素单元的每一个包括第一重置开关、取样开关、光感测组件、第一电容以及输出电路，所述感测方法包括：

当所述像素数组操作于帧差模式时，在曝光期间中导通所述取样开关，其中在所述曝光期间中所述取样开关具有导通时间长，所述第一重置开关的第一端耦接至重置电压，所述取样开关的第一端耦接至所述第一重置开关的第二端，所述光感测组件耦接至所述取样开关的第二端，所述第一电容的第一端耦接至所述取样开关的所述第一端，以及所述输出电路耦接于所述第一电容的第二端与所述像素数组的多个读出线中的一个对应读出线之间；

当所述像素数组操作于所述帧差模式时，在所述曝光期间后的读出与清除期间中截止所述取样开关，其中在所述读出与清除期间中所述取样开关具有截止时间长，以及所述导通时间长与所述截止时间长的比例相关于所述光感测组件的电容值与所述第一电容的电容值的比例；以及

当所述像素数组操作于所述帧差模式时，在所述像素单元中的所述输出电路将所述光感测组件在第一帧期间中的第一感测结果与在所述第一帧期间后的第二帧期间中的第二感测结果之间的差异所对应的差异信息输出至所述对应读出线。

18.根据权利要求17所述的感测方法，其特征在于，所述光感测组件包括光二极管。

19.根据权利要求17所述的感测方法，其特征在于，所述感测方法更包括：

当所述像素单元操作于所述帧差模式时，在重置期间导通所述第一重置开关，在所述重置期间后的所述曝光期间以及所述读出与清除期间中的读出期间截止所述第一重置开关，在所述读出与清除期间中的清除期间的第一子期间导通所述第一重置开关，以及在所述清除期间的第二子期间以及所述第二子期间后的再取样期间截止所述第一重置开关。

20.根据权利要求17所述的感测方法，其特征在于，所述感测方法更包括：

当所述像素单元操作于所述帧差模式时，在重置期间以及所述重置期间后的所述曝光期间导通所述取样开关，在所述读出与清除期间截止所述取样开关，以及在所述读出与清除期间后的再取样期间导通所述取样开关。

21.根据权利要求17所述的感测方法，其特征在于，所述感测方法更包括：

当所述像素单元操作于所述帧差模式时，在重置期间导通所述第一重置开关与所述取样开关以重置所述光感测组件，在所述重置期间截止所述输出电路的第二重置开关以将先前帧感测信息保留于所述第一电容，其中

所述输出电路的比较器的第一输入端耦接至所述第一电容的所述第二端，所述比较器的第二输入端适于接收斜坡信号，所述第二重置开关的第一端与第二端分别耦接至所述第一电容的所述第二端与所述比较器的输出端，所述输出电路的第一电流源的控制端耦接至所述比较器的所述输出端，以及所述第一电流源的电流端耦接至所述对应读出线。

22.根据权利要求21所述的感测方法，其特征在于，所述斜坡信号在重置期间与所述重置期间后的所述曝光期间为禁能电平，所述斜坡信号在所述读出与清除期间中的读出期间为斜坡波形，以及所述斜坡信号在所述读出与清除期间中的清除期间以及在所述清除期间后的再取样期间为致能电平。

23.根据权利要求21所述的感测方法，其特征在于，所述感测方法更包括：

在所述重置期间、所述重置期间后的所述曝光期间以及所述读出与清除期间中的读出期间截止所述第二重置开关；以及

在所述读出与清除期间中的清除期间以及在所述清除期间后的再取样期间导通所述第二重置开关。

24.根据权利要求21所述的感测方法，其特征在于，所述感测方法更包括当所述像素单元操作于原影像模式时：

在所述重置期间，导通所述第一重置开关、所述取样开关与所述第二重置开关，以及使所述斜坡信号为致能电平；

在所述重置期间后的所述曝光期间，截止所述第一重置开关与所述第二重置开关，导通所述取样开关，以及使所述斜坡信号为禁能电平；以及

在所述曝光期间后的读出期间，截止所述第一重置开关、所述取样开关与所述第二重置开关，以及使所述斜坡信号为斜坡波形。

25.根据权利要求21所述的感测方法，其特征在于，所述感测方法更包括当所述像素单元操作于事件通报模式时：

在所述重置期间，导通所述第一重置开关与所述取样开关，截止所述第二重置开关，以及使所述斜坡信号为禁能电平；

在所述重置期间后的所述曝光期间，截止所述第一重置开关以及所述第二重置开关，导通所述取样开关，以及使所述斜坡信号为所述禁能电平；

在所述曝光期间后的所述读出与清除期间中的读出期间的第一子期间，截止所述第一重置开关、所述取样开关与所述第二重置开关，以及使所述斜坡信号为不同于所述禁能电平的第一阈电平；以及

在所述读出期间的第二子期间，截止所述第一重置开关、所述取样开关与所述第二重置开关，以及使所述斜坡信号为不同于所述禁能电平与所述第一阈电平的第二阈电平。

26.根据权利要求17所述的感测方法，其特征在于，所述感测方法更包括：

当所述输出电路操作于所述帧差模式时，由所述输出电路在所述曝光期间后的读出期间中将所述光感测组件在所述第一帧期间中的所述第一感测结果与在所述第二帧期间中的所述第二感测结果之间的所述差异相较于斜坡信号以生成比较结果，由所述输出电路将所述比较结果作为所述差异信息而通过所述对应读出线输出至所述影像传感器芯片的读出电路，以及由所述读出电路计数所述比较结果在所述读出期间中的脉宽以生成所述光感测组件在所述第一帧期间与所述第二帧期间之间的光感测差异数据。

27.根据权利要求26所述的感测方法，其特征在于，所述感测方法更包括当所述输出电路操作于原影像模式时：

由所述输出电路在所述读出期间中将所述光感测组件在目前帧期间中的目前感测结果相较于所述斜坡信号以生成比较结果；

由所述输出电路将所述比较结果通过所述对应读出线输出至所述读出电路；以及

由所述读出电路计数所述比较结果在所述读出期间中的脉宽，以生成所述光感测组件在所述目前帧期间中的光感测数据。