CN114914168A - 半导体沉积系统及其操作方法 - Google Patents

半导体沉积系统及其操作方法 Download PDF

Info

Publication number
CN114914168A
CN114914168A CN202110174529.5A CN202110174529A CN114914168A CN 114914168 A CN114914168 A CN 114914168A CN 202110174529 A CN202110174529 A CN 202110174529A CN 114914168 A CN114914168 A CN 114914168A
Authority
CN
China
Prior art keywords
chuck
electrostatic chuck
process chamber
deposition system
source generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110174529.5A
Other languages
English (en)
Inventor
童凯瑜
黄凌威
林明贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202110174529.5A priority Critical patent/CN114914168A/zh
Publication of CN114914168A publication Critical patent/CN114914168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/20—Means for supporting or positioning the object or the material; Means for adjusting diaphragms or lenses associated with the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3464—Operating strategies

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种半导体沉积系统及其操作方法，半导体沉积系统包括制程腔体、靶材、静电夹盘、第一射频源产生器以及第二射频源产生器。靶材位于制程腔体上方。静电夹盘位于制程腔体中，位于该靶材下方，且包含第一夹盘部位以及水平地环绕第一夹盘部位的第二夹盘部位。第一射频源产生器位于制程腔体外，且连接至静电夹盘的第一夹盘部位。第二射频源产生器位于制程腔体外，且连接至静电夹盘的第二夹盘部位。

Description

半导体沉积系统及其操作方法
技术领域
一种半导体沉积系统，特别是关于一种包含静电夹盘的半导体沉积系统及其操作方法。
背景技术
在过去的数十年中，半导体集成电路产业经历了快速发展。半导体材料和设计方面的技术进步产生了越来越小且越来越复杂的电路。随着与加工和制造相关的技术同样也经历了技术进步，这些材料和设计进步成为可能。在半导体发展过程中，由于可以可靠地制造的最小部件尺寸减小，每单位面积上互连器件的数目因而增加。
在基板上电子元件的制造中，比如半导体及显示器，会使用许多真空制程，比如化学气相沉积、物理气相沉积、蚀刻、布植、氧化、氮化，或其他制程，以形成电子元件。基板一般是在一基板处理腔室中的一静电夹盘上，逐一进行处理。
发明内容
于一些实施方式中，半导体沉积系统包括制程腔体、靶材、静电夹盘、第一射频源产生器以及第二射频源产生器。靶材位于制程腔体上方。静电夹盘位于制程腔体中，位于该靶材下方，且包含第一夹盘部位以及水平地环绕第一夹盘部位的第二夹盘部位。第一射频源产生器位于制程腔体外，且连接至静电夹盘的第一夹盘部位。第二射频源产生器位于制程腔体外，且连接至静电夹盘的第二夹盘部位。
于一些实施方式中，半导体沉积系统包括制程腔体、靶材、静电夹盘以及第一射频源产生器。靶材位于制程腔体上方。静电夹盘位于制程腔体中，且包含圆状夹盘部位、第一环状夹盘部位以及第二环状夹盘部位。静电夹盘的第一环状夹盘部位水平地环绕静电夹盘的圆状夹盘部位，且静电夹盘的第二环状夹盘部位水平地环绕静电夹盘的第一环状夹盘部位。第一射频源产生器位于制程腔体外，且连接至静电夹盘的第二环状夹盘部位。
于一些实施方式中，半导体沉积系统的操作方法包括：将晶圆放置于制程腔体中的静电夹盘上；提供直流电压至位于制程腔体上方的靶材承载结构；产生电浆于制程腔体中；提供第一射频偏压至静电夹盘的第一夹盘部位；以及提供第二射频偏压至静电夹盘的第二夹盘部位，其中第二夹盘部位水平地环绕第一夹盘部位，且第二射频偏压不同于第一射频偏压。
附图说明
当结合附图阅读时，根据以下的详细描述可以最好地理解本公开的各方面。应理解，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了讨论的清楚，各种特征的尺寸可以任意地增加或减小。
图1A绘示根据一些实施方式的具有静电夹盘的沉积系统的剖视图；
图1B绘示根据一些实施方式的静电夹盘的上视图；
图1C绘示根据一些实施方式的晶圆的上视图；
图2绘示根据一些实施方式的沉积系统的剖视图；
图3绘示根据一些实施方式的沉积系统的剖视图；
图4绘示根据一些实施方式的沉积系统的操作方法的流程图。
【符号说明】
沉积系统:100
电浆:101
封锁挡板:102
侧壁:103
腔室:104
晶圆:108
第一区域:108a
第二区域:108b
第三区域:108c
静电夹盘:110
第一夹盘部位:110a
第二夹盘部位:110b
第三夹盘部位:110c
靶材承载结构:112
靶材:114
直流电电力源:120
射频电力源:122
第一射频源产生器:122a
第二射频源产生器:122b
第三射频源产生器:122c
第一阻抗匹配电路:124a
第二阻抗匹配电路:124b
第三阻抗匹配电路:124c
射频交流电电源供应器:126
横向磁铁:130
横向磁铁:132
磁控管:134
控制系统:140
气体和压力系统:142
夹盘电极:160
第一夹盘电极部:160a
第二夹盘电极部:160a
第三夹盘电极部:160b
气体和压力系统:160c
沉积系统:200
第一夹盘部位:210a
第二夹盘部位:210b
第三夹盘部位:210c
沉积系统:300
第一夹盘部位:310a
第二夹盘部位:310b
第三夹盘部位:310c
方法:M
步骤:S1001
步骤:S1002
步骤:S1003
步骤:S1004
具体实施方式
以下公开提供了用于实现本公开的不同特征的许多不同的实施例或示例。以下描述元件和配置的特定示例以简化本公开。当然，这些仅是示例，并不旨在进行限制。例如，在下面的描述中，在第二特征之上或上方形成第一特征可以包括第一特征和第二特征以直接接触形成的实施例，并且还可以包括在第一特征和第二特征之间形成附加的特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个示例中重复参考数字和/或文字。此重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或配置之间的关系。
更甚者，空间相对的词汇(例如，“低于”、“下方”、“之下”、“上方”、“之上”等相关词汇)于此用以简单描述如图所示的元件或特征与另一元件或特征的关系。在使用或操作时，除了图中所绘示的转向之外，这些空间相对的词汇涵盖装置的不同转向。再者，这些装置可旋转(旋转90度或其他角度)，且在此使用的空间相对的描述语可作对应的解读。
请参照图1A、图1B、图1C。图1A绘示根据一些实施方式的具有静电夹盘110的沉积系统100的剖视图。图1B绘示根据一些实施方式的静电夹盘110的上视图。图1C绘示根据一些实施方式的晶圆108的上视图。于一些实施方式中，沉积系统100为执行物理气相沉积(physical vapor deposition,PVD)。物理气相沉积是用于在半导体晶圆之上形成材料层，包括溅镀的技术。在溅镀沉积中，电浆101用于激发离子，通常为惰性气体(例如，氩离子(Ar+))，以促进有力的撞击予靶材。靶材的原子被激发离子撞击释放，且接着凝结在半导体晶圆的暴露表面，以形成目标材料的薄层或膜。一些其他的物理气相沉积腔室亦可利用激发离子、惰性气体或金属离子而使用于蚀刻制程，在半导体晶圆要蚀刻的层上产生撞击。
于图1A中，沉积系统100具有侧壁103以及位于侧壁103中的封锁挡板102(限制挡板结构)以形成腔室104。晶圆108被静电夹盘(electrostatic chuck or e-chuck)110支撑及带入腔室104内的位置。夹具(未图示)可位于晶圆108的边缘以帮助固定晶圆108。静电夹盘110可由一介电性材料制成，比如一陶瓷材料。静电夹盘110还包括夹盘电极160。夹盘电极160可包含导电的金属或金属合金网格，且埋入于静电夹盘110中由介电性材料制成的结构体中。夹盘电极160可以由多种导体组成，比如非磁性材料，例如铝、铜、铁、钼、钛、钨或上述金属的合金。静电夹盘110可具有整合于其中的温度控制和维持系统，以控制晶圆108的温度。举例而言，当腔室104被加热以在其中产生电浆101时，静电夹盘110可用以冷却晶圆108。调节晶圆108的温度而可改善沉积材料层的特性以及通过促进凝结增加沉积速率。
于一些实施方式中，相对于晶圆108和静电夹盘110，在腔室104上方有靶材承载结构112支持靶材114。在沉积系统100操作的期间，靶材承载结构112固定靶材114。靶材114是为了要在晶圆108上形成的材料层。靶材114可为一导电材料(例如，铜)、一绝缘材料、或可为与一气体反应的一先质材料以形成制成沉积材料层的一分子。举例而言，一金属氧化物或金属氮化物可利用不包含氧或氮的金属靶材114沉积。
为了根据需求产生及控制在腔室104中的电浆101以及控制溅镀及蚀刻或再溅镀，一些电源供应器(电力源)被提供于沉积系统100中。直流电(DC)电源供应器(直流电电力源)120被连接至靶材承载结构112以提供其直流电。射频交流电(radiofrequencyalternating current,RF)电源供应器(射频电力源)122被连接至静电夹盘110。直流电电力源120以及射频电力源122用以使得沉积系统100可同时执行沉积制程及溅射蚀刻制程。于一些实施方式中，沉积系统100的直流电电力源120用以执行沉积制程，而沉积系统100的射频电力源122用以执行溅射蚀刻制程。沉积系统100中的电浆密度涉及每单位体积电浆101的电浆粒子数目，其主要由直流电电力源120所控制。沉积系统100的射频电力源122可用来增强靶材114的材料于晶圆108上的电浆轰击强度。
具体而言，静电夹盘110可作为电容性耦合结构，而静电夹盘110上方的导电电浆提供互补电极。较高的电浆密度提供用于溅射蚀刻的较多电浆粒子数目。沉积系统100的射频电力源122的射频偏压功率可形成实质上正交于晶圆108的表面的电场，前述电场可使电浆离子加速至晶圆108的表面及/或远离晶圆108的表面，借此离子通过实体地轰击晶圆108的表面来溅射蚀刻晶圆108。
在同时沉积/溅射制程中，增加射频电力源122的射频偏压功率可提高水平表面上的溅射蚀刻速率，因而可降低净沉积速率。于一些实施方式中，沉积系统100中的溅射蚀刻可抑制当沉积沟槽时所可能于沟槽中形成的悬伸结构(overhang)，继而提高后续于填充沟槽时沉积制程的制程容许范围(process window)。
因此，沉积系统100的射频电力源122与直流电电力源120的配合可于晶圆108上达到预设的沉积与溅射(D/S)比。于一些实施方式中，沉积与溅射比可如下所示：
D/S＝Ds/[Ds-D(S+B)]；
其中D/S为沉积与溅射比，Ds为在施加直流电电力源102的情况120下的沉积速率，且D(S+B)为在施加直流电电力源120以及射频电力源122两者的情况下的沉积速率。
在沉积系统100中进行沉积制程期间，射频电力源122与直流电电力源120可以有许多方式变化，以达到预设的沉积与溅射比。例如，可通过实质上恒定的溅射蚀刻速率增加沉积速率，或实质上恒定的沉积速率并降低溅射蚀刻速率来增加晶圆108上的沉积与溅射比。相对地，于一些实施方式中，可通过实质上恒定的溅射蚀刻速率并降低沉积速率，或通过实质上恒定的沉积速率并增加溅射蚀刻速率来降低晶圆108上的沉积与溅射比。于一些实施方式中，可通过降低射频电力源122的射频偏压能量以降低溅射蚀刻速率，进而沉积速率可被增加，借此增加降低晶圆108上的沉积与溅射比。相对地，于一些实施方式中，通过增加射频电力源122的射频偏压能量，以增加溅射蚀刻速率，借此降低降低晶圆108上的沉积与溅射比。
于一些实施方式中，在沉积系统100中进行沉积制程期间，射频电力源122的频率范围可介于约10MHz与约16MHz之间，且其射频偏压功率可为约5000W，但本揭露不以此为限。
于一些实施方式中，沉积系统100中的电浆密度分布不均匀。举例而言，在腔室104中央区域具有较高的电浆密度，而在腔室104中的外围区域具有较低的电浆密度。因此，在沉积系统100中进行沉积制程期间，在腔室104中不同的电浆密度可能会导致于晶圆108上的不同区域具有不同的沉积与溅射比。
举例而言，如图1C所示，晶圆108可区分为第一区域108a、第二区域108b以及第三区域108c。第一区域108a为一圆型区域。第二区域108b为环绕第一区域108a的环状区域。第三区域108c为环绕第二区域108b的环状区域。然而，于晶圆108上不同区域的区分不以前述为限而仅为示例。于一些实施方式中，在沉积系统100中的电浆密度分布不均匀的情况下，晶圆108的第一区域108a、第二区域108b以及第三区域108c可能会具有不同的沉积与溅射比。举例而言，第三区域108c的沉积与溅射比可能会小于第一区域108a以及第二区域108b及/或第二区域108b的沉积与溅射比可能会小于第一区域108a。
于本实施方式中，射频电力源122包含多个射频源产生器。射频电力源122的多个射频源产生器(例如，图1A所示的第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c可使得，在沉积系统100中的电浆密度分布不均匀的情况下，晶圆108上的不同区域(例如，图1C所示的第一区域108a、第二区域108b、第三区域108c)可达到实质上相同的沉积与溅射比。于一些实施方式中，射频电力源122的多个射频源产生器可使得，在沉积系统100中的电浆密度分布不均匀的情况下，晶圆108上的不同区域可达到设计上不同的沉积与溅射比。
如图1A所示，射频电力源122包含第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c、第一阻抗匹配电路124a、第二阻抗匹配电路124b以及第三阻抗匹配电路124c。如第1A、1B图所示，静电夹盘(electrostatic chuck or e-chuck)110包含第一夹盘部位110a、第二夹盘部位110b以及第三夹盘部位110c。第一夹盘部位110a为一圆型部位。第二夹盘部位110b为环绕第一夹盘部位110a的环状部位。第三夹盘部位110c为环绕第二夹盘部位110b的环状部位。然而，于一些实施方式中，静电夹盘110上不同部位的区分不以前述为限而仅为示例。如图1A所示，静电夹盘110的夹盘电极160包含第一夹盘电极部160a、第二夹盘电极部160b、第三夹盘电极部160c。第一夹盘电极部160a位于第一夹盘部位110a中。第二夹盘电极部160b位于第二夹盘部位110b中。第三夹盘电极部160c位于第三夹盘部位110c中。第一夹盘电极部160a、第二夹盘电极部160b、第三夹盘电极部160c彼此相互电性绝缘。
于图1A中，第一射频源产生器122a可以经由第一阻抗匹配电路124a，耦接至静电夹盘110的第一夹盘部位110a中的第一夹盘电极部160a。第二射频源产生器122b可以经由第二阻抗匹配电路124b，耦接至静电夹盘110的第二夹盘部位110b中的第二夹盘电极部160b。第三射频源产生器122c可以经由第三阻抗匹配电路124c，耦接至静电夹盘110的第三夹盘部位110c中的第三夹盘电极部160c。
于一些实施方式中，射频电力源122的第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c中的至少两者可产生不同的射频偏压功率。因此，产生不同的射频偏压功率的第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c会于晶圆108的第一区域108a、第二区域108b、第三区域108c的表面上产生不同的电场。前述电场可使得电浆离子加速至晶圆108的表面速度不同及/或远离晶圆108的表面的速度不同，借此电浆离子轰击晶圆108上的不同区域而溅射蚀刻晶圆108上的不同区域的强度也会随之不同。在沉积系统100中的电浆密度分布不均匀的情况下，于晶圆108的表面上的第一区域108a、第二区域108b、第三区域108c产生不同的电场，可于晶圆108上的第一区域108a、第二区域108b、第三区域108c达到实质上相同的沉积与溅射比。
举例而言，第三射频源产生器122a的偏压功率可大于第一射频源产生器122a的偏压功率及/或第二射频源产生器122b的偏压功率。第二射频源产生器122b的偏压功率可大于第一射频源产生器122a的偏压功率。因此，于晶圆108的表面上的第三区域108c的电场可大于第一区域108a的电场及/或第二区域108b的电场。于晶圆108的表面上的第二区域108b的电场可大于第一区域108a的电场。前述电场可使得位于腔室104中外围区域的电浆离子加速至晶圆108的表面及/或远离晶圆108表面的速度大于位于腔室104中央区域的电浆离子加速至晶圆108的表面及/或远离晶圆108的表面的速度。借此，位于腔室104中外围区域的电浆离子轰击晶圆108而溅射蚀刻晶圆108的强度会大于位于腔室104中央区域的电浆离子轰击晶圆108而溅射蚀刻晶圆108的强度。在腔室104中央区域比外围区域具有较高的电浆密度的情况下，晶圆108上如图1C所示的第一区域108a、第二区域108b、第三区域108c可达到实质上相同的沉积与溅射比。
于一些实施方式中，当第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c的射频偏压功率被增加或降低时，第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c的射频偏压功率位准的约10％的变化可使得于晶圆108上的第一区域108a、第二区域108b、第三区域108c的溅射蚀刻速率改变约10％。于一些实施方式中，第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c的射频偏压功率位准的约10％变化可使得于晶圆108上的第一区域108a、第二区域108b、第三区域108c的溅射蚀刻速率改变小于约5％。
于一些实施方式中，产生不同的射频偏压功率的第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c，于晶圆108的表面上的第一区域108a、第二区域108b、第三区域108c上，可产生不同的电场，进而于晶圆108的表面上的第一区域108a、第二区域108b、第三区域108c中达到设计上不同的沉积与溅射比。于一些实施方式中，第三射频源产生器122a的偏压功率可小于第一射频源产生器122a的偏压功率及/或第二射频源产生器122b的偏压功率。于一些实施方式中，第二射频源产生器122b的偏压功率可小于第一射频源产生器122a的偏压功率。
于一些实施方式中，静电夹盘110的不同部位可具有不同的宽度。如图1A所示，静电夹盘110的第一夹盘部位110a的宽度大于第二夹盘部位110b的宽度以及第三夹盘部位110c的宽度。静电夹盘110的第二夹盘部位110b的宽度大于第三夹盘部位110c的宽度，但本揭露中夹盘部位的宽度不以此为限。于一些实施方式中，不同部位可具有实质上相同的宽度。
于一些实施方式中，除了直流电电源供应器120之外，射频交流电电源供应器122同样被提供至靶材承载结构112。
于一些实施方式中在沉积系统100中进行沉积制程期间，腔室104中保持低程度的压力。举例来说，压力可为约10mTorr至约150mTorr。气体和压力系统142为沉积系统100的一部分。气体和压力系统142包括阀门、导管、以及控制腔室104内的压力的压力和流体感应器，以引进反应气体和移除废气。前述气体和压力系统142连接控制系统140。
于一些实施方式中，直流电电源供应器120及/或射频交流电电源供应器122所提供的电力被控制系统140所控制，前述控制系统140包括一或多个处理器与记忆体连接。记忆体可包括被预先编程以在装置制造中使用的程序方法。记忆体可包含描述和实施此方法的指令。处理器连接电源供应器以及沉积系统100内的多个感应器，感应器可包括温度感应器、压力感应器、位置感应器、场感应器、以及其他等等。
于图1A中，沉积系统100还包括一些磁铁。磁铁可包括横向磁铁130和132，横向磁铁130和132位于沉积系统100中封锁挡板102之外，并可为线圈磁铁(coil magnets)。射频交流电(radiofrequency alternating current,RF)电源供应器(射频电力源)126被连接至横向磁铁130和132。此外，磁控管134被提供在靶材承载结构112之上，此磁控管134提供腔室104磁场，以促进电浆101的控制和使用。
请参照图2。图2绘示根据一些实施方式的沉积系统200的剖视图。如图2所示，沉积系统200与图1A至图1C所示的沉积系统100实质上相同。图2所示的沉积系统200与图1A至图1C所示的沉积系统100的差异在于，沉积系统200的静电夹盘210中第一夹盘部位210a、第二夹盘部位210b以及第三夹盘部位210c之间宽度的相对关系，不同于沉积系统100的静电夹盘110中第一夹盘部位110a、第二夹盘部位110b以及第三夹盘部位110c之间宽度的相对关系。于图2中，沉积系统200的静电夹盘210中的第一夹盘部位210a的宽度、第二夹盘部位210b的宽度以及第三夹盘部位210c的宽度实质上相同。
请参照图3。图3绘示根据一些实施方式的沉积系统300的剖视图。如图3所示，沉积系统300与图1A至图1C所示的沉积系统100实质上相同。图3所示的沉积系统300与图1A至图1C所示的沉积系统100的差异在于，沉积系统300的静电夹盘310中第一夹盘部位310a、第二夹盘部位310b以及第三夹盘部位310c之间宽度的相对关系，不同于沉积系统100的静电夹盘110中第一夹盘部位110a、第二夹盘部位110b以及第三夹盘部位110c之间宽度的相对关系。于图2中，沉积系统300的静电夹盘310中的第三夹盘部位310c的宽度大于第一夹盘部位310a的宽度及/或第二夹盘部位310b的宽度。第二夹盘部位310b的宽度大于第一夹盘部位210a的宽度。
请参照图4并配合参照图1A至图1C。图4绘示根据一些实施方式的沉积系统100的操作方法M的流程图。尽管本文将所揭示沉积系统100的操作方法M绘示及描述为一系列步骤或事件，但应了解到，并不以限制性意义解读此类步骤或事件的所绘示次序。举例而言，除本文绘示及/或描述的次序外，一些步骤可以不同次序发生及/或与其他步骤或事件同时发生。另外，实施本文描述的一或多个态样或实施方式可并不需要全部绘示操作。进一步地，可在一或多个独立步骤及/或阶段中实施本文所描绘的步骤中的一或更多者。具体来说，沉积系统100的操作方法M包含步骤S1001～S1005。
于步骤1001中，将晶圆108放置于制程腔体104中的静电夹盘110上。其中，静电夹盘110包含第一夹盘部位110a、第二夹盘部位110b以及第三夹盘部位110c。第一夹盘部位110a为一圆型部位。第二夹盘部位110b为环绕第一夹盘部位110a的环状部位。第三夹盘部位110c为环绕第二夹盘部位110b的环状部位。
于步骤1002中，电浆101产生于制程腔体104中。于一些实施方式中，电浆101是不均匀地分布于制程腔体104中。举例而言，在腔室104中央区域具有较高的电浆密度，而在腔室104中的外围区域具有较低的电浆密度。于一些实施方式中，电浆101是均匀地分布于制程腔体104中。举例而言，在腔室104中央区域的电浆密度实质上相同于而在腔室104中的外围区域的电浆密度。
于步骤1003中，透过直流电电力源120提供直流电压至位于制程腔体104上方的靶材承载结构112以于制程腔体104中进行沉积制程。
于步骤1004中，透过第一射频源产生器122a提供第一射频偏压至静电夹盘110的第一夹盘部位110a，透过第二射频源产生器122b提供第二射频偏压至静电夹盘110的第一夹盘部位110b，且透过第三射频源产生器122c提供第三射频偏压至静电夹盘110的第一夹盘部位110c。其中，第一射频偏压、第二射频偏压以及第三射频偏压中至少两者的偏压值不同。于一些实施方式中，第一射频偏压、第二射频偏压以及第三射频偏压彼此具有相互不同的偏压值。
具体而言，直流电电力源120、第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c用以使得沉积系统100可同时执行沉积制程及溅射蚀刻制程。于一些实施方式中，沉积系统100的直流电电力源120用以执行沉积制程，而沉积系统100的射频电力源122用以执行溅射蚀刻制程。产生不同的射频偏压功率的第一射频源产生器122a、第二射频源产生器122b、第三射频源产生器122c会于晶圆108上对应的第一区域108a、第二区域108b以及第三区域108c的表面上产生不同的电场。不同的电场可使得半导体沉积系统100中的电浆离子加速至晶圆108的第一区域108a、第二区域108b以及第三区域108c的速度不同及/或远离晶圆108的第一区域108a、第二区域108b以及第三区域108c的速度不同，借此电浆离子溅射蚀刻晶圆108上的第一区域108a、第二区域108b以及第三区域108c的强度也会随之不同。因此，在沉积系统100中的电浆密度分布不均匀的情况下，于晶圆108的表面上的第一区域108a、第二区域108b以及第三区域108c产生不同的电场，而可于晶圆108上的第一区域108a、第二区域108b达到实质上相同的沉积与溅射比。
根据前面提到的实施方式，可看出本揭示案在制造集成电路结构中提供优点。然而，应理解，其他实施方式可提供额外的优点，且并非所有优点必须在本文中予以揭示。一个优点在于，半导体沉积系统的射频电力源包含多个射频源产生器。多个射频源产生器分别连接至静电夹盘上的不同区域。不同的射频电力源的射频源产生器可产生不同的射频偏压功率。因此，产生不同的射频偏压功率的多个射频源产生器会于晶圆上的不同区域的表面上产生不同的电场。前述电场可使得半导体沉积系统中的电浆离子加速至晶圆的表面的速度不同及/或远离晶圆的表面的速度不同，借此电浆离子溅射蚀刻晶圆上的不同区域的强度也会随之不同。在沉积系统中的电浆密度分布不均匀的情况下，于晶圆的表面上不同的区域产生不同的电场，而可于晶圆上的不同区域达到实质上相同的沉积与溅射比。
于一些实施方式中，半导体沉积系统包括制程腔体、靶材、静电夹盘、第一射频源产生器以及第二射频源产生器。靶材位于制程腔体上方。静电夹盘位于制程腔体中，位于该靶材下方，且包含第一夹盘部位以及环绕第一夹盘部位的第二夹盘部位。第一射频源产生器位于制程腔体外，且连接至静电夹盘的第一夹盘部位。第二射频源产生器位于制程腔体外，且连接至静电夹盘的第二夹盘部位。
于一些实施方式中，半导体沉积系统包括制程腔体、靶材、静电夹盘以及第一射频源产生器。静电夹盘位于制程腔体中，且包含圆状夹盘部位、第一环状夹盘部位以及第二环状夹盘部位。静电夹盘的第一环状夹盘部位环绕静电夹盘的圆状夹盘部位，且静电夹盘的第二环状夹盘部位环绕静电夹盘的第一环状夹盘部位。第一射频源产生器位于制程腔体外，且连接至静电夹盘的第二环状夹盘部位。
于一些实施方式中，半导体系统的操作方法包括：将晶圆放置于制程腔体中的静电夹盘上；产生电浆于制程腔体中；提供直流电压至位于制程腔体上方的靶材承载结构；提供第一射频偏压至静电夹盘的第一夹盘部位；以及提供第二射频偏压至静电夹盘的第二夹盘部位，其中第二夹盘部位水平地环绕第一夹盘部位，且第二射频偏压不同于第一射频偏压。
前述内容概述了几个实施例的特征，使得本领域具普通知识者可以更好地理解本公开的各方面。本领域具普通知识者应该理解，他们可以容易地将本公开作为设计或修改其他过程和结构的基础，以实现与本文介绍的实施例相同的目的和/或实现相同的益处。本领域具普通知识者还应该认识到，这样的等效构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，它们可以进行各种改变、替换和变更。

Claims (10)

1.一种半导体沉积系统，其特征在于，包括：
一制程腔体；
一靶材，位于该制程腔体上方；
一静电夹盘，位于该制程腔体中，位于该靶材下方，且包含一第一夹盘部位以及水平地环绕该第一夹盘部位的一第二夹盘部位；
一第一射频源产生器，位于该制程腔体外，且连接至该静电夹盘的该第一夹盘部位；以及
一第二射频源产生器，位于该制程腔体外，且连接至该静电夹盘的该第二夹盘部位。
2.根据权利要求1所述的半导体沉积系统，其特征在于，还包含：
一第三射频源产生器，位于该制程腔体外，其中该静电夹盘还包含一第三夹盘部位，该第三夹盘部位水平地环绕该第二夹盘部位，且该第三射频源产生器连接至该静电夹盘的该第三夹盘部位。
3.根据权利要求1所述的半导体沉积系统，其特征在于，其中该静电夹盘还包含：
一第一夹盘电极部，位于该第一夹盘部位中；以及
一第二夹盘电极部，位于该第二夹盘部位中，其中该第一射频源产生器连接至该静电夹盘的该第一夹盘部位的该第一夹盘电极部，该第二射频源产生器连接至该静电夹盘的该第二夹盘部位的该第二夹盘电极部，且该第一夹盘电极部电性绝缘于该第二夹盘电极部。
4.根据权利要求1所述的半导体沉积系统，其特征在于，还包含：
一第一阻抗匹配电路，位于该制程腔体外；以及
一第二阻抗匹配电路，位于该制程腔体外，其中该第一射频源产生器透过该第一阻抗匹配电路连接至该静电夹盘的该第一夹盘部位，且该第二射频源产生器透过该第二阻抗匹配电路连接至该静电夹盘的该第二夹盘部位。
5.根据权利要求1所述的半导体沉积系统，其特征在于，其中该静电夹盘的该第一夹盘部位的宽度是，大于该静电夹盘的该第二夹盘部位的宽度。
6.一种半导体沉积系统，其特征在于，包括：
一制程腔体；
一靶材，位于该制程腔体上方；
一静电夹盘，位于该制程腔体中，且包含一圆状夹盘部位、一第一环状夹盘部位以及一第二环状夹盘部位，其中该静电夹盘的该第一环状夹盘部位水平地环绕该静电夹盘的该圆状夹盘部位，且该静电夹盘的该第二环状夹盘部位水平地环绕该静电夹盘的该第一环状夹盘部位；以及
一第一射频源产生器，位于该制程腔体外，且连接至该静电夹盘的该第二环状夹盘部位。
7.根据权利要求6所述的半导体沉积系统，其特征在于，其中该静电夹盘的该第一环状夹盘部位的宽度不同于该静电夹盘的该第二环状夹盘部位的宽度。
8.根据权利要求6所述的半导体沉积系统，其特征在于，还包含：
一第二射频源产生器，位于该制程腔体外，且连接至该静电夹盘的该第二环状夹盘部位；以及
一第三射频源产生器，位于该制程腔体外，且连接至该静电夹盘的该圆状夹盘部位。
9.一种半导体沉积系统的操作方法，其特征在于，包括：
将一晶圆放置于一制程腔体中的一静电夹盘上；
产生一电浆于该制程腔体中；
提供一直流电压至位于该制程腔体上方的一靶材承载结构；
提供一第一射频偏压至该静电夹盘的一第一夹盘部位；以及
提供一第二射频偏压至该静电夹盘的一第二夹盘部位，其中该第二夹盘部位水平地环绕该第一夹盘部位，且该第二射频偏压不同于该第一射频偏压。
10.根据权利要求9所述的半导体沉积系统的操作方法，其特征在于，其中该第二射频偏压大于该第一射频偏压。
CN202110174529.5A 2021-02-08 2021-02-08 半导体沉积系统及其操作方法 Pending CN114914168A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110174529.5A CN114914168A (zh) 2021-02-08 2021-02-08 半导体沉积系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110174529.5A CN114914168A (zh) 2021-02-08 2021-02-08 半导体沉积系统及其操作方法

Publications (1)

Publication Number Publication Date
CN114914168A true CN114914168A (zh) 2022-08-16

Family

ID=82760812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110174529.5A Pending CN114914168A (zh) 2021-02-08 2021-02-08 半导体沉积系统及其操作方法

Country Status (1)

Country Link
CN (1) CN114914168A (zh)

Similar Documents

Publication Publication Date Title
KR100322330B1 (ko) 재료의 이온 스퍼터링 방법 및 장치
KR101481924B1 (ko) 성막 방법 및 성막 장치
KR20010030504A (ko) 스퍼터된 도핑 씨드 층을 형성하는 방법 및 장치
JP2020507675A (ja) 堆積、注入、及び処理のための、複数の反応ガス、高バイアス電力、並びに高電力インパルス源によるｐｖｄチャンバの拡張
EP0805475A2 (en) Plasma processing apparatus
EP1114436B1 (en) Physical vapor processing of a surface with non-uniformity compensation
CN106663609A (zh) 用以实现高密度高sp3含量层的高功率脉冲磁控溅镀工艺
KR100754370B1 (ko) 향상된 중성입자 플럭스를 갖는 중성입자빔 생성장치
KR20010051943A (ko) 측벽 커버리지를 개선하기 위한ｉｍｐ 스퍼터링프로세스의 교대 방법
KR20010012829A (ko) 저압 스퍼터링 방법 및 장치
US10515788B2 (en) Systems and methods for integrated resputtering in a physical vapor deposition chamber
US8956512B2 (en) Magnetron sputtering apparatus and film forming method
JP2016076621A (ja) 被処理体を処理する方法
US6200433B1 (en) IMP technology with heavy gas sputtering
JPH0610348B2 (ja) イオン注入装置
JP5461690B2 (ja) スパッタリング装置及びスパッタリング方法
JP2008028360A (ja) プラズマを用いたイオン注入装置
US6827870B1 (en) Method and apparatus for etching and deposition using micro-plasmas
US7935393B2 (en) Method and system for improving sidewall coverage in a deposition system
US20140127912A1 (en) Plasma process etch-to-deposition ratio modulation via ground surface design
CN114914168A (zh) 半导体沉积系统及其操作方法
TWI774234B (zh) 半導體沉積系統及其操作方法
JP3417328B2 (ja) プラズマ処理方法及び装置
TW202230511A (zh) 基板處理方法及基板處理裝置
JP2018078138A (ja) 被処理体を処理する方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination